栅极扫描驱动电路
技术领域
本发明涉及液晶显示领域,尤其涉及一种栅极扫描驱动电路。
背景技术
近几年,液晶显示器中的栅极扫描驱动电路逐渐在技术上利用现有的薄膜晶体管制程实现集成在液晶面板中,这样即可以降低制造成本,也可以在设计上减少左右边框尺寸。但是这种集成式的栅极驱动电路对薄膜晶体管制程和TFT特性提出了更高的要求,尤其是在电路信赖性方面。常规的栅极驱动电路一般包括上拉控制模块、上拉模块、下拉模块和维持模块四个部分,维持模块主要负责控制栅极扫描讯号线的低电位以及驱动电路的内部节点,因此维持模块一般工作时间较长,也就是说最容易失效。因此为了改善维持模块的信赖性,在设计上可以采用一组低频信号LC1、LC2来进行交替控制,即一级驱动电路同时输入LC1和LC2,如图1所示,图1所示的GDM即标示栅极驱动电路。
图2所示是采用LC1和LC2控制的一级栅极驱动电路的结构,在设计上需要两个维持模块(即维持模块1和维持模块2),维持模块1由LC1控制,维持模块2由LC2控制,这两个模块在LC1和LC2的控制下交替工作,可以实现工作状态、休息状态的相互切换,以确保最大程度上提高维持模块的可靠度。但是这样设计会增加一级电路的TFT器件数量。
发明内容
为解决上述技术问题,本发明提供一种栅极扫描驱动电路,能最大程度上改善电路的可靠性以及减少TFT元件数量。
本发明提供的技术方案如下:
本发明公开了一种栅极扫描驱动电路,包括N(N为大于2的正整数)级驱动电路单元、首维持级以及尾维持级;第n(1≦n≦N)级驱动电路单元包括上拉控制模块、上拉模块、下拉模块、维持控制节点产生模块以及维持模块;上拉控制模块、上拉模块、下拉模块以及维持模块相连接于上拉控制节点;维持控制节点产生模块、维持模块以及下拉模块均输入低电平;上拉模块、下拉模块以及维持模块相连接于本级扫描信号线;
当2≦n≦N-1,第n级驱动电路单元的维持控制节点产生模块分别连接第n-1级驱动电路单元的维持模块和第n+1级驱动电路单元的维持模块;当n=1,第n级驱动电路单元的维持控制节点产生模块连接首维持级和第n+1级驱动电路单元的维持模块;当n=N,第n级驱动电路单元的维持控制节点产生模块连接第n-1级驱动电路单元的维持模块和尾维持级;
第n级驱动电路单元的维持模块分别连接第n-1级驱动电路单元的维持控制节点产生模块和第n+1级驱动电路单元的维持控制节点产生模块;
相邻两级驱动电路单元为一组,相邻两组的维持控制节点产生模块输入相位相反的第一低频信号和第二低频信号。
进一步地,第n级驱动电路单元的维持模块包括第一维持子模块和第二维持子模块;第一维持子模块连接第n+1级驱动电路单元的维持控制节点产生模块;第二维持子模块连接第n-1级驱动电路单元的维持控制节点产生模块。
进一步地,第一维持子模块包括第八薄膜晶体管和第十五薄膜晶体管;第八薄膜晶体管和第十五薄膜晶体管的控制端连接到第n+1级驱动电路单元的维持控制节点产生模块;第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平;第十五薄膜晶体管的两个通路端分别连接本级扫描信号线和低电平;第二维持子模块包括第十一薄膜晶体管和第十三薄膜晶体管;第十一薄膜晶体管和第十三薄膜晶体管的控制端连接到第n-1级驱动电路单元的维持控制节点产生模块;第十一薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平;第十三薄膜晶体管的两个通路端分别连接本级扫描信号线和低电平。
进一步地,第n级驱动电路单元的维持控制节点产生模块包括第三薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管;第三薄膜晶体管的控制端输入第一低频信号或第二低频信号或触控维持控制信号,第三薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平;第五薄膜晶体管的控制端输入第一低频信号或第二低频信号,第五薄膜晶体管的两个通路端分别连接高电平和第n级驱动电路单元的维持控制节点;第六薄膜晶体管的控制端连接第n-1级驱动电路单元的上拉控制节点,第六薄膜晶体管的两个通路端分别连接低电平和第n级驱动电路单元的维持控制节点;第七薄膜晶体管的控制端连接第n+1级驱动电路单元的上拉控制节点,第七薄膜晶体管的两个通路端分别连接低电平和第n级驱动电路单元的维持控制节点;或;第六薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点,第六薄膜晶体管的两个通路端分别连接低电平和第n级驱动电路单元的维持控制节点;第七薄膜晶体管的控制端连接第二时钟信号,第七薄膜晶体管的两个通路端分别连接低电平和第n级驱动电路单元的维持控制节点;第n级驱动电路单元的维持控制节点分别连接第n-1级驱动电路单元的维持模块和第n+1级驱动电路单元的维持模块。
进一步地,第n级驱动电路单元的上拉控制模块包括第一薄膜晶体管和第四薄膜晶体管;第一薄膜晶体管的控制端输入第n-1级驱动电路单元的扫描信号线,第一薄膜晶体管的两个通路端分别连接高电平和第n级驱动电路单元的上拉控制节点;第四薄膜晶体管的控制端输入第n+1级驱动电路单元的扫描信号线,第四薄膜晶体管的两个通路端分别连接高电平和第n级驱动电路单元的上拉控制节点;其中,第1级驱动电路单元的第一薄膜晶体管的控制端输入启动信号,第N级驱动电路单元的第四薄膜晶体管的控制端输入启动信号。
进一步地,第n级驱动电路单元的上拉模块包括第十薄膜晶体管;第十薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点,第十薄膜晶体管的两个通路端分别连接第一时钟信号和本级扫描信号线。
进一步地,第n级驱动电路单元的下拉模块包括第九薄膜晶体管;第九薄膜晶体管的控制端输入第二时钟信号,第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。
进一步地,第n级驱动电路单元还包括清空重置模块;所述清空重置模块包括第二薄膜晶体管;第二薄膜晶体管的控制端输入清空重置信号,第二薄膜晶体管的两个通路端分别连接上拉控制节点和低电平。
进一步地,所述清空重置模块还包括第十二薄膜晶体管;第十二薄膜晶体管的栅极输入清空重置信号,第十二薄膜晶体管的两个通路端分别连接本级扫描信号线和低电平。
进一步地,第n级驱动电路单元还包括触控维持模块;所述触控维持模块包括第十四薄膜晶体管;第十四薄膜晶体管的控制端输入触控维持控制信号,第十四薄膜晶体管的两个通路端分别连接本级扫描信号线和低电平。
与现有技术相比,本发明能够带来以下至少一项有益效果:
1、维持模块设计采用第一低频信号LC1和第二低频信号LC2的控制方式,即驱动电路架构的控制讯号循环方式为LC1、LC1、LC2、LC2……,电路内部的维持模块分为维持控制节点产生模块和维持模块,每一级的维持控制节点产生模块负责控制上下两级的维持模块,同样本级的维持模块由上一级的维持控制节点产生模块和下一级的维持控制节点产生模块进行控制,最大程度上改善电路的可靠性,同时减少TFT元件数量。
2、控制正反扫的上拉控制模块采用高电平VGH接源极进行控制正反向扫描的预充,避免产生正压stress,同时可以避免了负向stress产生Vth负向漂移对电路信赖性的影响。
3、支持双向扫描,同时支持Display期间任意时间暂停,可用于120Hz的内嵌式触控显示屏。
4、利用现有信号实现正反扫功能,无需引入额外的驱动讯号,减少驱动讯号数量,节省版图空间。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本发明予以进一步说明。
图1为现有栅极扫描驱动电路的低频驱动的循环方式示意图;
图2为现有栅极扫描驱动电路的架构示意图;
图3为本发明一种栅极扫描驱动电路的低频驱动的循环方式示意图;
图4为本发明一种栅极扫描驱动电路的架构示意图;
图5为一种栅极扫描驱动电路的实施例一的电路图;
图6所示是图5所示的电路在正向扫描时的驱动波形示意图;
图7所示是图5所示的电路在反向扫描时的驱动波形示意图:
图8为本发明一种栅极扫描驱动电路的实施例二的电路示意图;
图9为本发明一种栅极扫描驱动电路的实施例三的电路示意图。
附图标号说明:
01、上拉控制模块,02、上拉模块,03、下拉模块,04、维持模块,05、维持控制节点产生模块,06、自举电容,07、清空重置模块,08、触控维持模块;
M1、第一薄膜晶体管,M2、第二薄膜晶体管,M3、第三薄膜晶体管,M4、第四薄膜晶体管,M5、第五薄膜晶体管,M6、第六薄膜晶体管,M7、第七薄膜晶体管,M8、第八薄膜晶体管,M9、第九薄膜晶体管,M10、第十薄膜晶体管,M11、第十一薄膜晶体管,M12、第十二薄膜晶体管,M13、第十三薄膜晶体管,M14、第十四薄膜晶体管,M15、第十五薄膜晶体管,C1、自举电容;
Gn、第n级驱动电路单元的扫描信号,netAn、上拉控制节点,netBn、维持控制节点,VGH、高电平,VSS、低电平,CKm、第一时钟信号,CKm+2、第二时钟信号,Gn-1、第n-1级驱动电路单元的扫描信号,Gn+1、第n+1级驱动电路单元的扫描信号,TC1、触控维持控制信号,CLR、清空重置信号,GSP1、启动信号,LC1、第一低频信号,LC2、第二低频信号。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
图3为本发明一种栅极扫描驱动电路的低频驱动的循环方式示意图。如图3所示,本发明采用低频驱动的维持模块04设计中第一低频信号LC1和第二低频信号LC2控制的循环方式,正常级低频信号循环方式是LC1、LC1、LC2、LC2……,在首尾设置辅助维持级,即首级辅助维持级和尾级辅助维持级,LC2输入首级辅助维持级,LC1输入尾级辅助维持级。
图4为本发明一种栅极扫描驱动电路的架构示意图。如图4所示,一种栅极扫描驱动电路,包括N(N为大于2的正整数)级驱动电路单元、首级辅助维持级和尾级辅助维持级;第n(1≦n≦N)级驱动电路单元包括上拉控制模块01、上拉模块02、下拉模块03、维持控制节点产生模块05以及维持模块04;上拉控制模块01、上拉模块02、下拉模块03以及维持模块04相连接于上拉控制节点netAn;维持控制节点产生模块05、维持模块04以及下拉模块03均输入低电平VSS;上拉模块02、下拉模块03以及维持模块04相连接于本级扫描信号线;当2≦n≦N-1,第n级驱动电路单元的维持控制节点产生模块05分别连接第n-1级驱动电路单元的维持模块04和第n+1级驱动电路单元的维持模块04;当n=1,第n级驱动电路单元的维持控制节点产生模块05连接首级辅助维持级和第n+1级驱动电路单元的维持模块04;当n=N,第n级驱动电路单元的维持控制节点产生模块05连接第n-1级驱动电路单元的维持模块04和尾级辅助维持级;第n级驱动电路单元的维持模块04分别连接第n-1级驱动电路单元的维持控制节点产生模块05和第n+1级驱动电路单元的维持控制节点产生模块05;相邻两级驱动电路单元为一组,相邻两组的维持控制节点产生模块05输入相位相反的第一低频信号LC1和第二低频信号LC2。
具体的,上拉控制模块01通过接收上级的扫描信号和下级的扫描信号,对本级驱动电路单元的上拉控制节点netAn进行充电,搭配下拉模块03以及时序控制可以实现正反向扫描功能。本发明控制正反扫的上拉控制模块01采用高电平VGH接源极进行控制正反向扫描的预充,避免产生正压stress,同时可以避免了负向stress产生Vth负向漂移对电路信赖性的影响。
上拉模块02由上拉控制节点netAn进行控制,输入第一时钟信号CKm产生本级驱动电路单元的扫描信号Gn。
下拉模块03负责接收第二时钟信号CKm+2,然后对上拉控制节点netAn进行清空重置。
维持控制节点产生模块05负责产生维持控制信号来控制维持控制节点netBn,然后该维持控制节点netBn连接至上下级的驱动电路单元,负责对上下级的驱动电路单元进行维持控制。
维持模块04包括第一维持子模块和第二维持子模块。第一维持子模块连接第n+1级驱动电路单元的维持控制节点产生模块05,第二维持子模块连接第n-1级驱动电路单元的维持控制节点产生模块05,维持模块04设计采用第一低频信号LC1和第二低频信号LC2的控制方式,即驱动电路架构的控制信号循环方式为LC1、LC1、LC2、LC2……,电路内部的维持模块04分为维持控制节点产生模块05和维持模块04,每一级的维持控制节点产生模块05负责控制上下两级的维持模块04,同样本级的维持模块04由上一级的维持控制节点产生模块05和下一级的维持控制节点产生模块05进行控制,最大程度上改善电路的可靠性,同时减少TFT元件数量。
优选的,对上述技术方案进行改进,得到改进的方案,一种栅极扫描驱动电路,还包括清空重置模块07、触控维持模块08和自举电容06,所述清空重置模块07利用清空重置信号CLR在每帧结束以及开关机的时候清空电路的上拉控制节点netAn、维持控制节点netBn以及本级扫描信号线。
所述触控维持模块08用于在触控期间对本级驱动电路单元的扫描信号Gn进行维持控制。
所述自举电容06连接于上拉控制节点netAn和本级扫描信号线之间,用于在作用期间抬升和稳定上拉控制节点netAn的电位,以使上拉模块02具有足够的电流区驱动本级扫描信号线。
需要说明的是,本发明触控维持模块08、所述清空重置模块07和自举电容06是根据实际使用需要增设的功能模块,电路中是否包含上述模块不作限定,同时为了满足实际需要还可以增加其他功能模块,在此基础上的常规功能改进均应落入本发明的保护范围。
本发明不仅能够支持双向扫描,同时支持Display期间任意时间暂停,可用于120Hz的内嵌式触控显示屏。共享的维持节点产生模块05采用低频信号控制,实现维持模块04的交替工作,同时采用特殊的共享设计,即本级维持模块04由上下级的维持控制节点产生模块05负责控制,以最大程度上减少晶体管数量,有利于缩减显示屏的边框。
本发明中每级驱动电路单元的电路结构相同,区别仅在于部分薄膜晶体管输入的信号不同,下面主要对第n(2≦n≦N-1)级电路结构作详细介绍。
下面以具体实施例详细介绍本发明。
实施例一
如图5所示为一种栅极扫描驱动电路的实施例一的电路图,如图5所示,第n级驱动电路单元包括上拉控制模块01、上拉模块02、下拉模块03、维持控制节点产生模块05以及维持模块04。上拉控制模块01、上拉模块02、下拉模块03以及维持模块04相连接于上拉控制节点netAn。维持控制节点产生模块05、维持模块04以及下拉模块03均输入低电平VSS。上拉模块02、下拉模块03以及维持模块04相连接于本级扫描信号线。第n级驱动电路单元的维持控制节点产生模块05分别连接第n-1级驱动电路单元的维持模块04和第n+1级驱动电路单元的维持模块04。第n级驱动电路单元的维持模块04分别连接第n-1级驱动电路单元的维持控制节点产生模块05和第n+1级驱动电路单元的维持控制节点产生模块05。
具体的,第一维持子模块包括第八薄膜晶体管M8和第十五薄膜晶体管M15,第八薄膜晶体管M8和第十五薄膜晶体管M15的控制端连接到第n+1级驱动电路单元的维持控制节点产生模块05,第八薄膜晶体管M8的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS,第十五薄膜晶体管M15的两个通路端分别连接本级扫描信号线和低电平VSS。第八薄膜晶体管M8用于维持上拉控制节点netAn,第十五薄膜晶体管M15用于维持本级驱动电路单元的扫描信号Gn。
第二维持子模块包括第十一薄膜晶体管M11和第十三薄膜晶体管M13。第十一薄膜晶体管M11和第十三薄膜晶体管M13的控制端连接到第n-1级驱动电路单元的维持控制节点产生模块05,第十一薄膜晶体管M11的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS,第十三薄膜晶体管M13的两个通路端分别连接本级扫描信号线和低电平VSS。第十一薄膜晶体管M11用于维持上拉控制节点netAn,第十三薄膜晶体管M13用于维持本级驱动电路单元的扫描信号。
如图5所示,具体的,维持控制节点产生模块05包括第三薄膜晶体管M3、第五薄膜晶体管M5、第六薄膜晶体管M6和第七薄膜晶体管M7。
第三薄膜晶体管M3的控制端输入触控维持控制信号TC1,第三薄膜晶体管M3的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第三薄膜晶体管M3用于在开关机时对维持控制节点netBn进行电荷清空。
第五薄膜晶体管M5的控制端输入第一低频信号LC1或第二低频信号LC2,第五薄膜晶体管M5的两个通路端分别连接高电平VGH和第n级驱动电路单元的维持控制节点netBn。第五薄膜晶体管M5用于利用第一低频信号LC1或第二低频信号LC2以及高电平VGH对维持控制节点netBn进行充电。
第六薄膜晶体管M6的控制端连接第n-1级驱动电路单元的上拉控制节点netAn,第六薄膜晶体管M6的两个通路端分别连接低电平VSS和第n级驱动电路单元的维持控制节点netBn。第七薄膜晶体管M7的控制端连接第n+1级驱动电路单元的上拉控制节点netAn,第七薄膜晶体管M7的两个通路端分别连接低电平VSS和第n级驱动电路单元的维持控制节点netBn。第六薄膜晶体管M6和第七薄膜晶体管M7用于对维持控制节点netBn进行拉低处理以确保不影响扫描信号的输出。
如图5所示,维持控制节点netBn分别连接第n-1级驱动电路单元的维持模块04和第n+1级驱动电路单元的维持模块04。
具体的,上拉控制模块01包括第一薄膜晶体管M1和第四薄膜晶体管M4。
第一薄膜晶体管M1的控制端输入第n-1级驱动电路单元的扫描信号线,第一薄膜晶体管M1的两个通路端分别连接高电平VGH和第n级驱动电路单元的上拉控制节点netAn。其中,第1级驱动电路单元的第一薄膜晶体管M1的控制端输入启动信号GSP1。第一薄膜晶体管M1用于在正向扫描时对上拉控制节点netAn进行预充。
第四薄膜晶体管M4的控制端输入第n+1级驱动电路单元的扫描信号线,第四薄膜晶体管M4的两个通路端分别连接高电平VGH和第n级驱动电路单元的上拉控制节点netAn;其中,第N级驱动电路单元的第四薄膜晶体管M4的控制端输入启动信号GSP1。第四薄膜晶体管M4用于在反向扫描时对上拉控制节点netAn进行预充。
如图5所示,具体的,上拉模块02包括第十薄膜晶体管M10。第十薄膜晶体管M10的控制端连接上拉控制节点netAn,第十薄膜晶体管M10的两个通路端分别连接第一时钟信号CKm和本级扫描信号线。第十薄膜晶体管M10用于对扫描信号进行上拉输出以及下拉清空。
如图5所示,具体的,下拉模块03包括第九薄膜晶体管M9;第九薄膜晶体管M9的控制端输入第二时钟信号CKm+2,第九薄膜晶体管M9的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。第九薄膜晶体管M9对上拉控制节点netAn进行下拉清空。在正向扫描时最后一级电路的本级时钟CK4在第九薄膜晶体管M9的栅极的CK2后启动,所以只有第一级可以正常启动输出实现正向扫描;反之,在反向扫描时第一级电路的本级时钟CK1在第九薄膜晶体管M9的栅极的CK3后启动,所以最后一级电路可以正常启动输出实现反向扫描。
如图5所示,第n级驱动电路单元还包括清空重置模块07;所述清空重置模块07包括第二薄膜晶体管M2。第二薄膜晶体管M2的控制端输入清空重置信号CLR,第二薄膜晶体管M2的两个通路端分别连接上拉控制节点netAn和低电平VSS。第二薄膜晶体管M2用于在每帧结束和开关机时对上拉控制节点netAn进行电荷清空。
如图5所示,第n级驱动电路单元还包括触控维持模块08;所述触控维持模块08包括第十四薄膜晶体管M14;第十四薄膜晶体管M14的控制端输入触控维持控制信号TC1,第十四薄膜晶体管M14的两个通路端分别连接本级扫描信号线和低电平VSS。第十四薄膜晶体管M14用于在反向扫描时对上拉控制点进行预充。
图6所示是图5所示的电路在正向扫描时的驱动波形示意图。
GSP1是启动信号,同时负责在正向扫描和反向扫描时进行启动;
CK1、CK2、CK3、CK4是时钟信号,正向扫描时依序输出;
CLR是清空重置信号;
TC1是触控期间的触控维持控制信号,TC1主要是在触控期间维持本级扫描信号;
VGH是高电平VGH,主要负责上拉控制模块01的输入和维持模块04的输入;
LC1和LC2是第一低频信号LC1和第二低频信号LC2,正常驱动时相位相反;
VSS是低电平VSS,主要负责提供扫描信号Gn的低电位。
其他所示波形是电路内部节点的输出波形。
图7所示是图5所示的电路在反向扫描时的驱动波形示意图:
GSP1是启动讯号,同时负责在正向扫描和反向扫描时进行启动;
CK1、CK2、CK3、CK4是时钟信号,反向扫描时倒序输出;
CLR是清空重置信号;
TC1是触控期间的触控维持控制信号,TC1主要是在触控期间维持本级扫描信号Gn;
VGH是高电平VGH,主要负责上拉控制模块的输入和维持模块04的输入;
LC1和LC2是第一低频信号和第二低频信号,正常驱动时相位相反;
VSS是低电平VSS,主要负责提供扫描信号Gn的低电位。
其他所示波形是电路内部节点的输出波形。
实施例二:
图8为本发明一种栅极扫描驱动电路的实施例二的电路示意图。实施例二是在实施例一的基础上进行改进,应用于非内嵌式触控显示屏,具体改进点在于:
1.第三薄膜晶体管M3由第一低频信号LC1或第二低频信号LC2控制,利用低频信号对维持控制节点netBn进行电荷清空;
2.去除触控维持模块08,清空重置模块07中新增第十二薄膜晶体管M12,第十二薄膜晶体管M12的控制端接清空重置讯号CLR,第十二薄膜晶体管M12的两个通路端分别连接本级扫描信号线和低电平VSS,主要作用是在每帧结束和开关机时对扫描信号线进行电荷清空。
实施例三:
图9为本发明一种栅极扫描驱动电路的实施例三的电路示意图。实施例三是在实施例二的基础上进行改进,应用于非内嵌式触控显示屏,具体改进点在于:
1.第六薄膜晶体管M6的控制端接本级上拉控制节点netAn,第六薄膜晶体管M6的两个通路端分别连接低电平VSS和第n级驱动电路单元的维持控制节点netBn;
2.第七薄膜晶体管M7的控制端连接第二时钟信号CKm+2,第七薄膜晶体管M7的两个通路端分别连接低电平VSS和第n级驱动电路单元的维持控制节点netBn。
需要说明的是,本实施例中第六薄膜晶体管M6和第七薄膜晶体管M7的控制端输入的信号只要能够在预设的时间内拉低维持控制节点netBn即可,所有满足条件的信号均可作为第六薄膜晶体管M6和第七薄膜晶体管M7的控制端的输入信号,对此不作限定。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。