CN108665867A - 一种栅极扫描驱动电路 - Google Patents

Abstract

本发明公开了一种栅极扫描驱动电路，包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块、触控辅助模块、维持辅助模块以及记忆补偿模块；记忆补偿模块包括记忆补偿节点，负责在触控侦测前阶段将上拉控制节点的电压信息复制传递给记忆补偿节点，在触控侦测阶段将上拉控制节点的电压由第一阶段电压拉低至第二阶段电压，在触控侦测后阶段控制上拉控制节点的电压上升至第一阶段电压；本发明的栅极扫描驱动电路中触控侦测阶段所有级的上拉控制节点维持在低电位，消除上拉模块中薄膜晶体管特性漂移不同导致的停坑横纹。

Description

一种栅极扫描驱动电路

技术领域

本发明涉及液晶显示领域，尤其涉及一种用于内嵌式触控显示屏的栅极扫描驱动电路。

背景技术

近几年，液晶显示器中的栅极扫描驱动电路(Gate Driver Monolithic，GDM)逐渐在技术上利用现有的薄膜晶体管制程实现集成在液晶面板中，这样既可以降低制造成本，也可以在设计上减少左右边框尺寸。在小尺寸显示器应用中，为了满足不同客户应用的需求，栅极扫描驱动电路设计上一般需要能够支持正向扫描和反向扫描切换的功能。

图1所示是一种现有的内嵌式触控显示屏的栅极扫描驱动电路的电路示意图，该栅极扫描驱动电路包括正反扫控制模块01、上拉模块02、触控辅助模块03、维持辅助模块04以及第一电容C1。该栅极扫描驱动电路的扫描方向通过正向扫描控制信号U2D和反向扫描控制信号D2U这一对相互反相的恒压信号进行控制，当U2D取高电平、D2U取低电平时进行自上而下的正向扫描，反之进行反向扫描，即通过控制M1和M9两个薄膜晶体管的状态来实现切换不同扫描方向的功能。

在小尺寸显示屏中，将触控功能整合到显示器中已经成为一种技术趋势，这样既可以节省成本，也可以减薄显示器的整体厚度，但是同时也对面板设计提出了更高的技术要求。如图2所示是一种内嵌式触控显示屏的驱动方式示意图，即将原有的一帧画面分割成多个区块，然后在区块之间画面(Display)输入讯号Touch进行暂停，进行触控侦测。这样对于栅极扫描驱动电路而言，为了满足触控侦测，在触控侦测阶段电路需要暂停输出栅极扫描信号Gn，然后在触控侦测结束后还可以正常启动，继续依序输出栅极扫描信号Gn。

如图3所示，栅极扫描驱动电路的正常级(即不发生触控侦测暂停的级)和发生触控侦测暂停的特殊级，上拉控制节点netAn的驱动波形有明显差异，在长时间操作后，会导致这两个不同级驱动电路单元中的第十薄膜晶体管M10产生不同的阈值电压漂移量，然后产生不同的栅极扫描信号输出，最终导致在触控侦测暂停位置形成停坑横纹，即在触控侦测暂停位置的同一水平线上出现黑色条纹。

此外，当显示器长期处于正向扫描状态时，U2D保持高电位，前级栅极扫描信号长期处于低电位，M1会承受较长时间的负偏压应力作用，这样会导致元件的阈值电压负向漂移，最终会导致M1元件错误开启使得电路功能失效。同样，长期处于反向扫描时也会存在同样的问题。这种不稳定性与器件本身也相关，在氧化物薄膜晶体管应用会出现明显的功能性不良。这种负向漂移还会导致切换扫描方向时电路产生功能性不良。

另一方面，通过增加额外的正向扫描控制信号U2D、反向扫描控制信号D2U以及单侧栅极扫描驱动电路使用两个启动信号GSP1和GSP3来实现正反扫功能既降低了电路的可靠性，也增加了电路的复杂性。

发明内容

为解决上述技术问题，本发明提供一种栅极扫描驱动电路，可以避免由薄膜晶体管的阈值电压漂移造成的触控侦测暂停位置的停坑横纹，改善电路的可靠性。

本发明提供的技术方案如下：

本发明公开了一种栅极扫描驱动电路，包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块、触控辅助模块、维持辅助模块以及记忆补偿模块；所述维持辅助模块包括维持子模块和清空子模块，所述记忆补偿模块包括记忆补偿节点；

第n级驱动电路单元的正反扫控制模块、上拉模块、维持辅助模块以及记忆补偿模块相连接于上拉控制节点；正反扫控制模块、触控辅助模块以及维持辅助模块均输入恒压低电平；上拉模块和触控辅助模块相连接于第n级驱动电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；

记忆补偿模块在触控侦测前阶段将上拉控制节点的电压信息复制传递给记忆补偿节点，在触控侦测阶段使上拉控制节点的电压由第一阶段电压降低至第二阶段电压，在触控侦测后阶段使上拉控制节点的电压上升至第一阶段电压。

优选地，第n级驱动电路单元的记忆补偿模块包括下拉子模块、记忆子模块、补偿子模块以及节点控制子模块，下拉子模块、记忆子模块、补偿子模块和节点控制子模块相连接于记忆补偿节点，下拉子模块和记忆子模块连接第n级驱动电路单元的上拉控制节点，节点控制子模块连接维持辅助模块，下拉子模块输入触控高电平，补偿子模块输入触控控制信号；

下拉子模块在触控侦测阶段使上拉控制节点的电压由第一阶段电压降低至第二阶段电压，在触控侦测后阶段打开使触控高电平输入上拉控制节点，使上拉控制节点的电压上升至第一阶段电压；

记忆子模块在触控侦测前阶段将上拉控制节点的电压信息复制传递给记忆补偿节点；

补偿子模块在触控侦测前阶段和触控侦测后阶段使记忆补偿节点的电压升高至第一记忆电压，并在触控侦测阶段将记忆补偿节点的电压拉低至第二记忆电压；

节点控制子模块在触控侦测阶段对第n级驱动电路单元的栅极扫描信号线进行维持。

优选地，所述下拉子模块包括第一薄膜晶体管，第一薄膜晶体管的控制端连接记忆补偿节点，第一薄膜晶体管的两个通路端分别连接上拉控制节点和输入触控高电平；

所述记忆子模块包括第四薄膜晶体管，第四薄膜晶体管的控制端和第四薄膜晶体管的第一通路端短接并连接上拉控制节点，第四薄膜晶体管的第二通路端连接记忆补偿节点；

所述节点控制子模块包括第十四薄膜晶体管，第十四薄膜晶体管的控制端连接维持控制节点，第十四薄膜晶体管的第两个通路端分别连接记忆补偿节点和输入恒压低电平；

所述补偿子模块包括第二电容，第二电容的第一极板连接记忆补偿节点，第二电容的第二极板输入触摸控制信号。

优选地，所述下拉子模块包括第一薄膜晶体管，第一薄膜晶体管的控制端连接记忆补偿节点，第一薄膜晶体管的两个通路端分别连接上拉控制节点和输入触控高电平；

所述记忆子模块包括第四薄膜晶体管，第四薄膜晶体管的控制端连接上拉控制节点，第四薄膜晶体管的两个通路端分别输入恒压高电平和连接记忆补偿节点；

所述节点控制子模块包括第十四薄膜晶体管，第十四薄膜晶体管的控制端连接维持控制节点，第十四薄膜晶体管的两个通路端分别连接记忆补偿节点和输入恒压低电平；

所述补偿子模块包括第二电容，第二电容的第一极板连接记忆补偿节点，第二电容的第二极板输入触控控制信号；

所述记忆补偿模块还包括第十六薄膜晶体管，第十六薄膜晶体管的控制端输入第二时钟信号，第十六薄膜晶体管的两个通路端分别连接记忆补偿节点和输入恒压低电平。

优选地，第n级驱动电路单元的维持子模块包括第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管以及第十七薄膜晶体管；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入触控高电平，第五薄膜晶体管的第二通路端连接维持控制节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第八薄膜晶体管的控制端连接维持控制节点，第八薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第十一薄膜晶体管的控制端输入前级栅极扫描信号，第十一薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十二薄膜晶体管的控制端输入后级栅极扫描信号，第十二薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十三薄膜晶体管的控制端连接维持控制节点，第十三薄膜晶体管的两个通路端分别连接栅极扫描信号线和输入恒压低电平；

第十七薄膜晶体管的控制端连接记忆补偿节点，第十七薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

优选地，第n级驱动电路单元的维持子模块包括第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管以及第十七薄膜晶体管；

第五薄膜晶体管的通路端和第五薄膜晶体管的第一通路端短接并输入恒压高电平，第五薄膜晶体管的第二通路端连接维持控制节点；

第六薄膜晶体管的通路端连接上拉控制节点，第六薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第八薄膜晶体管的控制端连接维持控制节点，第八薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第十一薄膜晶体管的控制端输入前级栅极扫描信号，第十一薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十二薄膜晶体管的控制端输入后级栅极扫描信号，第十二薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十三薄膜晶体管的控制端连接维持控制节点，第十三薄膜晶体管的两个通路端分别连接栅极扫描信号线和输入恒压低电平；

第十七薄膜晶体管的控制端连接记忆补偿节点，第十七薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

优选地，第n级驱动电路单元的清空子模块包括第二薄膜晶体管和第三薄膜晶体管；

第二薄膜晶体管的控制端输入清空重置信号，第二薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第三薄膜晶体管的控制端输入清空重置信号，第三薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

优选地，第n级驱动电路单元的正反扫控制模块包括第七薄膜晶体管、第九薄膜晶体管以及第十五薄膜晶体管；

第七薄膜晶体管的控制端和第七薄膜晶体管的第一通路端短接并输入第一控制信号，第七薄膜晶体管的第二通路端连接上拉控制节点；

第九薄膜晶体管的控制端和第九薄膜晶体管的第一通路端短接并输入第二控制信号，第九薄膜晶体管的第二通路端连接上拉控制节点；

第十五薄膜晶体管的控制端输入第二时钟信号，第十五薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平。

优选地，当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的栅极扫描信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的栅极扫描信号。

优选地，第n级驱动电路单元的触控辅助模块包括第十八薄膜晶体管，第十八薄膜晶体管的控制端输入触控控制信号，第十八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和输入恒压低电平。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、触控侦测阶段所有级的上拉控制节点维持在低电位，消除上拉模块中薄膜晶体管特性漂移不同导致的停坑横纹；

2、在记忆补偿模块中引入补偿子模块以解决记忆补偿节点的电压在触控侦测结束后可能不足以打开第一薄膜晶体管的问题；

3、正反扫控制模块中接收第一控制信号和第二控制信号的两个薄膜晶体管使用栅源极短接的接法，避免阈值电压漂移造成的电路失效；

4、利用现有信号实现正反扫功能且单侧栅极扫描驱动电路只需要一个启动信号，有利于缩窄显示面板的边框。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为一种现有内嵌式触控显示屏的栅极扫描驱动电路的电路示意图；

图2为图1所示栅极扫描驱动电路的驱动方式示意图；

图3为图1所示栅极扫描驱动电路的正常级和发生触控侦测暂停的特殊级的上拉控制节点的驱动波形示意图；

图4为本发明栅极扫描驱动电路一个实施例的架构示意图；

图5为栅极扫描驱动电路左右交错式驱动架构的示意图；

图6为图4所示电路中记忆补偿模块一个实施例的架构示意图；

图7为本发明栅极扫描驱动电路的实施例一的电路示意图；

图8为图7所示的电路中主要信号的驱动波形示意图；

图9为本发明栅极扫描驱动电路的实施例二的电路示意图；

图10为图9所示的电路在正向扫描时的驱动波形示意图；

图11为图9所示的电路在反向扫描时的驱动波形示意图。

附图标号说明：

01、正反扫控制模块，02、上拉模块，03、触控辅助模块，04、维持辅助模块，04A、维持子模块，04B、清空子模块，05、记忆补偿模块，05A、下拉子模块，05B、记忆子模块，05C、补偿子模块，05D、节点控制子模块，

M1、第一薄膜晶体管，M2、第二薄膜晶体管，M3、第三薄膜晶体管，M4、第四薄膜晶体管，M5、第五薄膜晶体管，M6、第六薄膜晶体管，M1A、第七薄膜晶体管、M8、第八薄膜晶体管，M1B、第九薄膜晶体管，M10、第十薄膜晶体管，M6A、第十一薄膜晶体管，M6B、第十二薄膜晶体管，M13、第十三薄膜晶体管，M14、第十四薄膜晶体管，M9A、第十五薄膜晶体管，M9B、第十六薄膜晶体管，M6C、第十七薄膜晶体管，M18、第十八薄膜晶体管，C1、第一电容，C2、第二电容；

Gn、第n级驱动电路单元的栅极扫描信号，netAn、第n级驱动电路单元的上拉控制节点，netBn、第n级驱动电路单元的维持控制节点，netCn、第n级驱动电路单元的记忆补偿节点，VGH1、恒压高电平，VGH2、触控高电平、VSS、恒压低电平，CKm、第一时钟信号，CKm+4、第二时钟信号，Gn-2、第n-2级驱动电路单元的栅极扫描信号，Gn+2、第n+2级驱动电路单元的栅极扫描信号，CLR1、清空重置信号，GSP1、第一启动信号，TC1、触控控制信号。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。这里，当将第一元件描述为“电连接”到第二元件时，第一元件可以直接连接至第二元件，或经过一个或多个附加元件间接连接至第二元件。进一步的，为了清楚起见，简明省略了对于充分理解本发明而言不是必须的某些元件。

本发明的栅极扫描驱动电路包括N(N>4，且N为正整数)级驱动电路单元，如图4所示，第n级(1≦n≦N，且n为正整数)驱动电路单元包括正反扫控制模块01、上拉模块02、触控辅助模块03、维持辅助模块04以及记忆补偿模块05。正反扫控制模块01、上拉模块02、维持辅助模块04以及记忆补偿模块05相连接于上拉控制节点netAn；正反扫控制模块01、触控辅助模块03和维持辅助模块04均输入恒压低电平VSS；上拉模块02和触控辅助模块03相连接于本级栅极扫描信号线，栅极扫描信号线输出第n级栅极扫描信号Gn。

记忆补偿模块05接收触控控制信号TC1和触控高电平VGH2。触控高电平VGH2将一帧时间分为触控侦测前阶段、触控侦测阶段和触控侦测后阶段，如图8所示，触控高电平VGH2在触控侦测阶段为低电平，在触控侦测前阶段和触控侦测后阶段为高电平；触控控制信号TC1在触控侦测前阶段由低电平上升至高电平，在触控侦测后阶段由高电平降低至低电平。即触控高电平VGH2处于低电平的时间比触控控制信号TC1处于高电平的时间略短，触控侦测前阶段和触控侦测后阶段各存在一段触控高电平VGH2和触控控制信号TC1均处于高电平的时间段。

记忆补偿模块05包括记忆补偿节点netCn，记忆补偿模块05负责在触控侦测前阶段将上拉控制节点netAn的电压信息复制传递给记忆补偿节点netCn，在触控侦测阶段将上拉控制节点netAn的电压由第一阶段电压拉低至第二阶段电压，在触控侦测后阶段拉高上拉控制节点netAn的电压至第一阶段电压；记忆补偿模块05在触控侦测前阶段和触控侦测后阶段，当触控控制信号TC1和触控高电平VGH2均处于高电平时，对记忆补偿节点netCn进行电压补偿使其上升至第一记忆电压；在触控侦测阶段控制记忆补偿节点netCn的电压降低至第二记忆电压。

每个薄膜晶体管均包括控制端、第一通路端和第二通路端，在以下的实施例中，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。当给控制端高电平时，源极和漏极通过半导体层连接，此时薄膜晶体管处于开启状态。

需要说明的是，以下实施例所涉及的电路图均为左右交错式(interlace)驱动架构下(如图5所示)的左侧栅极扫描驱动电路或右侧栅极扫描驱动电路，但本发明所述栅极扫描驱动电路的应用不仅限于该方式，可以适用于任意模式的驱动架构，包括非左右交错式双边驱动架构、单边驱动架构等。在左右交错式驱动架构下，单侧栅极扫描驱动电路中时钟信号数量为M个，则双侧总计时钟信号数量为2M个，单侧时钟信号表示为CKm(m＝1、3、……、2M-1或者m＝2、4、……、2M)。

以下的实施例中所称的第n级驱动电路单元的前级驱动电路单元是指第(n-a)级驱动电路单元，其中1≤n-a<n，所称的第n级驱动电路单元的后级驱动电路单元是指第(n+a)级驱动电路单元，其中n<n+a≤N。优选地，在左右交错式驱动架构下，第n级驱动电路单元的前级驱动电路单元可以为第n-2级驱动电路单元，第n级驱动电路单元的后级驱动电路单元可以为第n+2级驱动电路单元。

在左右交错式驱动架构中，以下实施例中所称的首级驱动电路单元是指：左侧双向扫描栅极驱动电路的首级驱动电路单元(第1级驱动电路单元)以及右侧双向扫描栅极驱动电路的首级驱动电路单元(第2级驱动电路单元)；以下实施例中所称的尾级驱动电路单元是指：左侧双向扫描栅极驱动电路的尾级驱动电路单元(第N-1级驱动电路单元)以及右侧双向扫描栅极驱动电路的尾级驱动电路单元(第N级驱动电路单元)。

以下的实施例中选用4个时钟信号CK1、CK3、CK5、CK7，CK1、CK3、CK5、CK7的波形如图7和图8所示，当CK1、CK3、CK5、CK7波形依序产生时，这一时钟信号输入模式称之为时钟信号正序输入，栅极扫描驱动电路处于正向扫描状态；当CK1、CK3、CK5、CK7波形逆序产生时，这一时钟信号输入模式称之为时钟信号逆序输入，栅极扫描驱动电路处于反向扫描状态。应当说明的是，在本发明的基础上选用其他数量和波形的时钟信号及其他时钟信号输入模式的常规功能改进均应落入本发明的保护范围。

第n级驱动电路单元的正反扫控制模块01中的主要预充元件第七薄膜晶体管M1A和第九薄膜晶体管M1B采用二极管(Diode)接法，避免薄膜晶体管的负向漂移对电路功能的影响。同时利用第二时钟信号CKm+4进行下拉清空的先后顺序实现正扫和反扫控制的功能。

第n级驱动电路单元的上拉模块02由上拉控制节点netAn进行控制，将第一时钟信号CKm转化为栅极扫描信号Gn输出，同时负责下拉清空栅极扫描信号线。

第n级驱动电路单元的触控辅助模块03接收外部输入的触控控制信号TC1，在触控侦测阶段通过触控控制信号TC1来维持上拉控制节点netAn和本级栅极扫描信号线。

第n级驱动电路单元的维持辅助模块04可以根据不同的设计需求进行配置，可包括对上拉控制节点netAn、本级栅极扫描信号Gn进行维持或下拉清空等多种功能。

第n级驱动电路单元的记忆补偿模块05首先通过记忆子模块05B将上拉控制节点netAn的电压信息复制记忆到记忆补偿节点netCn，然后在触控侦测阶段使上拉控制节点netAn的电压由第一阶段电压拉低至第二阶段电压，触控结束后进行电压或时间补偿再使上拉控制节点netAn的电压上升回第一阶段电压。

如图6所示，第n级驱动电路单元的记忆补偿模块05包括下拉子模块05A、记忆子模块05B、补偿子模块05C以及节点控制子模块05D。下拉子模块05A、记忆子模块05B、补偿子模块05C和节点控制子模块05D相连接于记忆补偿节点netCn，下拉子模块05A和记忆子模块05B连接第n级驱动电路单元的上拉控制节点netAn，节点控制子模块05D连接维持辅助模块04，下拉子模块05A输入触控高电平VGH2，补偿子模块05C输入触控控制信号TC1。

下拉子模块05A在触控侦测阶段将上拉控制节点netAn的电压由第一阶段电压拉低至第二阶段电压，在触控结束后拉高上拉控制节点netAn的电压并进行电压补偿使其回到第一阶段电压；记忆子模块05B在上拉控制节点netAn处于高电位时将上拉控制节点netAn的电压信息复制传递给记忆补偿节点netCn；补偿子模块05C控制记忆补偿节点netCn的电压，在触控侦测前阶段和触控侦测后阶段使其上升至第一记忆电压，在触控侦测阶段使其降低至第二记忆电压，补偿子模块05C可以解决记忆补偿节点netCn的电压在触控侦测结束后可能不足以打开下拉子模块05A的问题；节点控制子模块05D在触控侦测阶段对第n级驱动电路单元的栅极扫描信号线进行维持。

第n级驱动电路单元的第一电容C1负责在本级栅极扫描信号Gn输出期间抬升上拉控制节点netAn的电压。

本发明的栅极扫描驱动电路能够支持双向扫描，可应用于内嵌式触控显示屏。通过记忆补偿模块05复制记忆上拉控制节点netAn的电压信息并在触控侦测阶段使上拉控制节点netAn的电压由第一阶段电压降低至第二阶段电压，触控结束后再使上拉控制节点netAn的电压恢复第一阶段电压；减轻了触控暂停级驱动电路单元和非触控暂停级驱动电路单元的栅极扫描信号线的输出差异,减轻甚至消除停坑横纹。

本发明中每级驱动电路单元的电路结构相同，区别仅在于部分薄膜晶体管输入的信号不同，下面主要对第n(1≦n≦N)级电路结构作详细介绍。

下面以具体实施例详细介绍本发明。

实施例一：

如图7所示为一种栅极扫描驱动电路的实施例一的电路图，第n级驱动电路单元包括正反扫控制模块01、上拉模块02、触控辅助模块03、维持辅助模块04、记忆补偿模块05以及第一电容C1。正反扫控制模块01、上拉模块02、维持辅助模块04以及记忆补偿模块05相连接于上拉控制节点netAn；正反扫控制模块01、触控辅助模块03以及维持辅助模块04均输入恒压低电平VSS；上拉模块02和触控辅助模块03相连接本级栅极扫描信号线，栅极扫描信号线输出栅极扫描信号Gn；第一电容C1连接在上拉控制节点netAn和本级栅极扫描信号线之间。

如图7所示，具体的，第n级驱动电路单元的下拉子模块05A包括第一薄膜晶体管M1；第一薄膜晶体管M1的控制端连接记忆补偿节点netCn，第一薄膜晶体管M1的两个通路端分别连接上拉控制节点netAn和输入触控高电平VGH2；第一薄膜晶体管M1在触控侦测阶段使上拉控制节点netAn的电压由第一阶段电压降低至第二阶段电压，以及在触控侦测后阶段对上拉控制节点netAn的电压进行拉高并进行电压补偿使其恢复第一阶段电压。

第n级驱动电路单元的记忆子模块05B包括第四薄膜晶体管M4；第四薄膜晶体管M4的控制端和第四薄膜晶体管M1的第一通路端短接并连接上拉控制节点netAn，第四薄膜晶体管M4的第二通路端连接记忆补偿节点netCn；第四薄膜晶体管M4复制记忆上拉控制节点netAn的电压信息传递给记忆补偿节点netCn。

第n级驱动电路单元的节点控制子模块05D包括第十四薄膜晶体管M14；第十四薄膜晶体管M14的控制端连接维持控制节点netBn，第十四薄膜晶体管M14的两个通路端分别连接记忆补偿节点netCn和输入恒压低电平VSS；第十四薄膜晶体管M14在触控侦测阶段对本级栅极扫描信号线进行维持。

第n级驱动电路单元的补偿子模块05C包括第二电容C2；第二电容C2的第一极板连接记忆补偿节点netCn，第二电容C2的第二极板输入触控控制信号TC1；第二电容C2在触控侦测阶段利用电容的耦合原理控制记忆补偿节点netCn的电压，在触控侦测前阶段和触控侦测后阶段，当触控高电平VGH2和触控控制信号TC1同处于高电压时，使补偿记忆补偿节点netCn的电压上升至第一记忆电压；并在触控侦测阶段时记忆补偿节点netCn的电压降低至第二电压。第二电容C2及输入第二电容C2的触控控制信号TC1保证记忆补偿节点netCn能够在触控侦测结束后维持足够高的电位打开第一薄膜晶体管M1。

如图7所示，具体的，第n级驱动电路单元的维持辅助模块04包括维持子模块04A和清空子模块04B。

第n级驱动电路单元的维持子模块04A包括第五薄膜晶体管M5、第六薄膜晶体管M6、第八薄膜晶体管M8、第十一薄膜晶体管M6A、第十二薄膜晶体管M6B、第十三薄膜晶体管M13以及第十七薄膜晶体管M6C。

第五薄膜晶体管M5的通路端和第五薄膜晶体管M5的第一通路端短接并输入恒压高电平VGH1或触控高电平VGH2，第五薄膜晶体管M5的第二通路端连接维持控制节点netBn；第五薄膜晶体管M5利用恒压高电平VGH1(或触控高电平VGH2)对维持控制节点netBn进行充电。

第六薄膜晶体管M6的通路端连接上拉控制节点netAn，第六薄膜晶体管M6的两个通路端分别连接维持控制节点netB和输入恒压低电平VSS；第六薄膜晶体管M6对维持控制节点netBn进行拉低处理以确保不影响栅极扫描信号Gn的输出。

第十一薄膜晶体管M6A的控制端输入前级栅极扫描信号，优选地为第n-2级栅极驱动电路单元的栅极扫描信号Gn-2，第十一薄膜晶体管M6A的两个通路端分别连接维持控制节点netBn和输入恒压低电平VSS；第十一薄膜晶体管M6A在正向扫描时辅助对维持控制节点netBn进行拉低处理以确保不影响栅极扫描信号Gn的输出。

第十二薄膜晶体管M6B的控制端输入后级栅极扫描信号，优选地为第n+2级栅极驱动电路单元的栅极扫描信号Gn+2，第十二薄膜晶体管M6B的两个通路端分别连接维持控制节点netBn和输入恒压低电平VSS；第十二薄膜晶体管M6B在反向扫描时辅助对维持控制节点netBn进行拉低处理以确保不影响栅极扫描信号Gn的输出。

第十七薄膜晶体管M6C的控制端连接记忆补偿节点netCn，第十七薄膜晶体管M6C的两个通路端分别连接维持控制节点netBn和输入恒压低电平VSS；第十七薄膜晶体管M6C辅助对维持控制节点netBn进行拉低处理以确保不影响栅极扫描信号Gn的输出。

第八薄膜晶体管M8的控制端连接维持控制节点netBn，第八薄膜晶体管M8的两个通路端分别连接上拉控制节点netAn和输入恒压低电平VSS；第八薄膜晶体管M8对上拉控制节点netAn进行维持。

第十三薄膜晶体管M13的控制端连接维持控制节点netBn，第十三薄膜晶体管M13的两个通路端分别连接本级栅极扫描信号线和输入恒压低电平VSS；第十三薄膜晶体管M13对本级栅极扫描信号线进行维持。

第n级驱动电路单元的清空子模块04B包括第二薄膜晶体管M2和第三薄膜晶体管M3。

第二薄膜晶体管M2的控制端输入清空重置信号CLR1，第二薄膜晶体管M2的两个通路端分别连接上拉控制节点netAn和输入恒压低电平VSS；第二薄膜晶体管M2在每帧结束和开关机时对上拉控制节点netAn进行电荷清空。

第三薄膜晶体管M3的控制端输入清空重置信号CLR1，第三薄膜晶体管M3的两个通路端分别连接维持控制节点netBn和输入恒压低电平VSS；第三薄膜晶体管M3在开关机时对维持控制节点netBn进行电荷清空。

如图7所示，具体的，第n级驱动电路单元的正反扫控制模块01包括第七薄膜晶体管M1A、第九薄膜晶体管M1B以及第十五薄膜晶体管M9A。

第七薄膜晶体管M1A的控制端和第七薄膜晶体管M1A的第一通路端短接并输入第一控制信号，第七薄膜晶体管M1A的第二通路端连接上拉控制节点netAn，第四薄膜晶体管M1A在正向扫描时对上拉控制节点netAn进行预充。

第九薄膜晶体管M1B的控制端和第九薄膜晶体管M1B的第一通路端短接并输入第二控制信号，第九薄膜晶体管M1B的第二通路端连接上拉控制节点netAn，第九薄膜晶体管M1B在反向扫描时对上拉控制节点netAn进行预充。

当第n级驱动电路单元为首级驱动电路单元时，第一控制信号为第一启动信号GSP1；当第n级驱动电路单元不为首级驱动电路单元时，第一控制信号为前级栅极扫描信号；优选地为第n-2级驱动电路单元的栅极扫描信号Gn-2。

当第n级驱动电路单元为尾级驱动电路单元时，第二控制信号为第一启动信号GSP1；当第n级驱动电路单元不为尾级驱动电路单元时，第二控制信号为后级栅极扫描信号；优选地为第n+2级驱动电路单元的栅极扫描信号Gn+2。

第七薄膜晶体管M1A和第九薄膜晶体管M1B采用二极管(Diode)接法，避免阈值电压负向漂移造成的电路失效。

第十五薄膜晶体管M9A的控制端输入第二时钟信号CKm+4，第十五薄膜晶体管M9A的两个通路端分别连接上拉控制节点netAn和输入恒压低电平VSS。第十五薄膜晶体管M9A对上拉控制节点netAn进行下拉清空同时控制正反向扫描切换，当进行正向扫描时第二时钟信号CKm+4正序输入，当进行反向扫描时第二时钟信号CKm+4逆序输入。

如图7所示，具体的，上拉模块02包括第十薄膜晶体管M10。第十薄膜晶体管M10的控制端连接上拉控制节点netAn，第十薄膜晶体管M10的两个通路端分别连接第一时钟信号CKm和本级栅极扫描信号线。第十薄膜晶体管M10对本级栅极扫描信号线进行上拉输出和下拉清空。

如图7所示，具体的，触控辅助模块03包括第十八薄膜晶体管M18。

第十八薄膜晶体管M18的控制端输入触控控制信号TC1，第十八薄膜晶体管M18的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和输入恒压低电平VSS。第十八薄膜晶体管M18在触控侦测阶段通过触控控制信号TC1来维持本级栅极扫描信号线。

第十五薄膜晶体管M15的控制端输入触控控制信号TC1，第十五薄膜晶体管M15的两个通路端分别连接上拉控制节点netAn和输入恒压低电平VSS。第十五薄膜晶体管M15在触控侦测阶段通过触控控制信号TC1来维持上拉控制节点netAn的电压，并在每帧结束和开关机时对上拉控制节点netAn进行电荷清空。

如图7所示，第n级驱动电路单元的第一电容C1连接于上拉控制节点netAn和本级栅极扫描信号线之间，用于在栅极扫描信号Gn输出期间抬升和稳定上拉控制节点netAn的电压。

本实施的电路中主要信号的波形如图8所示，下面对照图8说明本实施例中记忆补偿模块05的具体工作原理，以正向扫描为例，主要动作过程如下：

Step①：正反扫控制模块01中的第一薄膜晶体管M1A接收高电平的前级栅极扫描信号，上拉控制节点netAn的电压升高至第一阶段电压，同时第四薄膜晶体管M4打开，将上拉控制节点netAn的电压信息复制到记忆补偿节点netCn；

Step②：触控控制信号TC1由低电平上升至高电平，通过第二电容C2将记忆补偿节点netCn的电压抬升至第一记忆电压；

Step③：触控控制信号VGH2由高电平降低至低电平，上拉控制节点netAn的电压通过第一薄膜晶体管M1被拉低至第二阶段电压；由于第四薄膜晶体管是晶体管(Diode)接法，记忆补偿节点netCn仍然维持在高电位；驱动电路进入触控侦测阶段，所有级的上拉控制节点netAn维持在低电位的第二阶段电压，不同级的第十薄膜晶体管M10的偏压应力相同，可以消除第十薄膜晶体管M10特性漂移不同导致的停坑横纹；

Step④：触控侦测结束后，触控高电平VGH2由低拉高，再配合记忆补偿节点netCn打开第一薄膜晶体管M1使触控高电平VGH2输入上拉控制节点netAn，可以通过调节触控高电平VGH2的高电平电压值和Step④的持续时间进行电压补偿以使上拉控制节点netAn的电压恢复至第一阶段电压；

Step⑤：时钟信号输入，第n级栅极扫描信号Gn正常输出，上拉控制节点netAn的电压上升至第三阶段电压；

Step⑥：第十四薄膜晶体管M14打开，清空记忆补偿节点netCn的电荷，同时后续维持记忆补偿节点netCn的低电位。

实施例二：

图9为本发明一种栅极扫描驱动电路的实施例二的电路示意图。实施例二是在实施例一的基础上进行改进，具体改进点在于：

1、第n级驱动电路单元的记忆补偿模块05还包括第十六薄膜晶体管M9B，第十六薄膜晶体管M9B的控制端输入第二时钟信号CKm+4，第十六薄膜晶体管M9B的两个通路端分别连接上拉控制节点netAn和输入恒压低电平VSS；第十六薄膜晶体管M9B负责及时清空重置记忆补偿节点netCn，确保记忆补偿节点netCn能够与上拉控制节点netAn保持同步；

2、记忆补偿模块05中的第四薄膜晶体管M4的控制端连接上拉控制节点netAn，第四薄膜晶体管M4的第一通路端改为输入恒压高电平VGH1，第四薄膜晶体管M4的第二通路端连接记忆补偿节点netCn。

图10为图9所示的电路在正向扫描时的驱动波形示意图，该图示意了电路驱动采用4个时钟讯号时的波形(实际应用时的时钟讯号数量可调整)：

GSP1是第一启动信号，负责在正向扫描和反向扫描时进行启动；

CK1、CK3、CK5、CK7是时钟信号，正向扫描时正序输出；

CLR1是清空重置信号，主要负责在每帧结束以及开关机时对电路内部节点进行电荷清空；

TC1时触控控制信号，辅助在触控侦测阶段维持本级栅极扫描信号线、上拉控制节点netAn和维持控制节点netBn的电位；

VGH1是恒压高电平，主要负责维持子模块04A的输入；

VGH2是触控高电平，主要负责在触控侦测阶段拉低上拉控制节点netAn的电压，以及在触控结束后拉高上拉控制节点netAn的电压并进行补偿；

VSS是恒压低电平VSS，主要负责提供栅极扫描信号Gn的低电位；

其他所示波形如netA1、netA2、netAlast-1、netAlast是电路内部节点的输出波形，G1、G2以及Glast分别为各级驱动电路单元输出的栅极扫描信号的波形。

图11为图9所示的电路在反向扫描时的驱动波形示意图，该图示意了电路驱动采用4个时钟讯号时的波形(实际应用时的时钟讯号数量可调整)：

GSP1是第一启动信号，负责在正向扫描和反向扫描时进行启动；

CK1、CK3、CK5、CK7是时钟信号，反向扫描时逆序输出；

CLR1是清空重置信号，主要负责在每帧结束以及开关机时对电路内部节点进行电荷清空；

TC1时触控控制信号，辅助在触控侦测阶段维持本级栅极扫描信号线、上拉控制节点netAn和维持控制节点netBn的电位；

VGH1是恒压高电平，主要负责维持子模块04A的输入；

VGH2是触控高电平，主要负责在触控侦测阶段拉低上拉控制节点netAn的电压，以及在触控结束后拉高上拉控制节点netAn的电压并进行补偿；

VSS是恒压低电平VSS，主要负责提供栅极扫描信号Gn的低电位；

其他所示波形如netA1、netA2、netAlast-1、netAlast是电路内部节点的输出波形，G1、G2以及Glast分别为各级驱动电路单元输出的栅极扫描信号的波形。

如图10和图11所示，本发明的栅极扫描驱动电路利用现有信号实现正反扫功能且单侧只需要一个启动信号GSP1，有利于缩窄显示面板的边框。

本发明还公开了一种液晶显示装置，包括上述栅极扫描驱动电路，该栅极扫描驱动电路可以是左右交错式驱动方式、非左右交错式双边驱动方式，也可以是单边驱动方式。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种栅极扫描驱动电路，其特征在于：包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块、触控辅助模块、维持辅助模块以及记忆补偿模块；所述维持辅助模块包括维持子模块和清空子模块，所述记忆补偿模块包括记忆补偿节点；

第n级驱动电路单元的正反扫控制模块、上拉模块、维持辅助模块以及记忆补偿模块相连接于上拉控制节点；正反扫控制模块、触控辅助模块以及维持辅助模块均输入恒压低电平；上拉模块和触控辅助模块相连接于第n级驱动电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；

记忆补偿模块在触控侦测前阶段将上拉控制节点的电压信息复制传递给记忆补偿节点，在触控侦测阶段使上拉控制节点的电压由第一阶段电压降低至第二阶段电压，在触控侦测后阶段使上拉控制节点的电压上升至第一阶段电压。

2.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的记忆补偿模块包括下拉子模块、记忆子模块、补偿子模块以及节点控制子模块，下拉子模块、记忆子模块、补偿子模块和节点控制子模块相连接于记忆补偿节点，下拉子模块和记忆子模块连接第n级驱动电路单元的上拉控制节点，节点控制子模块连接维持辅助模块，下拉子模块输入触控高电平，补偿子模块输入触控控制信号；

下拉子模块在触控侦测阶段使上拉控制节点的电压由第一阶段电压降低至第二阶段电压，在触控侦测后阶段打开使触控高电平输入上拉控制节点，使上拉控制节点的电压上升至第一阶段电压；

记忆子模块在触控侦测前阶段将上拉控制节点的电压信息复制传递给记忆补偿节点；

补偿子模块在触控侦测前阶段和触控侦测后阶段使记忆补偿节点的电压升高至第一记忆电压，并在触控侦测阶段将记忆补偿节点的电压拉低至第二记忆电压；

节点控制子模块在触控侦测阶段对第n级驱动电路单元的栅极扫描信号线进行维持。

3.根据权利要求2所述的栅极扫描驱动电路，其特征在于：

所述下拉子模块包括第一薄膜晶体管，第一薄膜晶体管的控制端连接记忆补偿节点，第一薄膜晶体管的两个通路端分别连接上拉控制节点和输入触控高电平；

所述记忆子模块包括第四薄膜晶体管，第四薄膜晶体管的控制端和第四薄膜晶体管的第一通路端短接并连接上拉控制节点，第四薄膜晶体管的第二通路端连接记忆补偿节点；

所述节点控制子模块包括第十四薄膜晶体管，第十四薄膜晶体管的控制端连接维持控制节点，第十四薄膜晶体管的第两个通路端分别连接记忆补偿节点和输入恒压低电平；

所述补偿子模块包括第二电容，第二电容的第一极板连接记忆补偿节点，第二电容的第二极板输入触摸控制信号。

4.根据权利要求2所述的栅极扫描驱动电路，其特征在于：

所述下拉子模块包括第一薄膜晶体管，第一薄膜晶体管的控制端连接记忆补偿节点，第一薄膜晶体管的两个通路端分别连接上拉控制节点和输入触控高电平；

所述记忆子模块包括第四薄膜晶体管，第四薄膜晶体管的控制端连接上拉控制节点，第四薄膜晶体管的两个通路端分别输入恒压高电平和连接记忆补偿节点；

所述节点控制子模块包括第十四薄膜晶体管，第十四薄膜晶体管的控制端连接维持控制节点，第十四薄膜晶体管的两个通路端分别连接记忆补偿节点和输入恒压低电平；

所述补偿子模块包括第二电容，第二电容的第一极板连接记忆补偿节点，第二电容的第二极板输入触控控制信号；

所述记忆补偿模块还包括第十六薄膜晶体管，第十六薄膜晶体管的控制端输入第二时钟信号，第十六薄膜晶体管的两个通路端分别连接记忆补偿节点和输入恒压低电平。

5.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的维持子模块包括第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管以及第十七薄膜晶体管；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入触控高电平，第五薄膜晶体管的第二通路端连接维持控制节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第八薄膜晶体管的控制端连接维持控制节点，第八薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第十一薄膜晶体管的控制端输入前级栅极扫描信号，第十一薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十二薄膜晶体管的控制端输入后级栅极扫描信号，第十二薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十三薄膜晶体管的控制端连接维持控制节点，第十三薄膜晶体管的两个通路端分别连接栅极扫描信号线和输入恒压低电平；

第十七薄膜晶体管的控制端连接记忆补偿节点，第十七薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

6.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的维持子模块包括第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管以及第十七薄膜晶体管；

第五薄膜晶体管的通路端和第五薄膜晶体管的第一通路端短接并输入恒压高电平，第五薄膜晶体管的第二通路端连接维持控制节点；

第六薄膜晶体管的通路端连接上拉控制节点，第六薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第八薄膜晶体管的控制端连接维持控制节点，第八薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第十一薄膜晶体管的控制端输入前级栅极扫描信号，第十一薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十二薄膜晶体管的控制端输入后级栅极扫描信号，第十二薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平；

第十三薄膜晶体管的控制端连接维持控制节点，第十三薄膜晶体管的两个通路端分别连接栅极扫描信号线和输入恒压低电平；

第十七薄膜晶体管的控制端连接记忆补偿节点，第十七薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

7.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的清空子模块包括第二薄膜晶体管和第三薄膜晶体管；

第二薄膜晶体管的控制端输入清空重置信号，第二薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平；

第三薄膜晶体管的控制端输入清空重置信号，第三薄膜晶体管的两个通路端分别连接维持控制节点和输入恒压低电平。

8.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的正反扫控制模块包括第七薄膜晶体管、第九薄膜晶体管以及第十五薄膜晶体管；

第七薄膜晶体管的控制端和第七薄膜晶体管的第一通路端短接并输入第一控制信号，第七薄膜晶体管的第二通路端连接上拉控制节点；

第九薄膜晶体管的控制端和第九薄膜晶体管的第一通路端短接并输入第二控制信号，第九薄膜晶体管的第二通路端连接上拉控制节点；

第十五薄膜晶体管的控制端输入第二时钟信号，第十五薄膜晶体管的两个通路端分别连接上拉控制节点和输入恒压低电平。

9.根据权利要求8所述的栅极扫描驱动电路，其特征在于：

当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的栅极扫描信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的栅极扫描信号。

10.根据权利要求1所述的栅极扫描驱动电路，其特征在于：

第n级驱动电路单元的触控辅助模块包括第十八薄膜晶体管，第十八薄膜晶体管的控制端输入触控控制信号，第十八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和输入恒压低电平。