CN1150291A - 记录与再现系统中快速传送数据的方法及设备 - Google Patents

记录与再现系统中快速传送数据的方法及设备 Download PDF

Info

Publication number
CN1150291A
CN1150291A CN96109394A CN96109394A CN1150291A CN 1150291 A CN1150291 A CN 1150291A CN 96109394 A CN96109394 A CN 96109394A CN 96109394 A CN96109394 A CN 96109394A CN 1150291 A CN1150291 A CN 1150291A
Authority
CN
China
Prior art keywords
data
recording
parallel
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96109394A
Other languages
English (en)
Other versions
CN1074564C (zh
Inventor
西山延昌
青井基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Japan Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1150291A publication Critical patent/CN1150291A/zh
Application granted granted Critical
Publication of CN1074564C publication Critical patent/CN1074564C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种可以不需要为高密度记录和快速回旋率的数据记录和再现系统极大地增加所需传送频带的快速数据传送系统，具有一个包括一个编码器/解码器的记录和再现信号处理器，一个包括一个并串转换器的盘盒，一个记录头，一个串并转换器及一条传送电缆，它通过偏移众多记录信号的相位将记录的并行数据自编码器/解码器传送至记录放大器并通过偏移众多再现信号的相位将再现的并行数据自串并转换器传送至编码器/解码器。

Description

记录与再现系统中快速传送数据的方法及设备
本发明一般涉及一种通过倒换或改变磁化方向或改变光相位将数字信息记录在磁或光的记录媒体上及自媒体再现所记录的磁化信息或光信息的数据记录和再现系统。本发明具体地涉及一种要求快速传送数据的数据记录和再现系统。
有关的资料为分别于1994年8月9日和4月23日由Nishiyama等人递交的美国专利5,337,198和5,307,213及由D.A.Patterson等人于1988年6月在Illinois的Chicago的1988 ACM SIGMODConference会议论文集109至116页上发表的论文“低成本盘的冗余阵列(RAID)一例”。
常规磁盘系统通过并行数据接口(此后称为I/F电路)自主机接收待记录的信息。使用由记录时钟发生器所产生的记录时钟的并串转换器将所接收的信息转换为串行数据。该串行数据通过FPC作为记录时钟传送至盘盒内的传动器的记录放大器，并随后由记录头作为倒换磁化模式磁性地记录在记录媒体上。
在再现时，由再现头再现的波形被放大并通过灵活模式接线板或电路(称为FPC)以模拟方式送至鉴别器。此信号由串并转换器转换为并行数据，由编码器/解码器解码，并接着送至主机。
另外，随着大量数据快速传送的发展，数据传送用的时钟频率也增加了。由于磁记录系统的限制，常规磁盘记录器在传送前将输入的并行数据转换为串行数据。因此串行数据传送路径需要更宽传送频带。例如，如果数据传送率为10MB/S，则对于8位并行接口10MHz时钟就已足够，但对于串行数据传送就必需使用比此频率大8倍的80MHz时钟。
然而，查看系统内的数据传送电路后会发现，由于减小电子电路板尺寸的趋向，可以通过将电子电路板上的元件高密度集成和封装从而减小信号传送距离。这趋向于增宽频带。然而，在自作为记录和再现信号处理器的电子电路板通过FPC至盘盒内的记录和再现放大器之间的距离前无变化。图1显示具有此缺点的常规例子。
从传送频带的观点看，当脉冲间隔最窄时，脉冲串的传送问题最严重。在磁记录和再现系统中，当在记录时钟上纠正记录时标以便纠正双位模式中的峰偏移时会出现此种情况。在此情况下，决定于峰偏移，记录时标纠正可包括以下两种类型：
(A)当由于再现的波形的一位与其邻位之间出现干扰而使峰峰距离增加时，实行记录时标纠正以缩短位间距离。
(B)当由于在记录夹在两个相反磁化之间的磁化时出现的位间距离偏移多或由于非线性位偏移而使峰峰距离减小时，实行记录时标纠正以增大位间距离。
在这两类记录时标纠正中，用于缩短位间距离的类型(A)对传送路径的影响最大。将描述传送问题。
记录时钟脉宽最大值与记录时标纠正量之间的关系可以下列式子表示：
其中tr和tf为脉冲的上升时间和下降时间，及Wc为记录时标纠正量。
当如图1所示那样所记录的数据所用记录时钟的窄脉冲信号波形被传送时，由于传送路径的频带不足，脉冲的上升时间和下降时间将会增加。在图2中的低速传送情况A下， 由于信号波形具有较低频率，脉宽可保持为大于脉冲的上升时间与下降时间。在图3中的高速传送情况B下，由于脉冲的记录时钟频率已增大，脉冲的上升时间和下降时间相对地大于脉宽。其结果是在传送路径上丢失了记录时钟或造成脉冲分离差错。因此为实现快速数据传送，有必要限制记录时钟纠正量或改善传送路径特性。
如上所描述，快速数据传送或高频时钟传送是困难的。
因此需要得到高的数据传送率而不必加宽传送频带。
D.A.Patterson等人提出了在1988年ACM(109至116页)的“低成本盘的冗余阵列(RAID)一例”中所描述的多驱动器系统。此系统中驱动器数目对应于位数。在所提出的例子中，由于串行数据并不用于整个系统，传送频率并不很高，而为每个驱动器传送串行数据。因此至少一个头对每个驱动器是足够的，但提供的驱动器数目必须至少对应于并行位数。此外，这些驱动器必须彼此之间同步地旋转。但是，此多驱动器系统不适用于只需一个驱动器的小规模记录和再现系统。
本发明的一个目的是提供一种能用于快速数据传送的数据记录和再现方法及系统，而迄今为止由于在记录和再现处理器与盘盒之间的传送路径上的低传送频带而无法实现这一点。
本发明的另一个目的是提供一种传送方法及设备，它可用于数据记录和再现系统内，及它能使用盘盒内少量电路并抑制温升。
根据本发明所提供的用于在记录媒体上记录数据的数据记录系统包括一个具有向其提供数据的输入电路的信号处理器，连至信号处理器以便传送并行数据的传送线，一个连至传送线以将并行数据转换为串行数据的转换器，及一个具有连至转换器换数据记录头和再现头和记录媒体的盘盒。传送线是众多的在与转换器和输入电路的连接处有阻抗匹配的并行线。信号处理器可具有一个并行传送处理电路，后者产生用于标示众多串行数据逻辑值的记录时钟及向并行线提供众多的每个用于标示众多逻辑值中的一个值的反相信号。众多不同相位信号提供给众多传送线，其中不同相位决定于数据的两个相邻块的值之间的差别和等同。信号处理器可具有一个时标纠正电路，用于改变记录时钟内一定信号变化之间的时间间隔。送至众多传送线的众多不同相位信号上的信号变化之间的时间间隔至少为两个相邻数据块之间时间间隔的两倍。
也即在本发明中数据传送路径是并行线式的，为需要至少一个头用于记录和再现，时钟产生用于并行传送的记录时钟，及就在记录之前并行数据转换为串行数据并作为串行数据记录下来。
此外，为实现高密度记录，必须进行记录时标纠正以减小所谓位偏移。由于串行数据需要宽广频带，所以记录时标纠正用于并行数据。迄今为止尚未考虑过用于并行数据的记录时标纠正。
根据本发明，由于并行数据沿所有传送路径传送并按记录时标进行纠正，所以传送频带不必极大地增加。因此并行数据的传送率可增加至传送频带的极限。
图1是显示记录时标纠正的宽度的波形图；
图2和3显示传送频带，上升时间和下降时间之间的关系；
图4是本发明实施例的框图；
图5是记录时标纠正用的真值表；
图6是时序图，用于解释记录时标纠正电路的操作；
图7是用于ENL检索的逻辑图；
图8是用于一个字节ENL检索逻辑的框图；
图9是ENL寄存器的框图；
图10是记录时标纠正电路的寄存器部分的框图；
图11是用于记录时标纠正电路的时钟控制的框图；
图12是本发明另一实施例的框图；
图13是本发明又一实施例的框图；
图14是本发明实施例中盘盒的外视图；
图15显示记录媒体上的道格式；
图16是本发明另外一个实施例的框图；
图17是本发明再另外一个实施例的框图；
图18是图17的实施例再加上记录时标纠正电路的框图；
图19是用于并行传送处理的框图；
图20是记录时钟分配电路的时序图；
图21A-21C显示在解释相对于记录时标纠正、上升时间和下降时间的传送频带概念时所用的波形；
图22显示四线传送路径的传送系统的例子；
图23显示双线传送路径的传送系统的例子；
图24显示五线传送路径的传送系统的例子；以及
图25是本发明又一实施例的框图。
磁或光记录和再现系统向主机101发送和从它接收并行数据。然而磁头(记录头114和再现头115)或光头(光发射装置和光敏装置)只记录和再现串行数据。因此直至信息记录之前一直传送并行数据，及每种信号处理都处理并行数据。本发明具体地涉及用于快速传送并行数据的信号传送系统。此外，根据本发明设计的系统可用于对并行数据进行各种信号处理。
现参照图4描述本发明第一实施例。
参照图4，本实施例的磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，并串转换器104，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118和串并转换器119组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108以及例如灵活模式电缆(FPC)那样的用于连结处理器和盒的传送电缆117。该磁盘系统100是一个磁记录和再现系统，其中记录信号并行地在编码器/解码器103与记录放大器109之间传送，及其中再现信号并行地在编码器/解码器103与鉴别电路118之间传送。
在本实施例中，并行数据自编码器/解码器103通过FPC117传送至记录放大器109。FPC117的传送频率低于常规串行数据传送系统中的传送频率。
此外，由于记录操作和再现操作彼此都是专用模式，供传送并行数据用的传送电缆可供记录操作和再现操作公用。因此在传送电缆之前和之后都分别提供了并行信号收发机201以便在记录时能将数据自编码器/解码器103传送至记录放大器109及在再现时能将数据自鉴别电路118传送至编码器/解码器103。传送电缆117可使用在两个收发机的端部都具有阻抗匹配的线(例如FPC)，从而阻止所传送的信号从收发机反射回来。
再现信号包括一个伺服信号。要求伺服信号绕过鉴别电路118，因为它的转换方式与数据码转换方式完全不同。为此目的，单独提供了一个伺服解调器120，用于只接收伺服信号。由于传送电缆用于并行地传送数字信号，该伺服信号由模数转换器202(今后简称为ADC)转换为数字信号并然后送至并行信号收发机201。并行信号收发机201由来自控制器123的控制信号控制而运行于它们的记录/再现/伺服控制模式中，以便在传送方向和输入/输出关系上进行开关控制。
在将要描述的另一实施例中所提供的记录时标纠正电路203用于纠正并行数据，从而可能通过其最大数据传送频率较低的传送线传送并行数据。
现参照图5、6、7、8、9、10、11、18描述涉及可用于并行数据的记录时标纠正电路系统的第二实施例。
当数据位为如图5中所标示的“011”或“110”时，记录时标纠正电路203将中间位(Y)的记录时标进行纠正。该记录时标纠正电路203自并行模式数据中检测上述模式并控制相应位以使记录时标加快或推迟。下面将描述上述模式的检索和控制方法。
图5中，无时标偏移N，迟后纠正L及提前纠正E可分别由逻辑式(2)、(3)和(4)表达。
E＝YAND(XEXORY)AND  (XEXORZ)    (2)
N＝YAND(XENORZ)                 (3)
L＝YAND(XENORY)AND  (XEXORZ)    (4)
其中Y为实行时标偏移的位，X为它之前的位及Z为它之后的位。此外，ENOR为“同”操作，及EXOR为“异”操作。
E、N和L由上述逻辑式及并行模式数据决定。图6是用于E、N和L的时序图。
首先，如所阐述的，WG信号401转为“H”以用于记录信息。当WG信号为“H”时，产生复位信号402以便将记录电路初始化。复位信号402将电路的每个寄存器滑零。
然后，用于传送并行数据的时钟403及与时钟前沿同步的并行传送数据404自编码器/解码器103传送出来。由于记录时标纠正由前一位和后一位的组合所决定，因此第一并行数据#0的末位与下一个并行数据#1的首位应与纠正有一定关系。为此目的，有必要保持所传送数据的至少两个时钟部分。因此有两个寄存器(A，B)406、407用于轮流地存放位于时钟403后沿处的所传送的并行数据404。
然后自并行数据中检测用于记录时标纠正的模式。为在两块并行数据中搜索模式，有必要同时搜索两个寄存器的内容。模式检索是在数据传送时钟403之后一个时钟脉冲的前沿处完成的。该时刻的可取的寄存器决定于寄存器选择DLY信号408的状态。如作为模式检索的结果发现对应于E、N、L的模式，则它为A-Reg，寄存于ENL寄存器409内，或为B-Reg寄存于ENL寄存器410内。
最后，由数据传送时钟403所产生的记录时钟进行记录时标纠正，与此同时并行数据转换为串行数据。用于并串转换的寄存器由寄存器选择DLY信号(串行寄存器选择信号411)的反相状态所代表。
图7显示一个用于从三位模式中检测ENL状态的逻辑电路301。此逻辑电路将式(2)、(3)和(4)进行处理。
图8是一个具有用于处理8位并行数据的ENL检索逻辑电路301的电路安排302。并行数据由位b0至b7所代表。对于位b0及位b7的ENL而言，同时搜索包括在b0之前的一个位bx和在b7之后的一个位bz在内的那些位。为在逻辑状态下进行检索，需要3个字节的数据。因此设计了使用双字节数据的搜索方法。此方法将在下面加以描述。
并行数据的两个时钟部分或第一和第二字节被存储。接着对第一字节的位b7和第二字节的位b0至b6进行ENL检索。此时， 由于检索范围是包括前一位和后一位的模式，所以检索所需位为第一字节的b6和b7及第二字节的所有位。
对应于第一字节的位b7和第二字节的位b0至b6的E、N、L的状态作为ENL检索的结果存放于如图9中所示的寄存器304、305、306中。由数据传送时钟产生的记录时钟的记数信号为ENL选择每个寄存器304、305、306的一个输入端口。所选输入量于输出端Eout处提供。由于计数信号是由记数时钟产生的，因此它是供位使用的时钟并用于进行并串转换。
图10和11显示具有图8和9的电路为主要元件的记录时标纠正电路203的不同部分。图10的电路安排包括主要电路302、303和寄存器307、308。图11的电路安排包括一个用于设置每个寄存器的时钟控制块309及一个用于并串转换后逻辑操作的组合逻辑块310。当WG信号401转为“H”时，产生复位信号402。该复位信号402将寄存器303、307和308初始化。
下面将描述这些电路的操作。
当时钟信号(CLK)的前沿送至时钟控制块309时，触发器311产生一个反相输出量或“H”的Q输出量。当作为时钟(CLK)通过反相器的结果的反相信号为“H”时，一个AND电路312在输出端CLKA1处产生“H”。当时钟(CLK)的反相信号转为“H”时，触发器313进入其D输入状态，直接在其Q输出端产生“H”或其Q输出量转为“H”。接着时钟信号(CLK)的下一个脉冲“H”来临，同时AND电路314在其输出端CLKA2处产生“H”。
相应地，在AND电路314的输出端CLKA2处产生一个迟后一个时钟的时钟信号。同时，触发器311的输出量在时钟信号(CLK)的前沿处又重新被反相，其结果是Q反相输出量转为“H”。因此通过如上所描述的相同顺序，对应于CLKA1的信号出现于CLKB1处，及对应于CLKA2的信号出现于CLKB2处。
在用于设置有关寄存器而产生的时钟信号中，CLKA1和CLKA2用于A寄存器用途时钟信号，及CLKB1和CLKB2用于B寄存器用途时钟信号。在每个时钟(CLK)处轮流产生A寄存器用途时钟和B寄存器用途时钟。
数据404由上述时钟在图10中所示寄存器307中设置并在寄存器302、303中经受ENL检索。其结果转换为串行数据并送至输出端OUT。该OUT信号包括位数据和ENL信息。这些数据和ENL信息送至组合逻辑块310，并加至早已为用于记录时标纠正前处理过的记录时钟信号中。
本实施例能直接从所传送的并行数据的模式中搜索记录时标纠正模式，并纠正记录时钟的时标。
现参照图12描述本发明第三实施例。
本实施例的磁盘系统100的记录及再现通道由并行接口102，编码器/解码器103，并串转换器104，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118和串并转换器119所组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108和用于连接处理器和盒的例如APC那样的传送电缆117。记录信号并行地自编码器/解码器103传送至记录放大器109，及再现的信号并行地自鉴别电路118传送至编码器/解码器103。记录和再现信号处理器124的记录用途字节时钟发生器206产生用于传送并行数据的时钟信号。盘盒108具有一个用于与并行数据传送时钟同步地振荡的记录时钟发生器204。在鉴别电路118的同步振荡器的基础上再现用途字节时钟发生器205产生用于再现的信号的并行数据传送时钟。
在本实施例中，由于记录时钟发生器204和再现数据传送时钟发生器205不是同时工作的，两个发生器可公用一个公共锁相环(PLL)振荡器。
现参照图13描述本发明第四实施例。
本实施例的磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，并串转换器104，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器16，鉴别电路118及串并转换器119所组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108和用于连接处理器和盒的例如APC那样的传送电缆117。记录信号并行地自编码器/解码器103传送至记录放大器109，及再现的信号并行地自鉴别电路118传送至编码器/解码器103。记录和再现信号处理器124的记录用途字节时钟发生器206产生用于传送并行数据的时钟信号。盘盒108具有一个用于与并行数据传送时钟同步地振荡的记录时钟发生器204。在鉴别电路118的同步振荡器的基础上再现用途字节时钟发生器205产生用于再现的信号的并行数据传送时钟。
在本实施例中，由于记录时钟发生器204和再现数据传送时钟发生器205不是同时工作的，两个发生器可公用一个公共锁相环(PLL)振荡器。
现参照图13描述本发明第四实施例。
本实施例的磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，并串转换器104，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118及串并转换器119所组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108，及用于连结处理器和盒的例如FPC那样的传送电缆117。记录信号并行地自编码器/解码器103传送至记录放大器109，及再现信号并行地自鉴别电路118传送至编码器/解码器103。记录时钟发生器105的一个功能是对记录头和再现头114、115沿盘半径的位置变化作出响应从而改变振荡频率。来自记录时钟发生器105的振荡输出量在字节传送时钟用途分频电路207中被分频。所分频的信号用作记录数据的并行数据传送时钟。此外，在鉴别电路118同步振荡器的基础上，再现用途字节时钟发生器205产生用于传送再现信号的并行数据传送时钟。
如图15中所阐述的，伺服信号414包含于一部分再现信号412中。在第三和第四实施例中，路径选择信号413用于检测伺服区域，及伺服信号被解调。再现信号的数据区域415由鉴别电路鉴别为“1”、“0”的信息，并生成为并行数据。伺服信号414由伺服解调器120加以解调，及解调的输出量由模数转换器(ADC)202转换为数字码。接着该数字码并行地通过并行信号收发机201进行传送。在记录和再现信号处理器124内自并行信号中提取伺服信号部分并送至传动器控制部分121。传动器控制部分121的输出量作为伺服信号送至传动器122，因而实现定位控制。
在具有伺服信号处理功能的本实施例中，磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，并串转换器104，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118和串并转换器119所组成。磁盘系统100还具有记录和再现信号处理器124，盘盒108，及用于连结处理器和盒的例如FPC那样的传送电缆117。记录信号并行地自编码器/解码器103传送至记录放大器109，及再现信号并行地自鉴别电路118传送至编码器/解码器103。再现放大器116的输出量送至鉴别电路118和伺服解调器120两者，以及再现信号的伺服信号区域414由伺服信号处理电路进行处理。数据区域415由数据信号处理电路进行处理并作为并行数据通过电缆传送，只有伺服信息在传送后提取出来。
在上述实施例中，由于记录和再现操作并不同时进行及由于所传送的数据为数字的，所以传送电缆可供记录和再现模式公用。
现参照图16描述本发明第五实施例。
本实施例的磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，并串转换器104，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118及伺服信号处理部分(伺服信号解调器120，传动器控制电路121)所组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108及用于连结处理器和盒以便传送记录信号的例如FPC的传送电缆117。在磁盘系统中记录信号并行地自编码器/解码器103传送至记录放大器109，及再现信号以模拟形式自再现放大器116传送至鉴别电路118或伺服解调器120。
在本实施例中，由于记录数据是并行地传送的，因此有可能进行快速传送。此外，由于可如现有技术一样将鉴别电路118和伺服信号处理部分放在记录和再现信号处理器124内，因此可减小位于图14的盘盒108内的电路尺寸。因此电路产生的热量得以减少，从而抑制盘盒108内的温升。相应地也就有可能减小温升对记录和再现特性的影响。
现参照图17描述本发明第六实施例。
本实施例的磁盘系统100的记录和再现通道由并行接口102，编码器/解码器103，记录时钟发生器105，记录放大器109，记录头114，记录媒体112，再现头115，再现放大器116，鉴别电路118和伺服信号处理部分(伺服信号解调器120，传动器控制电路121)所组成。该磁盘系统100还具有记录和再现信号处理器124，盘盒108，及用于连结处理器和盒以便传送记录信号的例如FPC的传送电缆117。在磁盘系统100中如现有技术一样，记录时钟发生器105设置于记录和再现信号处理器124内以使每个元件能与从其中来的记录时钟同步地操作，以及并行传送处理电路用于向众多传送线提供数据并将它们并行地通过这些线传送过去，在此情况下传送电缆117中每条线的数据倒置时间长于记录时钟周期及决不会由全部并行数据同时造成状态偏移。
此实施例的修改内容示于图18。此修改内容是在此实施例中加入记录时标校正电路203。在此实施例中，由于记录数据是并行地传送的，因此可减小每条线的传送频率。此外，由于具有对应于记录时钟周期的相差的边沿数据被传送，因此传送频率是低的，但记录时钟时标可作为信息传送。因此不必在盘盒108内设置记录时钟发生器。此外，如果如本修改内容一样在记录和再现处理器124中设置记录时标纠正电路203，则可为记录时标将边沿数据纠正并传送。于是可减小盘盒108内的电路尺寸，因而可抑制由电路产生的热量所引起的温升。此外，由于可在盘盒108之外设置电路部分，因此维护也容易。
现参照图19和20描述此实施例的并行传送处理电路208的一例。图19显示四线并行数据传送类型。当记录数据只是“1”时记录时标纠正电路203为记录时标纠正记录数据，并将纠正过的脉冲串送至四进制的或四级计数器501，后者然后按照记录时钟的时标产生每个状态。计数器501的输出量送至多路解调器502的输出选择端口(S0，S1)。在设置多路解调器502的输出选择电路之后，记录时钟信号也送经延迟电路503因而迟后一定传播延迟时间，接着送至多路解调器502的使能端。
使能端上的记录时钟信号产生于所选的输出端上。此外，在相应的传送线的输入端处设置了置位/复位型触发电路504，后者的输出量由记录时钟信号置位并由对应于其它记录位的记录时钟信号复位。所描述的这种连接方法总是能把将触发电路置位的时标用作磁化反向的时标。
如使用N线传送电缆，则每条线上一个周期的传送波形对应于N个记录时钟脉冲的时间。因此每条线的基本传送频率是单线传送电缆传送频率的1/N。复位时标对于将所需传送频带减至最小是有用的，但它不直接涉及磁化反向时标。因此可自由地设计复位时标。当N为偶数时如在置位后的(N/2)个记录时钟脉冲时进行复位则复位时标将好些，当N为奇数时如在置位后的第((N+1)/2)或第((N-1)/2)个记录时钟脉冲时进行复位则复位时标将好些。
在使用图19中所示四条线的实施例中，来自多路解调器502的第一输出量Q1送至用于线#1的触发器504的置位端S。在置位记录时钟脉冲后产生(4/2)＝2或第2个记录时钟脉冲的来自多路解调器502的输出量Q3送至复位端R。这种连接方法有可能减小传送线的所需频带。
作为一种实用方法，触发器504的输出量送经延迟电路505以补偿每条传送线的特定延迟，然后作为记录时标信号送至传送电缆117。
由于提供了众多传送线，因此可减小每条线的传送频率而传送频带可如上所描述地相对地加宽。下面将对此原理具体地描述。
每条线的传送频率是图21B中所示模式A中时间T1与图21C中所示模式B中时间T2中较大值的两倍的倒数。时间T1为记录时标纠正时间WC1，上升时间tr与记录时间标纠正时间WCx之和，及时间T2为记录时标纠正时间WCx，下降时间Tf与记录时标纠正时间WC2之和。因此数据传送所需线的数目可如下确定：将数据传送所需频率除以每条线可传送频率而得的整数加上1。传送线数可由下列式(5)估算出来。 max [ INT [ T 1 T b ] + 1 , TNT [ T 2 T b ] + 1 ] = N - - - ( 5 ) TNT [ T T b ] - - - ( 6 )
max[A，B]    (7)
表达式(6)是将T除以Tb并选用其商的整数，及表达式(7)是用A与B中的较大值。在以上式(5)中，T1是WC1、上升时间tr与WCx之和，T2是WCx、下降时间tf与WC2之和，Tb是两次磁化反向之间的时间或位时间，及N是传送线数。WC1、WC2与WCx是记录时标纠正量。
因此可如上所述地根据数据传送率与每线的可传送频率估算出需要的线数。
图22、23和24显示四线、双线和五线例子中的信号分频。当线数为如图22和23所示的偶数时，在所有“1”的区间内每条线上自前沿至下一前沿的时间等于同一线上自后沿至下一后沿的时间。
当线数为如图24所示的奇数时，在所有“1”的区间内每条线上自前沿至下一前沿的时间短于同一线上自后沿至下一后沿的时间。因此，如将奇数线的可用传送频带与偶数线的频带相比较，则可认为后者具有较高效率，因为即使从奇数线的数目中减去1，结果偶数线仍可获得相同性能。
作为本发明又一实施例，图25是一个包括光盘或磁光盘112A的光盘系统100A的框图。在图25中，与图4中元件相对应的类似元件用相同的参考数标示。一个用于在记录媒体112A上写/读数据的记录和再现部分99具有一个光发射装置和一个光敏装置。在此光盘系统中，其数据传送率能够在实质上优于常规光盘系统，后者由于传送电缆117的传送频带而受到传送率的限制。图25的光盘系统的安排可如上面所描述的磁盘系统实施例那样进行各种变动和修改。

Claims (20)

1.一种用于在记录媒体上记录数据的数据记录系统，其特征在于包括：
一个包括向其提供数据的输入电路的信号处理器；
一条连至所述信号处理器以传送并行数据的传送电缆；以及
一个包括一个转换器、连至所述转换器的数据记录和再现头及一个记录媒体的盘盒，所述转换器连至所述传送电缆以将所述并行数据转换为串行数据。
2.根据权利要求1的数据记录系统，其特征在于所述传送电缆是众多的在与所述转换器和所述输入电路的连结处具有阻抗匹配的并行线。
3.根据权利要求2的数据记录系统，其特征在于所述信号处理器具有一个并行传送处理电路，所述并行传送处理电路产生用于标示串行数据的众多逻辑值的记录时钟，并向所述众多并行线提供众多的每个用于标示所述众多逻辑值中的一个值的反相信号。
4.根据权利要求3的数据记录系统，其特征在于所述信号处理器具有一个用于改变在所述记录时钟内的一定信号变化的时间间隔的时标纠正电路。
5.根据权利要求1的数据记录系统，其特征在于所述信号处理器具有一个用于根据送至所述传送电缆的所述众多线的数据的两个相邻值之间的差别和等同提供众多相差信号的并行传送处理电路。
6.根据权利要求5的数据记录系统，其特征在于向所述传送电缆的所述众多线提供的所述众多相差信号中信号变化的时间间隔至少为所述两个数据相邻值的时间间隔的两倍。
7.根据权利要求4的数据记录系统，其特征在于所述时标纠正电路具有一个检索逻辑电路，所述检索逻辑电路将所述并行数据进行逻辑计算并产生用于标示所述并行数据的哪一位应予提前或推迟的信号(ENL)。
8.根据权利要求7的数据记录系统，其特征在于所述时标纠正电路具有存储装置、一个转换电路及一个纠正电路，所述存储装置用于存储在所述记录时钟的一定时标脉冲处的所述并行数据及存储刚好在所述一定时标脉冲的前一个脉冲处的前时标脉冲处的所述并行数据，所述转换电路用于将并行数据转换为串行数据，及所述纠正电路用于在所述记录时钟的所述前时标脉冲处所述并行数据的两位和在所述记录时钟的所述一定时钟脉冲处的所述并行数据的N位的模式的基础上为它们的记录时标纠正所述记录时钟的所述前时标脉冲处的所述并行数据的末位和所述一定时标脉冲处的所述并行数据的前向(N-1)位。
9.根据权利要求1的数据记录系统，其特征在于所述信号处理器具有用于将由所述数据记录和再现头所提供的再现模拟信号进行伺服处理的伺服信号处理电路。
10.根据权利要求1的数据记录系统，其特征在于所述信号处理器具有一个用于为所述并行数据的传送产生所述时钟信号的发生器，及所述盘盒具有一个用于与所述时钟信号同步地进行振荡的记录时钟发生器。
11.根据权利要求10的数据记录系统，其特征在于所述记录时钟发生器对于所述记录和再现头在所述记录媒体上沿半径方向上的位置变化作出响应而改变振荡频率。
12.根据权利要求1的数据记录系统，其特征在于所述并行数据绝不在所述记录时钟的同一时标脉冲处造成状态变迁。
13.一种用于在记录媒体上记录数据的数据记录方法，其特征在于包括以下步骤：
通过输入电路向信号处理器提供所述数据，及向众多并行线的传送电缆提供并行数据；以及
由包括数据记录和再现头与记录媒体在内的盘盒接收所述并行数据，及然后将所述并行数据转换为串行数据。
14.根据权利要求13的数据记录方法，其特征在于进一步包括：
产生一个用于标示来自所述信号处理器的串行数据的众多逻辑值的记录时钟的步骤；以及
提供用于分别标示送至所述众多并行线的所述众多逻辑值的众多反向信号的步骤。
15.根据权利要求14的数据记录方法，其特征在于所述信号处理器为所述记录时钟内一定变化的时间间隔进行时标纠正。
16.根据权利要求13的数据记录方法，其特征在于包括根据送至所述传送电缆的所述并行线的数据的两个相邻值之间的差别和等同提供众多相差信号的步骤。
17.根据权利要求16的数据记录方法，其特征在于送至所述传送电缆的所述众多并行线的所述众多相差信号上信号变化的时间间隔至少为数据的所述两个相邻值的时间间隔的两倍。
18.根据权利要求15的数据记录方法，其特征在于所述时标纠正步骤具有一个逻辑地计算所述并行数据及产生一个用于标示所述并行数据的哪一位应予提前或推迟的信号(ENL)的步骤。
19.根据权利要求18的数据记录方法，其特征在于所述时标纠正步骤具有一个存储在所述记录时钟的一定时标脉冲处的所述并行数据和存储刚好在所述一定时标脉冲的前一个脉冲处的前时标脉冲处的所述并行数据的步骤，以及所述时标纠正步骤还具有一个在所述记录时钟的所述前时标脉冲处所述并行数据的自末位起始的两位和所述记录时钟的所述一定时标脉冲处所述并行数据的N位的模式的基础上为它们的记录时标纠正所述记录时钟的所述前时标脉冲处的所述并行数据的末位和所述记录时钟的所述一定时标脉冲处的所述并行数据的自前端位起始的前向(N-1)位的步骤。
20.根据权利要求13的数据记录方法，其特征在于所述并行数据绝不在所述记录时钟的同一时标脉冲处造成状态变迁。
CN96109394A 1995-08-07 1996-08-07 记录与再现系统中快速传送数据的方法及设备 Expired - Fee Related CN1074564C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP07201149A JP3074248B2 (ja) 1995-08-07 1995-08-07 磁気記録再生装置
JP201149/1995 1995-08-07
JP201149/95 1995-08-07

Publications (2)

Publication Number Publication Date
CN1150291A true CN1150291A (zh) 1997-05-21
CN1074564C CN1074564C (zh) 2001-11-07

Family

ID=16436206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96109394A Expired - Fee Related CN1074564C (zh) 1995-08-07 1996-08-07 记录与再现系统中快速传送数据的方法及设备

Country Status (6)

Country Link
US (1) US5740142A (zh)
EP (1) EP0759614B1 (zh)
JP (1) JP3074248B2 (zh)
CN (1) CN1074564C (zh)
DE (1) DE69611864T2 (zh)
SG (1) SG43390A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761329B2 (ja) 1997-11-17 2006-03-29 富士通株式会社 記憶装置
JP2000316015A (ja) * 1999-04-30 2000-11-14 Victor Co Of Japan Ltd 記録再生装置
US6765858B2 (en) 2000-08-28 2004-07-20 Koninklijke Philips Electronics N.V. Arrangement for reading an information carrier
TW566041B (en) * 2001-07-06 2003-12-11 Hitachi Ltd Digital data recording device and output device
JP3747407B2 (ja) * 2001-11-13 2006-02-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスクエンクロージャおよびディスクストレージ
WO2006030885A1 (ja) * 2004-09-17 2006-03-23 Matsushita Electric Industrial Co., Ltd. ディスク装置
US20060066972A1 (en) * 2004-09-30 2006-03-30 Agere Systems Inc. Read channel for simultaneous multiple bit data transfers
EP2110754B1 (de) * 2005-06-23 2019-02-13 Hilscher Gesellschaft Für Systemautomation MBH Verfahren und Vorrichtung zur Synchronisation von Busteilnehmern eines Automatisierungssystems
JP2008009608A (ja) * 2006-06-28 2008-01-17 Matsushita Electric Ind Co Ltd シリアルインターフェース装置及び双方向シリアルインターフェースシステム並びにシリアル通信方法
KR101812652B1 (ko) * 2017-08-16 2017-12-27 (주)세기시스템 열풍 순환식 식기 살균 및 건조 장치 및 이를 이용한 열풍 순환식 식기 살균 및 건조 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58221435A (ja) * 1982-06-17 1983-12-23 Meidensha Electric Mfg Co Ltd 信号処理装置
GB8408113D0 (en) * 1984-03-29 1984-05-10 Quantel Ltd Video editing/viewing systems
NL8603164A (nl) * 1986-12-12 1988-07-01 Optical Storage Int Werkwijze voor het overdragen van n-bit informatiewoorden, informatieoverdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een kodeerinrichting en dekodeerinrichting voor toepassing in het informatieoverdrachtsysteem.
US4908721A (en) * 1988-05-12 1990-03-13 Digital Equipment Corporation Improved decoder
US5307213A (en) * 1990-11-30 1994-04-26 Hitachi, Ltd. Data reproducing apparatus for eliminating undershoots in the vicinity of the outer edges of a magnetic pole
US5337198A (en) * 1990-11-30 1994-08-09 Hitachi, Ltd. Digital magnetic writing and reading apparatus
DE4142652A1 (de) * 1991-12-21 1993-07-01 Broadcast Television Syst Verfahren zur code-umwandlung
JPH06311197A (ja) * 1993-04-23 1994-11-04 Hitachi Denshi Ltd 直並列変換伝送方式及び装置

Also Published As

Publication number Publication date
EP0759614A2 (en) 1997-02-26
EP0759614B1 (en) 2001-02-28
SG43390A1 (en) 1997-10-17
DE69611864D1 (de) 2001-04-05
DE69611864T2 (de) 2001-09-27
CN1074564C (zh) 2001-11-07
US5740142A (en) 1998-04-14
EP0759614A3 (en) 1998-02-04
JP3074248B2 (ja) 2000-08-07
JPH0955023A (ja) 1997-02-25

Similar Documents

Publication Publication Date Title
US4907215A (en) Integral optical recording of product code in data areas
CN1074564C (zh) 记录与再现系统中快速传送数据的方法及设备
CN103198839A (zh) 热辅助磁记录系统
CN1054933C (zh) 一种光学信息再生设备
CN1104723C (zh) 信息记录方法以及信息记录装置
JP3042790B2 (ja) 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法
CN1156086C (zh) 锁相环电路和用它装备的再生装置
CN86103308A (zh) 同步信号检测电路
CN1076848C (zh) 数字信号的记录和重放的方法以及为此所用的记录介质
US4205352A (en) Device for encoding and recording information with peak shift compensation
US3417378A (en) Multiple frequency data handling system
CN1755802A (zh) 地址信息记录设备和记录方法以及再现设备和再现方法
US3996612A (en) Test code generator
CN1173476C (zh) 用于从存储介质重放记录数据的数字锁相环的数据检测器
CN1490811A (zh) 用于在光盘系统中逐字加扰和解扰数据的装置和方法
CN1125563C (zh) 数据记录方法
US20040130985A1 (en) High-speed optical recording apparatus
CA1057849A (en) Data read-write apparatus for a magnetic recording medium
GB2243060A (en) Disk drive controller.
JPH07325667A (ja) データ転送方式およびディスク制御ｌｓｉ
CN1774763A (zh) 再现设备和方法
JP5143065B2 (ja) 磁気記憶装置及び位相ずれ量測定方法
CN100388381C (zh) 光学储存媒体的数据记录方法及其装置
JP2988460B2 (ja) 磁気ディスク装置
JP2584822B2 (ja) データ記録装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI GLOBAL STORAGE TECHNOLOGIES JAPAN LTD.

Free format text: FORMER OWNER: HITACHI CO., LTD.

Effective date: 20031223

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20031223

Address after: Kanagawa, Japan

Patentee after: Hitachi Global Scinece Technology Jappan Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011107

Termination date: 20090907