CN115021748A - 一种快速启动的八相位锁相环 - Google Patents

一种快速启动的八相位锁相环 Download PDF

Info

Publication number
CN115021748A
CN115021748A CN202210617885.4A CN202210617885A CN115021748A CN 115021748 A CN115021748 A CN 115021748A CN 202210617885 A CN202210617885 A CN 202210617885A CN 115021748 A CN115021748 A CN 115021748A
Authority
CN
China
Prior art keywords
oscillator
phase
mos tube
locked loop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210617885.4A
Other languages
English (en)
Other versions
CN115021748B (zh
Inventor
康晓飞
陈雷
张龙
董哲
徐静娴
李仲扬
何宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202210617885.4A priority Critical patent/CN115021748B/zh
Publication of CN115021748A publication Critical patent/CN115021748A/zh
Application granted granted Critical
Publication of CN115021748B publication Critical patent/CN115021748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00Starting of generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0802Details of the phase-locked loop the loop being adapted for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种快速启动的八相位锁相环,包括快速启动模块、鉴频鉴相器,第一电荷泵,低通滤波器,振荡器和分频器;快速启动模块将驱动MOS管的栅压泵到目标电压附近,为振荡器提供起振电流;鉴频鉴相器对输入参考时钟CLKREF和分频器输出时钟进行鉴频鉴相,输出充放电脉冲信号到第一电荷泵;第一电荷泵根据输入的充放电脉冲信号,对滤波电容进行充电和放电;低通滤波器将滤波电容上的电压信号转换成电流信号后,输出到振荡器;振荡器输出时钟信号;分频器将振荡器输出的时钟信号进行分频后输入到鉴频鉴相器。快速启动模块能够迅速提供大电流,驱动振荡器起振,振荡器锁定后可以直接产生八相时钟,无需额外的延迟锁相环电路。

Description

一种快速启动的八相位锁相环
技术领域
本发明涉及一种锁相环和时钟产生电路。
背景技术
为了实现系统的小型化,SOC(System On Chip)将多个子电路模块集成到一颗芯片上,SOC芯片工作模式较多,为了节约能耗,通常会使暂时用不到的模块进入低功耗模式;芯片模式切换后,用到的模块又需要快速唤醒。锁相环电路为子电路提供时钟信号,是电路正常工作的前提,唤醒的优先级最高。
现有的技术是子电路中的锁相环模块从低功耗模式唤醒时,运算放大器需要对驱动MOS管的栅端进行充电,限制于运算放大器的驱动能力,驱动MOS管的栅端电压爬升较慢,锁相环需要一定的启动时间,影响系统的实时性;此外,传统的锁相环只能产生四相时钟,若产生八相时钟需要额外的延迟锁相环电路,增加了设计复杂度和芯片面积。
发明内容
本发明所要解决的技术问题是:本发明提供了一种快速启动的八相位锁相环,能够快速唤醒,无需延迟锁相环就可以产生八相位时钟,兼具快启动和低功耗设计的优点,适用于低功耗设计中快速唤醒时钟电路。
本发明的上述目的是通过如下技术方案予以实现的:一种快速启动的八相位锁相环,包括快速启动模块、鉴频鉴相器,第一电荷泵,低通滤波器,振荡器和分频器;
快速启动模块将驱动MOS管的栅压泵到目标电压附近,为振荡器提供起振电流,实现电路的启动;
鉴频鉴相器对输入参考时钟CLKREF和分频器输出时钟进行鉴频鉴相,输出充放电脉冲信号到第一电荷泵;
第一电荷泵根据输入的充放电脉冲信号,对低通滤波器中的滤波电容进行充电和放电;
低通滤波器将滤波电容上的电压信号转换成电流信号后,输出到振荡器;
振荡器接收低通滤波器的电流信号和快速启动模块的起振电流,振荡器输出时钟信号;
分频器将振荡器输出的时钟信号进行分频后输入到鉴频鉴相器。
进一步的,所述快速启动模块包括驱动MOS管、运算放大器、第二电荷泵和电阻R3,第二电荷泵通过电阻R3连接至驱动MOS管的栅端,驱动MOS管的漏端接电源VDD,驱动MOS管的源端连接运算放大器的负输入端,运算放大器端输出端连接驱动MOS管的栅端;驱动MOS管的源端输出驱动MOS管的V_VCO信号。所述快速启动模块在使能信号打开后,第二电荷泵把驱动MOS管的栅压VG泵到目标电压附近,通过运算放大器使驱动MOS管的源端电压VS等于运算放大器的正输入电压VREF,最终确定MOS管栅压VG的大小,电压VG和电压VS之间的电压差决定了驱动MOS管中流过电流的大小,实现锁相环电路的启动。
进一步的,所述低通滤波器包括电容C1、电容C2、电阻R1、MOS管M1,MOS管M1的漏端输出低通滤波器的V_VCO信号,MOS管M1的源端连接电阻R2后接地;电容C1与电阻R1串联后与电容C2并联;电容C2一端连接MOS管M1栅端和第一电荷泵,另一端接地。所述第一电荷泵对电容C2、电阻R1和电容C1组成的二阶低通滤波器进行充放电,决定了MOS管M1栅端电压V_CTL的大小,进而决定了流过MOS管M1中的电流大小。
进一步的,所述振荡器包括反相器I1~I16,反相器I1~I16的电源端接驱动MOS管和低通滤波器的V_VCO信号,反相器I1、I10的输入端与反相器I8、I9的输出端OUT1相连,反相器I2、I12的输入端与反相器I1、I11的输出端OUT2相连,反相器I3、I14的输入端与反相器I2、I13的输出端OUT3相连,反相器I4、I16的输入端与反相器I3、I15的输出端OUT4相连,反相器I5、I9的输入端与反相器I4、I10的输出端OUT5相连,反相器I6、I11的输入端与反相器I5、I12的输出端OUT6相连,反相器I7、I13的输入端与反相器I6、I14的输出端OUT7相连,反相器I8、I15的输入端与反相器I7、I16的输出端OUT8相连。
进一步的,所述振荡器的振荡频率由驱动MOS管和低通滤波器共同决定,流过驱动MOS管和MOS管M1之间的电流之差是输出给振荡器的电流,振荡器的振荡频率与流过振荡器的电流大小成正比。所述快速启动模块完成启动后,驱动MOS管输出电流是定值,当低通滤波器中流过电流增加时,振荡器中流过电流减少,振荡器频率降低,当低通滤波器中流过电流减少时,振荡器中流过电流增加,振荡器频率上升。
进一步的,所述振荡器直接输出八相时钟。所述八相时钟相位分别为0°,45°,90°,135°,180°,225°,270°和315°。
本发明与现有技术相比的优点在于:
(1)本发明提供了一种快速启动的锁相环,使用简单的电荷泵电路,在锁相环启动时,对驱动MOS管的栅端进行充电,快速提供锁相环振荡需要的电流,大大缩短了锁相环启动时间。
(2)本发明采用的振荡器无需额外的延迟锁相环电路,即可产生八相位时钟。
附图说明
图1为本发明系统总体结构框图;
图2为本发明快速启动模块示意图;
图3为本发明低通滤波器示意图;
图4为本发明振荡器示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述:
如图1所示为系统总体结构框图,一种快速启动的八相位锁相环:包括快速启动模块、鉴频鉴相器,第一电荷泵,低通滤波器,振荡器和分频器;
快速启动模块:将驱动MOS管的栅压泵到目标电压附近,为振荡器提供起振电流,实现电路的快速启动;
鉴频鉴相器:对输入参考时钟CLKREF和分频器输出时钟进行鉴频鉴相,输出充放电脉冲信号到第一电荷泵;
第一电荷泵:根据输入的充放电脉冲信号,对滤波电容进行充电和放电;
低通滤波器:滤波电容上的电压信号转换成电流信号后,输出到振荡器;
振荡器:接收低通滤波器的电流信号和快速启动模块的起振电流,驱动MOS管和低通滤波器共同决定流过振荡器的电流大小,该电流大小决定振荡器的震荡频率;
分频器:将振荡器输出的时钟信号进行分频后输入到鉴频鉴相器;
如图2所示为快速启动模块示意图,由图2可知,快速启动模块包括驱动MOS管、运算放大器、第二电荷泵(即电荷泵2)和电阻R3,第二电荷泵通过电阻R3连接至驱动MOS管的栅端,驱动MOS管的漏端接电源VDD,驱动MOS管的源端连接运算放大器的负输入端,运算放大器端输出端连接驱动MOS管的栅端;驱动MOS管的源端输出驱动MOS管的V_VCO信号;第二电荷泵快速把驱动MOS管的栅端电压VG泵到目标电压附近,然后运算放大器使驱动MOS管的源端电压VS等于运算放大器的正输入电压VREF,最终确定MOS管栅压VG的大小,VG和VS之间的电压差决定了驱动MOS管中流过电流的大小。
如图3所示为低通滤波器示意图,由图3可知,低通滤波器包括电容C1、电容C2、电阻R1、MOS管M1,MOS管M1的漏端输出低通滤波器的V_VCO信号,MOS管M1的源端连接电阻R2后接地;电容C1与电阻R1串联后与电容C2并联;电容C2一端连接MOS管M1栅端和第一电荷泵,另一端接地;第一电荷泵对电容C2、电阻R1和电容C1组成的二阶低通滤波器进行充放电,决定了MOS管M1栅端电压V_CTL的大小,进而决定了流过MOS管M1中的电流大小。
如图4所示,为振荡器模块示意图,由图4可知,流过驱动MOS管和MOS管M1之间的电流之差就是输出给振荡器的电流,振荡器的振荡频率与流过振荡器的电流大小成正比,振荡器由16个反相器组成,反相器的连接关系如图4所示,反相器I1~I16的电源端接驱动MOS管和低通滤波器的V_VCO信号,反相器I1、I10的输入端与反相器I8、I9的输出端OUT1相连,反相器I2、I12的输入端与反相器I1、I11的输出端OUT2相连,反相器I3、I14的输入端与反相器I2、I13的输出端OUT3相连,反相器I4、I16的输入端与反相器I3、I15的输出端OUT4相连,反相器I5、I9的输入端与反相器I4、I10的输出端OUT5相连,反相器I6、I11的输入端与反相器I5、I12的输出端OUT6相连,反相器I7、I13的输入端与反相器I6、I14的输出端OUT7相连,反相器I8、I15的输入端与反相器I7、I16的输出端OUT8相连;流过反相器电源端V_VCO的电流越大,反相器的翻转速度越快,当振荡器锁定时,OUT1~OUT8输出八相位时钟,八相时钟相位分别为0°,45°,90°,135°,180°,225°,270°和315°。
所述振荡器的振荡频率由驱动MOS管和低通滤波器共同决定,电路完成启动后,驱动MOS管输出电流是定值,当低通滤波器中流过电流增加时,振荡器中流过电流减少,振荡器频率降低,当低通滤波器中流过电流减少时,振荡器中流过电流增加,振荡器频率上升。本发明采用基于多个反相器的VCO结构,振荡器可以直接输出八相625MHz的时钟,无需额外的延迟锁相环电路,即可产生八相位时钟。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种快速启动的八相位锁相环,其特征在于:包括快速启动模块、鉴频鉴相器,第一电荷泵,低通滤波器,振荡器和分频器;
快速启动模块将驱动MOS管的栅压泵到目标电压附近,为振荡器提供起振电流,实现电路的启动;
鉴频鉴相器对输入参考时钟CLKREF和分频器输出时钟进行鉴频鉴相,输出充放电脉冲信号到第一电荷泵;
第一电荷泵根据输入的充放电脉冲信号,对低通滤波器中的滤波电容进行充电和放电;
低通滤波器将滤波电容上的电压信号转换成电流信号后,输出到振荡器;
振荡器接收低通滤波器的电流信号和快速启动模块的起振电流,振荡器输出时钟信号;
分频器将振荡器输出的时钟信号进行分频后输入到鉴频鉴相器。
2.根据权利要求1所述的一种快速启动的八相位锁相环,其特征在于:所述快速启动模块包括驱动MOS管、运算放大器、第二电荷泵和电阻R3,第二电荷泵通过电阻R3连接至驱动MOS管的栅端,驱动MOS管的漏端接电源VDD,驱动MOS管的源端连接运算放大器的负输入端,运算放大器端输出端连接驱动MOS管的栅端;驱动MOS管的源端输出驱动MOS管的V_VCO信号。
3.根据权利要求2所述的一种快速启动的八相位锁相环,其特征在于:所述快速启动模块在使能信号打开后,第二电荷泵把驱动MOS管的栅压VG泵到目标电压附近,通过运算放大器使驱动MOS管的源端电压VS等于运算放大器的正输入电压VREF,最终确定MOS管栅压VG的大小,电压VG和电压VS之间的电压差决定了驱动MOS管中流过电流的大小,实现锁相环电路的启动。
4.根据权利要求1所述的一种快速启动的八相位锁相环,其特征在于:所述低通滤波器包括电容C1、电容C2、电阻R1、MOS管M1,MOS管M1的漏端输出低通滤波器的V_VCO信号,MOS管M1的源端连接电阻R2后接地;电容C1与电阻R1串联后与电容C2并联;电容C2一端连接MOS管M1栅端和第一电荷泵,另一端接地。
5.根据权利要求4所述的一种快速启动的八相位锁相环,其特征在于:所述第一电荷泵对电容C2、电阻R1和电容C1组成的二阶低通滤波器进行充放电,决定了MOS管M1栅端电压V_CTL的大小,进而决定了流过MOS管M1中的电流大小。
6.根据权利要求3或5所述的一种快速启动的八相位锁相环,其特征在于:所述振荡器包括反相器I1~I16,反相器I1~I16的电源端接驱动MOS管和低通滤波器的V_VCO信号,反相器I1、I10的输入端与反相器I8、I9的输出端OUT1相连,反相器I2、I12的输入端与反相器I1、I11的输出端OUT2相连,反相器I3、I14的输入端与反相器I2、I13的输出端OUT3相连,反相器I4、I16的输入端与反相器I3、I15的输出端OUT4相连,反相器I5、I9的输入端与反相器I4、I10的输出端OUT5相连,反相器I6、I11的输入端与反相器I5、I12的输出端OUT6相连,反相器I7、I13的输入端与反相器I6、I14的输出端OUT7相连,反相器I8、I15的输入端与反相器I7、I16的输出端OUT8相连。
7.根据权利要求6所述的一种快速启动的八相位锁相环,其特征在于:所述振荡器的振荡频率由驱动MOS管和低通滤波器共同决定,流过驱动MOS管和MOS管M1之间的电流之差是输出给振荡器的电流,振荡器的振荡频率与流过振荡器的电流大小成正比。
8.根据权利要求7所述的一种快速启动的八相位锁相环,其特征在于:所述快速启动模块完成启动后,驱动MOS管输出电流是定值,当低通滤波器中流过电流增加时,振荡器中流过电流减少,振荡器频率降低,当低通滤波器中流过电流减少时,振荡器中流过电流增加,振荡器频率上升。
9.根据权利要求8所述的一种快速启动的八相位锁相环,其特征在于:所述振荡器直接输出八相时钟。
10.根据权利要求9所述的一种快速启动的八相位锁相环,其特征在于:所述八相时钟相位分别为0°,45°,90°,135°,180°,225°,270°和315°。
CN202210617885.4A 2022-06-01 2022-06-01 一种快速启动的八相位锁相环 Active CN115021748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210617885.4A CN115021748B (zh) 2022-06-01 2022-06-01 一种快速启动的八相位锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210617885.4A CN115021748B (zh) 2022-06-01 2022-06-01 一种快速启动的八相位锁相环

Publications (2)

Publication Number Publication Date
CN115021748A true CN115021748A (zh) 2022-09-06
CN115021748B CN115021748B (zh) 2023-10-03

Family

ID=83072841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210617885.4A Active CN115021748B (zh) 2022-06-01 2022-06-01 一种快速启动的八相位锁相环

Country Status (1)

Country Link
CN (1) CN115021748B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115714596A (zh) * 2022-10-25 2023-02-24 北京显芯科技有限公司 一种时钟数据恢复电路、显示芯片及显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066942A (zh) * 2012-12-20 2013-04-24 无锡中科微电子工业技术研究院有限责任公司 一种超低功耗快速启动晶体振荡器电路
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN109921790A (zh) * 2019-01-30 2019-06-21 芯原微电子(上海)股份有限公司 快速启动电路、自适应锁相环及快速启动方法
CN114257084A (zh) * 2021-12-24 2022-03-29 恒烁半导体(合肥)股份有限公司 一种具有快启功能的电荷泵电路及其应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066942A (zh) * 2012-12-20 2013-04-24 无锡中科微电子工业技术研究院有限责任公司 一种超低功耗快速启动晶体振荡器电路
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN109921790A (zh) * 2019-01-30 2019-06-21 芯原微电子(上海)股份有限公司 快速启动电路、自适应锁相环及快速启动方法
CN114257084A (zh) * 2021-12-24 2022-03-29 恒烁半导体(合肥)股份有限公司 一种具有快启功能的电荷泵电路及其应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115714596A (zh) * 2022-10-25 2023-02-24 北京显芯科技有限公司 一种时钟数据恢复电路、显示芯片及显示设备

Also Published As

Publication number Publication date
CN115021748B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
CN104113303B (zh) 50%占空比时钟产生电路
US5929714A (en) PLL timing generator
US5577086A (en) Clock signal generation circuit capable of operating at high speed with high frequency
US20010006342A1 (en) Power supply apparatus and voltage converter
CN109639272A (zh) 一种自适应宽带锁相环电路
WO2021068326A1 (zh) 一种基于控制信号脉宽提取的锁相加速电路及锁相环系统
CN112929009B (zh) 一种rc张弛振荡器
CN115021748B (zh) 一种快速启动的八相位锁相环
CN116633348A (zh) 一种可调死区的亚采样锁相环结构
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
CN112564696B (zh) 一种用于延迟锁相环的鉴频鉴相器
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN108449085A (zh) 锁相环和电子系统
US20050110579A1 (en) Generating an oscillating signal according to a control current
CN113162586B (zh) 一种时钟占空比修调方法及系统
JPH09285109A (ja) 半導体装置
CN114598300A (zh) 一种基于电容极板交换的无电阻张弛振荡器
US8432201B1 (en) Phase-locked loop (PLL) circuit
JPH11338572A (ja) クロック生成器
CN112910459B (zh) 一种用于产生四相延时信号的方法及dll电路
CN116979933B (zh) 一种与温度和电源无关的高频张弛振荡器及其振荡方法
JP2002305248A (ja) 半導体集積回路
CN215186702U (zh) 锁相检测装置、锁相环
CN116404985A (zh) 一种基于混合信号的晶体振荡电路及方法
CN214101352U (zh) 无参考时钟的时钟电路和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant