CN115002367B - 一种两步式单斜率模拟-数字转换电路及转换方法 - Google Patents

Abstract

本发明公开了一种两步式单斜率模拟‑数字转换电路及转换方法，包括2^M个等值电容组成的电容阵列、比较器模块、时序控制模块、N‑bit V_RAMP斜坡发生器模块、三选一开关、2^M‑1个二选一开关、复位开关、M‑bit CNT计数器、N‑bit CNT计数器以及LATCH锁存器模块。本发明采用两步式结构，构成两步所需的M‑bit粗量化SS ADC以及N‑bit精量化SS ADC，两步共同实现(M+N)bit量化精度的模拟‑数字转换功能。本发明克服了粗量化残余电压与精量化的参考电压的传递中存在着引入误差的不足，避免了残余电压传输电路的非理想因素引起的缺码和重码，因此也无需相应的校正电路，适合应用于高性能图像传感器以及红外焦平面探测器读出电路。

Description

一种两步式单斜率模拟-数字转换电路及转换方法

技术领域

本发明涉及一种两步式单斜率模拟-数字转换电路及转换方法，尤其是一种图像传感器等阵列应用的具有高分辨率、低功耗、小面积的图像传感器用两步式单斜率模拟-数字转换电路及转换方法。

背景技术

图像传感器通常采用列级模拟-数字转换器(ADC)进行光电信号的量化。对于列级ADC，常采用的电路结构有单斜率Single-Slope ADC(SS ADC)，逐次逼近型Successiveapproximation ADC(SAR ADC)，循环ADC等。

SS ADC的转换本质是从电压域到时间域再到数字域的转换，每列采用一个比较器和计数器，同时整个面阵共用一个斜坡信号产生电路，电路简单，因而其功耗低、占用面积较小，是一种适合图像传感器等阵列应用的ADC架构。但是，传统的SS-ADC转换速度及精度受到计数频率的限制。

高性能图像传感器以及红外探测器具有很大的动态范围，要求ADC的精度到达14bit以上。随着图像传感器面阵规模以及帧频的不断提升，ADC的转换速度要求也在不断提升。对于传统的N-bit SSADC，其转换周期为2^N个clk时钟周期。例如采样率为100kS/s，14-bit的传统SS-ADC，需要频率高达1.64GHz的计数时钟信号，对于高速信号的传输以及电路的功耗来说都是一个很大的挑战。

在列级ADC的研究中，两步式ADC是一个重要的研究方向。不同于传统的一步式高精度ADC对输入信号的直接转换，两步式ADC通过对输入信号进行两次量化：M-bit的粗量化和N-bit的精量化，并将两次量化结果进行合并实现(M+N)bit的ADC量化位数，ADC的转换周期为2^M+2^N个clk时钟周期。相比同量化位数的一步式ADC，两步式ADC将转换周期从2^(M+N)个clk时钟周期降低为2^M+2^N个clk时钟周期，可以极大的提升转换速度及降低功耗。

但是，由于存在器件参数的失配，两步式ADC结构通常会在粗量化残余电压与精量化的参考电压的传递中引入误差，将会引起ADC的缺码或重码等问题，将严重影响图像传感器的成像质量。

两步式ADC的缺码或重码等问题可以通过校正来解决，但不可避免的引入复杂的电路以及校正过程，增加了电路的开销。

发明内容

本发明的目的在于克服现有技术在粗量化残余电压与精量化的参考电压的传递中引入误差、引起ADC的缺码或重码等问题，提供一种两步式单斜率模拟-数字转换电路(Two Steps Single-Slope ADC，TSSS ADC)及转换方法，该转换电路具有小面积、低功耗、高分辨率及无需校正等特点，适合应用于高性能图像传感器以及红外焦平面探测器读出电路。

根据第一方面，本发明采用的技术方案为：

一种两步式单斜率模拟-数字转换电路，包括：

2^M个等值电容组成的电容阵列C₁，C₂,…,

比较器模块；

时序控制模块；

N-bit V_RAMP斜坡发生器模块；

三选一开关；

2^M-1个二选一开关；

复位开关；

M-bit CNT计数器；

N-bit CNT计数器；

LATCH锁存器模块。

其中：

V_L是参考电压的低电压，V_H是参考电压高电压，V_IN是输入的模拟电压，RST是复位信号，clk是TSSS ADC的工作时钟，V_DAC是由电容阵列C₁，C₂,…,通过电荷重分布产生的参考电压，在粗量化阶段V_DAC是V_{DAC_COARSE}，在精量化阶段V_DAC是V_{DAC_FINE}；

所述电容阵列C₁，C₂,…,中的所有电容上极板共同连接到V_DAC信号，电容C₁的下极板连接至所述三选一开关K₁的输出端，该三选一开关K₁的3个输入端分别连接V_L、V_H和V_RAMP，其余电容C₂,…,的下极板均分别对应连接至所述2^M-1个二选一开关的输出端(对应关系为：C₂对应二选一开关K₂，C₃对应二选一开关K₃,…,对应二选一开关)，并且所有二选一开关的2个输入端分别连接V_L和V_H；

所述V_DAC信号不但连接到所述比较器模块的正输入端，同时还连接到所述复位开关K₀的一端，该复位开关K₀的另一端连接V_L并且由RST信号控制，在初始时刻闭合一次后断开，将V_DAC复位至V_L；

所述比较器模块的正输入端连接V_DAC，负输入端连接模拟电压V_IN，输出是HIT信号。当V_DAC大于V_IN时，比较器的输出HIT信号是1，当V_DAC小于V_IN时，比较器模块的输出HIT信号是0。一方面HIT信号反馈连接至所述时序控制模块，另一方面HIT信号连接至所述LATCH模块用于触发锁存动作；

所述时序控制模块输入是clk时钟信号和比较器的输出结果HIT信号，输出是两步转换的标志信号step1_en和step2_en、开关选通控制信号S<1:2^M>、斜坡发生器控制信号ramp_ctrl以及计数器控制信号cnt_ctrl。其中：step1_en为1标志着第一步粗量化有效，step2_en为1标志着第二步精量化有效；

开关选通控制信号S<1>连接至三选一开关K₁，用于控制选通V_L或V_H或V_RAMP，而开关选通控制信号S<2:2^M>分别对应连接至2^M-1个二选一开关(对应关系为：S<2>对应二选一开关K₂，S<3>对应二选一开关K₃,…,S<2^M>对应二选一开关)，用于控制选通V_L或V_H；

时序控制模块输出的ramp_ctrl信号和clk是N-bit V_RAMP斜坡发生器模块的两个输入信号，在输出端输出N-bit V_RAMP斜坡电压，并将该斜坡电压N-bit V_RAMP连接至三选一开关K₁的一个输入端口；

时序控制模块输出的计数器控制信号cnt_ctrl和clk是M-bit CNT计数器和N-bitCNT两个计数器的输入信号，两个计数器输出M-bit和N-bit的数据；

计数器的结果M-bit和N-bit的数据，以及比较器的结果HIT一同接入LATCH模块，LATCH模块根据HIT信号控制锁存数据，并输出合并的(M+N)bit数据D[M+N-1：0]。

进一步地，可以经高速数字串行接口将最终量化值D[M+N-1，0]输出到片外。

根据第二方面，本发明采用的技术方案为：

一种两步式单斜率模拟-数字转换方法，包括以下步骤：

步骤1，M-bit粗量化过程，包括：

步骤1.1，输入信号电压范围是[V_L,V_H]，配合clk时钟，将电容阵列的下极板依次从V_L接入V_H，经过电容阵列电荷重分布后，产生粗量化所需要的参考电压V_{DAC_COARSE}，V_{DAC_COARSE}与输入待转换电压V_IN分别接入比较器的两端，构成第一步M-bit单斜率SS ADC，同时控制M-bit CNT粗量化计数器配合clk开始计数。

步骤1.2，如果V_{DAC_COARSE}大于V_IN，则比较器翻转为1，根据比较器的输出结果触发锁存器锁存粗量化计数器的数值，得到粗量化结果。与此同时，将第一个电容的一端从V_H接回V_L，而其余电容连接情况不变，经过电荷重分布后，此时V_{DAC_COARSE}小于V_IN，比较器翻转为0，为后续精量化阶段的比较做好准备。

步骤1.3，待2^M个clk结束后，阵列中的所有模拟-数字转换ADC粗量化结束；

步骤2，N-bit精量化过程，待2^M个clk结束后，阵列中的所有ADC粗量化结束，精量化开始，包括：

步骤2.1，将第一个电容从V_L切换接入N-bit V_RAMP斜坡电压，其余电容连接状态不变，经过电容阵列电荷重分布，产生精量化的参考电压V_{DAC_FINE}，并控制N-bit CNT精量化计数器配合clk计数，开始第二步N-bit单斜率SS ADC。

步骤2.2，如果V_{DAC_FINE}大于V_IN，则比较器翻转为1，根据比较器的输出结果触发锁存器锁存精量化计数器的数值，得到精量化结果。

步骤3，合并过程，包括：

将粗量化的量化值D_COARSE[M-1:0]与精量化的量化值D_FINE[N-1:0]合并为最终量化值D[M+N-1，0]，其中：

D[M+N-1,0]＝{D_COARSE[M-1],…,D_COARSE[0],D_FINE[N-1],…,D_FINE[0]}

式中：D是TSSS ADC最终输出的量化结果，总共是(M+N)bit，其中高M位是粗量化的量化值D_COARSE[M-1:0]，低N位是精量化的量化值D_FINE[N-1:0]。

进一步地，在步骤2的精量化中采用的是N-bit的斜坡电压V_RAMP，在精量化开始时，V_RAMP从V_L开始，经过2^N个clk后爬至V_H，在精量化结束后复位到V_L。

进一步地，整个红外探测器面阵精量化阶段共用N-bit V_RAMP斜坡发生器模块。

本发明的原理为：

本发明的单斜率模拟-数字转换器采用两步式结构，复用关键的等值电容阵列结构和高精度比较器，并配合相应位数的计数器，构成两步所需的M-bit粗量化SS ADC以及N-bit精量化SS ADC，两步共同实现(M+N)bit量化精度的模拟-数字转换功能。

TSSS ADC中的电容阵列由2^M个等值电容组成，利用线性叠加、电荷守恒以及电荷重分布的原理，配合时钟周期控制电容阵列下极板端的电压连接，就可以产生粗量化和精量化阶段所需的V_DAC参考电压，将V_DAC与输入模拟电压V_IN一同接入比较器的两端，当比较器翻转时，锁存计数器的数值，分两步得到粗量化和精量化的量化值。

在粗量化阶段V_DAC＝V_{DAC_COARSE}，在精量化阶段V_DAC＝V_{DAC_FINE}，该电路结构通过无源等值电容阵列结构和斜坡电压V_RAMP保证粗量化参考电压V_{DAC_COARSE}与精量化参考电压V_{DAC_FINE}之间满足公式(1),(2),(3)，两步转换共同完成(M+N)bit的量化精度。

式中：

V_H是TSSS ADC参考电压的高电压,V_L是TSSS ADC参考电压的低电压,即可量化的输入模拟电压V_IN的范围是[V_L,V_H]；

V_{DAC_COARSE}是第一步粗量化阶段电容阵列所产生的粗量化参考电压；

V_{LSB_COARSE}是第一步粗量化阶段的最小可分辨电压；

V_{DAC_FINE}是第二步精量化阶段电容阵列所产生的精量化参考电压；

V_{LSB_FINE}是第二步精量化阶段的最小可分辨电压；

V_RAMP是N-bit的起点电压为V_L,终点电压为V_H的斜坡电压。

当粗量化结束进入第二步精量化时，仅需要将电容阵列的第一个电容的一端从V_L连接至起始为[V_L,V_H]的N-bit斜坡电压V_RAMP，电容阵列重新分布电荷产生精细变化的V_{DAC_FINE}，即可开始第二步的N-bit SS ADC。

本发明克服了粗量化残余电压与精量化的参考电压的传递中存在着引入误差的不足，避免了残余电压传输电路的非理想因素引起的缺码和重码，因此也无需相应的校正电路，避免了残余电压传输电路的非理想因素引起的缺码和重码，所以也无需相应的校正电路。并且通过设计实施过程中的无源器件电容阵列的匹配精度，可以将ADC的微分非线性(Differential nonlinearity，DNL)控制在±1LSB(Least Significant Bit)以内。

TSSS ADC将2^(M+N)个clk时钟周期降低为2^M+2^N个clk时钟周期，可以极大的提升转换速度并降低功耗，并且降低了高精度对单个SS ADC的在计数时钟上的限制，发挥了SSADC的小面积及低功耗优势，所以TSSS ADC可以实现小面积，低功耗，高精度的设计。

本发明的有益效果是：

(1)TSSS ADC可以实现高精度(14bit以上)，小面积，低功耗的模拟-数字转换器功能，适合应用于高性能图像传感器红外探测器。

(2)TSSS ADC分时复用等值电容阵列结构和比较器，配合相应位数计数器构成粗量化和精量化的SS ADC，缩减了相同位数一步式高精度的SS ADC的转换时间，极大地提升了转换速度，并降低了功耗。

(3)TSSS ADC无需传递粗量化残余电压，避免了由于CMOS工艺偏差和残余电压传递电路的非理想特性引起的粗量化残余电压和精量化参考电压失配现象，避免了传统两步式ADC结构缺码和重码的发生，因此TSSS ADC无需校正电路，进一步节约了电路开销。

(4)通过设计合适的电容值，提高在实施过程中电容阵列的匹配度，可以将TSSSADC的DNL控制在±1LSB以内，可以显著提高传感器成像系统的图像质量。

(5)TSSS ADC的两步SS ADC分两步复用电容阵列、比较器，整个面阵共用V_RAMP电压发生器，使得电路占用面积较小，版图易布局，可以有效应用于小像元间距、大面阵高性能图像传感器中。

(6)TSSS ADC给两步的位数选择提供灵活性，通过恰当地选择粗量化位数M和精量化位数N，可满足不同的传感器成像系统需求。

附图说明

图1为本发明的两步式单斜率模拟-数字转换器TSSS ADC的电路原理图。

图2为本发明的两步式单斜率模拟-数字转换器TSSS ADC的工作时序图。

具体实施方式

以下结合附图，通过实施例对本发明做进一步详细说明，但本发明的保护范围并不限于下面的实施例。

如图1所示，本发明的TSSS ADC包括：

由2^M个等值电容组成的电容阵列C₁，C₂,…,比较器模块，时序控制模块，N-bit V_RAMP斜坡发生器模块，三选一开关K₁，2^M-1个二选一开关K₂,…,复位开关K₀，M-bit CNT计数器，N-bit CNT计数器，LATCH锁存器模块。

其中：

V_L是参考电压的低电压，V_H是参考电压高电压，V_IN是输入的模拟电压，RST是复位信号，clk是TSSS ADC的工作时钟，V_DAC是由电容阵列C₁，C₂,…,通过电荷重分布产生的参考电压；

所述电容阵列C₁，C₂,…,中的所有电容上极板共同连接到V_DAC信号，电容C₁的下极板连接至所述三选一开关K₁的输出端，该三选一开关K₁的3个输入端分别连接V_L、V_H和V_RAMP，其余电容C₂,…,的下极板均分别对应连接至所述2^M-1个二选一开关的输出端(对应关系为：C₂对应二选一开关K₂，C₃对应二选一开关K₃,…,对应二选一开关)，并且所有二选一开关的2个输入端分别连接V_L和V_H。

所述V_DAC信号不但连接到所述比较器模块的正输入端，同时还连接到所述复位开关K₀的一端，该复位开关K₀的另一端连接V_L并且由RST信号控制，在初始时刻闭合一次后断开，将V_DAC复位至V_L；

所述比较器模块的正输入端连接V_DAC，负输入端连接模拟电压V_IN，输出是HIT信号。当V_DAC大于V_IN时，比较器的输出HIT信号是1，当V_DAC小于V_IN时，比较器模块的输出HIT信号是0。一方面HIT信号反馈连接至所述时序控制模块，另一方面HIT信号连接至所述LATCH模块用于触发锁存动作；

所述时序控制模块输入是clk时钟信号和比较器的输出结果HIT信号，输出是两步转换的标志信号step1_en和step2_en、开关选通控制信号S<1:2^M>、斜坡发生器控制信号ramp_ctrl以及计数器控制信号cnt_ctrl。其中，step1_en为1标志着第一步粗量化有效，step2_en为1标志着第二步精量化有效。

开关选通控制信号S<1>连接至三选一开关K₁，用于控制选通V_L或V_H或V_RAMP，而开关选通控制信号S<2:2^M>分别对应连接至2^M-1二选一开关(对应关系为：S<2>对应二选一开关K₂，S<3>对应二选一开关K₃,…,S<2^M>对应二选一开关)，用于控制选通V_L或V_H。。clk与时序控制模块输出的ramp_ctrl信号作为两个输入连接至N-bit V_RAMP斜坡发生器模块，产生并输出N-bit V_RAMP斜坡电压，并将该斜坡电压N-bit V_RAMP连接至三选一开关K₁的一个输入端口。

时序控制模块输出的计数器控制信号cnt_ctrl和clk是M-bit CNT计数器和N-bitCNT两个计数器的输入信号，两个计数器输出M-bit和N-bit的数据。

计数器的结果M-bit和N-bit的数据，以及比较器的结果HIT一同接入LATCH模块，LATCH模块根据HIT信号控制锁存数据，并输出合并的(M+N)bit数据D[M+N-1：0]。

如图2所示，本发明的两步式单斜率模拟-数字转换方法的工作过程为：

一次转换周期包括2^M+2^N个clk时钟周期。

转换开始前，全部电容的下极板连接的开关K₁,K₂,…,都保持连接到V_L，当复位RST信号有效时，复位开关K₀闭合，将全部电容的上极板也接至V_L复位，即是将V_DAC复位到起始点V_L。

待复位结束后，step1_en信号有效，粗量化转换周期开始，在第1个clk时钟周期将S<1>拉高有效，三选一开关K₁将第一个电容C₁从V_L切换接入V_H，V_DAC开始爬升，如果比较器没有翻转为1，则在下一个clk时钟周期将S<2>拉高有效，即把第二个电容C₂接入V_H，依次类推，当比较器的输出信号HIT翻转输出1时，触发LATCH锁存粗量化计数器M-bit CNT的数值，同时收到HIT信号翻转为1后，时序控制模块会停止对其余电容的操作，而仅仅只需将S<1>信号拉低，即把第一个电容C₁从V_H切换接回V_L，此时比较器输出结果又翻转为0，完成第一步粗量化变换过程，直接等待第二步精量化的开始。

step2_en信号有效，进入精量化阶段，只需将三选一开关K₁选通V_RAMP，即是将C₁从V_L切换接入范围是[V_L,V_H]的N-bit V_RAMP斜坡电压，开始第二步SS ADC变换，当比较器再次翻转为1时，触发锁存器锁存精量化计数器的数值，得到精量化的结果。并将两步变换结果合并数据D[M+N-1：0]，其中高M位是粗量化的结果，低N位是精量化的结果，即可得到最终变换结果D。

本发明避免了粗量化残余电压和精量化参考电压之间的传输过程，避免了两步转换残余电压传输所导致的缺码和重码问题，通过设计无源器件电容阵列的匹配精度，可以将TSSS ADC的DNL控制在±1LSB。

以上所述，仅为本发明的一些具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种两步式单斜率模拟-数字转换电路，包括2^M个等值电容组成的电容阵列 其特征在于，还包括比较器模块、时序控制模块、N-bit V_RAMP斜坡发生器模块、三选一开关K₁、2^M-1个二选一开关复位开关K₀，、M-bit CNT计数器、N-bit CNT计数器以及LATCH锁存器模块；

所述电容阵列中的所有电容上极板共同连接到V_DAC信号，电容C₁的下极板连接至所述三选一开关K₁的输出端，该三选一开关K₁的3个输入端分别连接V_L、V_H和V_RAMP，其余电容的下极板均分别对应连接至所述2^M-1个二选一开关的输出端，并且所有二选一开关的2个输入端分别连接V_L和V_H；所述V_DAC信号连接到所述比较器模块的正输入端以及复位开关K₀的一端，该复位开关K₀的另一端连接V_L并且由RST复位信号控制；

所述比较器模块的正输入端连接V_DAC，其负输入端连接模拟电压V_IN、输出端输出HIT信号；所述时序控制模块输入clk时钟信号和比较器输出的HIT信号，其五个输出端分别输出两步转换的标志信号step1_en和step2_en、开关选通控制信号S<1：2^M>、斜坡发生器控制信号ramp_ctrl以及计数器控制信号cnt_ctrl；开关选通控制信号S<1>连接至三选一开关K₁，用于控制选通V_L或V_H或V_RAMP，而开关选通控制信号S<2：2^M>分别对应连接至2^M-1二选一开关用于控制选通V_L或V_H；clk与时序控制模块输出的ramp_ctrl信号作为两个输入连接至N-bit V_RAMP斜坡发生器模块，产生并输出N-bit V_RAMP斜坡电压，并将该斜坡电压N-bit V_RAMP连接至三选一开关K₁的一个输入端口；时序控制模块输出的计数器控制信号cnt_ctrl和clk是M-bit CNT计数器和N-bit CNT两个计数器的输入信号，两个计数器输出M-bit和N-bit的数据；M-bit CNT计数器的输出M-bit数据、N-bit CNT计数器的输出N-bit数据以及比较器的输出HIT信号一同接入LATCH锁存器模块，LATCH锁存器模块根据HIT信号控制锁存数据，并输出合并的(M+N)bit数据D[M+N-1：0]；

其中：V_L是参考电压的低电压，V_H是参考电压高电压，V_IN是输入的模拟电压，RST是复位信号，clk是工作时钟，V_DAC是由电容阵列通过电荷重分布产生的参考电压，在粗量化阶段V_DAC是V_{DAC_COARSE}，在精量化阶段V_DAC是V_{DAC_FINE}。

2.根据权利要求1所述的两步式单斜率模拟-数字转换电路，其特征在于，

所述复位开关K₀在初始化时闭合一次后断开，将V_DAC复位至V_L。

3.根据权利要求1所述的两步式单斜率模拟-数字转换电路，其特征在于，

所述比较器模块对V_DAC与V_IN进行比较，当V_DAC大于V_IN时，比较器的输出HIT信号是1；当V_DAC小于V_IN时，比较器模块的输出HIT信号是0；一方面HIT信号反馈连接至所述时序控制模块，另一方面HIT信号连接至所述LATCH模块用于触发锁存动作。

4.根据权利要求1所述的两步式单斜率模拟-数字转换电路，其特征在于，

所述其余电容的下极板均分别对应连接至所述2^M-1个二选一开关的输出端的对应关系为：C₂对应二选一开关K₂，C₃对应二选一开关对应二选一开关

5.根据权利要求1所述的两步式单斜率模拟-数字转换电路，其特征在于，

所述时序控制模块的输出step1_en为1标志着第一步粗量化有效，step2_en为1标志着第二步精量化有效。

6.根据权利要求1所述的两步式单斜率模拟-数字转换电路，其特征在于，

所述开关选通控制信号S<2：2^M>分别对应连接至所述2^M-1个二选一开关的对应关系为：S<2>对应二选一开关K₂，S<3>对应二选一开关K₃，...，S<2^M>对应二选一开关

7.根据权利要求1-6任一项所述的两步式单斜率模拟-数字转换电路，其特征在于，还包括高速数字串行接口，用于将最终量化值D[M+N-1，0]输出到模拟-数字转换器外。

8.一种根据权利要求1-7任一项所述的一种两步式单斜率模拟-数字转换电路的两步式单斜率模拟-数字转换方法，其特征在于，包括以下步骤：

步骤1，M-bit粗量化过程，包括：

步骤1.1，输入信号电压范围是[V_L，V_H]，配合clk时钟，将电容阵列的一端依次从V_L接入V_H，经过电容阵列电荷重分布后，产生粗量化所需要的参考电压V_{DAC_COARSE}，V_{DAC_COARSE}与输入待转换电压V_IN分别接入比较器的两端，构成第一步M-bit单斜率模拟-数字转换SSADC，同时控制M-bit CNT粗量化计数器配合clk开始计数；

步骤1.2，如果V_{DAC_COARSE}大于V_IN，则比较器翻转为1，根据比较器的输出结果触发锁存器锁存粗量化计数器的数值，得到粗量化结果；与此同时，将第一个电容的一端从V_H接回V_L，而其余电容连接情况不变，经过电荷重分布后，此时V_{DAC_COARSE}小于V_IN，比较器翻转为0，为后续精量化阶段的比较做好准备；

步骤1.3，待2^M个clk结束后，阵列中的所有模拟-数字转换ADC粗量化结束；

步骤2，N-bit精量化过程，包括：

步骤2.1，将第一个电容从V_L切换接入N-bit V_RAMP斜坡电压，其余电容连接状态不变，经过电容阵列电荷重分布，产生精量化的参考电压V_{DAC_FINE}，并控制N-bit CNT精量化计数器配合clk计数，开始第二步N-bit单斜率SS ADC；

步骤2.2，如果V_{DAC_FINE}大于V_IN，则比较器翻转为1，根据比较器的输出结果触发锁存器锁存精量化计数器的数值，得到精量化结果；

步骤3，合并过程，包括：

将粗量化的量化值D_COARSE[M-1：0]与精量化的量化值D_FINE[N-1：0]合并为最终量化值D[M+N-1，0]，其中：

D[M+N-1，0]＝{D_COARSE[M-1]，...，D_COARSE[0]，D_FINE[N-1]，...，D_FINE[0]}

式中：D是TSSSADC最终输出的量化结果，总共是(M+N)bit，其中高M位是粗量化的量化值D_COARSE[M-1：0]，低N位是精量化的量化值D_FINE[N-1：0]。

9.根据权利要求8所述的两步式单斜率模拟-数字转换方法，其特征在于，在步骤2的精量化中采用的是N-bit的斜坡电压V_RAMP，在精量化开始时，V_RAMP从V_L开始，经过2^N个clk后爬至V_H，在精量化结束后复位到V_L。

10.根据权利要求8或9所述的两步式单斜率模拟-数字转换方法，其特征在于，整个精量化阶段共用N-bit V_RAMP斜坡发生器模块。