CN115000132A - 显示设备、制造其的方法和包括其的拼接显示设备 - Google Patents

显示设备、制造其的方法和包括其的拼接显示设备 Download PDF

Info

Publication number
CN115000132A
CN115000132A CN202210206417.8A CN202210206417A CN115000132A CN 115000132 A CN115000132 A CN 115000132A CN 202210206417 A CN202210206417 A CN 202210206417A CN 115000132 A CN115000132 A CN 115000132A
Authority
CN
China
Prior art keywords
layer
substrate
barrier
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210206417.8A
Other languages
English (en)
Inventor
赵正然
金洸炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115000132A publication Critical patent/CN115000132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种显示设备、制造显示设备的方法和拼接显示设备。显示设备，包括：第一衬底；阻挡层，设置在第一衬底上并且具有无定形碳；第一焊盘部分，设置在阻挡层上；第二衬底，设置在第一焊盘部分上；显示层，设置在第二衬底上；以及第二焊盘部分，设置在第一衬底的底表面上并且插入到形成在第一衬底和阻挡层中的第一接触孔中。

Description

显示设备、制造其的方法和包括其的拼接显示设备
技术领域
本公开总体上涉及显示设备、制造该显示设备的方法以及包括该显示设备的拼接显示设备。更具体地，本公开涉及能够防止对焊盘部分的损坏、防止在焊盘部件的底表面上产生颗粒并且防止焊盘部分的膜抬起现象的显示设备、制造该显示设备的方法以及包括该显示设备的拼接显示设备。
背景技术
随着面向信息社会的发展，对用于以各种方式显示图像的显示设备存在越来越多的需求。例如，在诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备中使用显示设备。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备和有机发光显示设备。在平板显示设备中的发光显示设备中，由于显示面板的像素中的每个包括能够自身发光的发光元件，因此可以在没有向显示面板提供光的背光单元的情况下显示图像。
当制造大尺寸的显示设备时，发光元件的缺陷率可由于像素数量的增加而增加，从而使显示设备的生产率或可靠性劣化。为了解决这个问题，在拼接显示设备中，可以通过连接具有相对小尺寸的多个显示设备来实现大尺寸屏幕。由于彼此相邻的多个显示设备中的每一个的非显示区域或边框区域，拼接显示设备可以包括被称为多个显示设备之间的接缝的边界部分。当在整个屏幕上显示单个图像时，多个显示设备之间的边界部分在整个屏幕上产生断开感，从而减少图像中的沉浸感。
发明内容
本公开的方面提供了能够防止对焊盘部分的损坏、防止在焊盘部分的底表面上产生颗粒并且防止形成接触孔(其穿透衬底以暴露设置在衬底上的焊盘部分的底表面)的工艺中的焊盘部分的膜抬起现象的显示设备、制造该显示设备的方法以及包括该显示设备的拼接显示设备。
本公开的方面还提供了一种拼接显示设备，其能够通过防止识别多个显示设备之间的边界部分或非显示区域来消除多个显示设备之间的断开感并改善图像中的沉浸感。
然而，本公开的方面不限于本文中所阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示设备，包括：第一衬底；阻挡层，设置在第一衬底上并且具有无定形碳；第一焊盘部分，设置在阻挡层上；第二衬底，设置在第一焊盘部分上；显示层，设置在第二衬底上；以及第二焊盘部分，设置在第一衬底的底表面上并且插入到形成在第一衬底和阻挡层中的第一接触孔中。
显示设备还可以包括设置在第一衬底和阻挡层之间的第一阻挡绝缘层，第一接触孔形成在第一阻挡绝缘层中。
对于氟基气体，第一阻挡绝缘层的蚀刻速率可以高于阻挡层的蚀刻速率。
显示设备还可以包括设置在第一焊盘部分和第二衬底之间的第二阻挡绝缘层。
第一阻挡绝缘层和第二阻挡绝缘层中的每一个可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一种。
显示设备还可以包括第一连接线，第一连接线设置在第二衬底上并且通过形成在第二衬底和第二阻挡绝缘层中的第二接触孔连接到第一焊盘部分。
显示层可以包括：薄膜晶体管层，设置在第二衬底上并且包括薄膜晶体管；发光元件层，设置在薄膜晶体管层上并且包括发光元件；以及波长转换层，设置在发光元件层上以转换从发光元件发射的光的波长。
显示设备还可以包括：柔性膜，设置在第一衬底的底表面上并且连接到第二焊盘部分的底表面；以及数据驱动器，设置在柔性膜上，数据驱动器配置为向第一焊盘部分提供数据电压。
显示设备还可以包括：第二阻挡绝缘层，设置在阻挡层上；第三阻挡绝缘层，设置在第二阻挡绝缘层和第二衬底之间；以及第一连接线，在第二衬底上并且通过形成在第二衬底和第三阻挡绝缘层中的第二接触孔连接到第一焊盘部分。
第一焊盘部分可以设置在第二阻挡绝缘层上，并且可以插入到设置在第二阻挡绝缘层中的第三接触孔中，以与阻挡层接触。
阻挡层对于氧气的蚀刻速率可以高于阻挡层对于氟基气体的蚀刻速率。
阻挡层可以图案化成对应于第一焊盘部分。
根据本公开的实施方式，制造显示设备的方法包括以下步骤：提供载体衬底和设置在载体衬底上的第一衬底；形成设置在第一衬底上并且含有无定形碳的阻挡层；在阻挡层上形成第一焊盘部分；形成设置在第一焊盘部分上的第二衬底；去除载体衬底；通过图案化第一衬底和阻挡层，在第一衬底和阻挡层中形成第一接触孔；以及在第一衬底的底表面上形成第二焊盘部分，并且第二焊盘部分插入到第一接触孔中以连接到第一焊盘部分。
制造显示设备的方法还可以包括在第一衬底和阻挡层之间形成第一阻挡绝缘层的步骤。可以通过以下步骤完成形成第一接触孔：通过使用氟基气体的干法蚀刻工艺图案化第一阻挡绝缘层；以及通过使用氧气的灰化工艺图案化阻挡层。
制造显示设备的方法还可以包括以下步骤：形成设置在第一焊盘部分和第二衬底之间的第二阻挡绝缘层；通过图案化第二衬底和第二阻挡绝缘层，在第二衬底和第二阻挡绝缘层中形成第二接触孔；以及形成设置在第二衬底上的第一连接线，并且第一连接线通过形成在第二衬底和第二阻挡绝缘层中的第二接触孔连接到第一焊盘部分。
制造显示设备的方法还可以包括形成设置在阻挡层上的第二阻挡绝缘层的步骤。形成第一焊盘部分可以包括：形成设置在第二阻挡绝缘层上的第一焊盘部分，并且第一焊盘部分插入到设置在第二阻挡绝缘层中的第三接触孔中以与阻挡层直接接触。
形成第一接触孔可以包括通过使用氧气的干法蚀刻工艺同时蚀刻第一衬底和阻挡层。
形成阻挡层可以包括将阻挡层图案化成与形成第一焊盘部分的区域对应。
根据本公开的实施方式，拼接显示设备包括：多个显示设备，各自包括显示区域和围绕显示区域的非显示区域，显示区域包括多个像素；以及结合构件，配置为结合多个显示设备。多个显示设备中的每一个包括：第一衬底；阻挡层，设置在第一衬底上并且具有无定形碳；第一焊盘部分，设置在阻挡层上；第二衬底，设置在第一焊盘部分上；显示层，设置在第二衬底上；以及第二焊盘部分，设置在第一衬底的底表面上并且插入到形成在第一衬底和阻挡层中的第一接触孔中。
多个显示设备中的每一个还可以包括设置在第一衬底和阻挡层之间的第一阻挡绝缘层，第一接触孔形成在第一阻挡绝缘层中。对于氟基气体，第一阻挡绝缘层的蚀刻速率可以高于阻挡层的蚀刻速率。
在根据实施方式的显示设备、制造该显示设备的方法和包括该显示设备的拼接显示设备中，由于包括设置在衬底上并且包含无定形碳的阻挡层和设置在阻挡层上的焊盘部分，因此可以防止对焊盘部分的损坏、防止在焊盘部分的底表面上产生颗粒并且防止形成穿透衬底以暴露焊盘部分的接触孔的工艺中的焊盘部分的膜抬起现象。
在根据实施方式的显示设备、制造该显示设备的方法和包括该显示设备的拼接显示设备中，通过设置在衬底的底表面上的第二焊盘部分将设置在衬底上的第一焊盘部分电连接到设置在衬底的底表面上的柔性膜，可以最小化显示设备的非显示区域的尺寸。因此，在拼接显示设备中，通过最小化多个显示设备之间的间隙，可以防止用户识别多个显示设备之间的边界部分或非显示区域。
然而，本公开的效果不限于上述效果，并且各种其他效果包括在本说明书中。
附图说明
通过参考附图详细描述本公开的示例性实施方式，本公开的以上和其他方面和特征将变得更加清楚，在附图中：
图1是示出根据一个实施方式的拼接显示设备的平面图；
图2是示出根据一个实施方式的显示设备的平面图；
图3是沿着图2的线I-I'截取的示例的剖视图；
图4是示出根据一个实施方式的显示设备的仰视图；
图5、图6、图7、图8、图9、图10和图11是示出根据一个实施方式的显示设备的制造工艺的剖视图；
图12是沿着图2的线I-I'截取的另一示例的剖视图；
图13、图14、图15、图16、图17、图18和图19是示出根据另一实施方式的显示设备的制造工艺的剖视图；
图20是沿着图2的线I-I'截取的又一示例的剖视图；
图21、图22、图23、图24、图25和图26是示出根据又一实施方式的显示设备的制造工艺的剖视图；
图27是沿着图2的线I-I'截取的又一示例的剖视图；
图28、图29、图30、图31、图32和图33是示出根据又一实施方式的显示设备的制造工艺的剖视图；
图34是示出根据一个实施方式的拼接显示设备的结合结构的平面图；以及
图35是沿着图34的线II-II'截取的剖视图。
具体实施方式
图1是示出根据一个实施方式的拼接显示设备的平面图。
参照图1，拼接显示设备TD可以包括多个显示设备10。多个显示设备10可以布置成栅格形式，但不限于此。多个显示设备10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接，并且拼接显示设备TD可以具有特定的形状。例如，多个显示设备10可以具有相同的尺寸，但不限于此。对于另一示例，多个显示设备10可以具有不同的尺寸。厚度方向(Z轴方向)可以是与第一方向(X轴方向)和第二方向(Y轴方向)垂直的方向。
多个显示设备10中的每一个可以具有包括长边和短边的矩形形状。多个显示设备10可以布置成使得其长边或短边彼此连接。一些显示设备10可以设置在拼接显示设备TD的边缘处，以形成拼接显示设备TD的一边。一些其他显示设备10可以设置在拼接显示设备TD的拐角处，以形成拼接显示设备TD的两个相邻边。又一些其他显示设备10可以设置在拼接显示设备TD的内侧，并且可以被其他显示设备10围绕。
多个显示设备10中的每一个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的多个像素。多个像素中的每一个可以包括具有有机发光层的有机发光二极管、微LED、具有量子点发光层的量子点发光二极管或具有无机半导体的无机发光元件。在下文中，将主要描述其中多个像素中的每一个包括无机发光元件的情况，但是本公开不限于此。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示设备TD整体上可以具有平面形状，但不限于此。拼接显示设备TD可以具有三维形状以向用户提供三维效果。例如，当拼接显示设备TD具有三维形状时，多个显示设备10中的至少一些可以具有曲化形状。对于另一示例，多个显示设备10可以各自具有平面形状，并且可以以预定的角度彼此连接，使得拼接显示设备TD可以具有三维形状。
拼接显示设备TD可以包括设置在多个显示区域DA之间的联接区域SM。拼接显示设备TD可以通过连接相邻显示设备10的非显示区域NDA来形成。多个显示设备10可以通过设置在联接区域SM中的结合构件或粘合构件彼此连接。多个显示设备10中的每一个的联接区域SM可以不包括焊盘部分或附接到焊盘部分的柔性膜。因此，多个显示设备10的显示区域DA之间的距离可以足够小，使得多个显示设备10之间的联接区域SM不被用户识别。此外，多个显示设备10的显示区域DA的外部光的反射率可以与多个显示设备10之间的联接区域SM的外部光的反射率基本上相同。因此，在拼接显示设备TD中，可以防止用户识别多个显示设备10之间的联接区域SM，从而减少多个显示设备10之间的断开感，并改善图像中的沉浸感。
图2是示出根据一个实施方式的显示设备的平面图。
参照图2，显示设备10可以包括沿着多个行和多个列布置在显示区域DA中的多个像素。多个像素中的每一个可以包括由像素限定层或堤限定的发射区域LA，并且可以通过发射区域LA发射具有预定峰值波长的光。例如，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光元件产生的光发射到显示设备10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以向显示设备10的外部发射具有预定峰值波长的光。第一发射区域LA1可以发射第一颜色的光，第二发射区域LA2可以发射第二颜色的光，并且第三发射区域LA3可以发射第三颜色的光。例如，第一颜色光可以是峰值波长在610nm至650nm的范围内的红光，第二颜色光可以是峰值波长在510nm至550nm的范围内的绿光，并且第三颜色光可以是峰值波长在440nm至480nm的范围内的蓝光，但本公开不限于此。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中重复地顺序布置在第一方向(X轴方向)上。例如，第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸，第二发射区域LA2的尺寸可以大于第三发射区域LA3的尺寸，并且第一发射区域LA1的尺寸可以大于第三发射区域LA3的尺寸。对于另一示例，第一发射区域LA1的尺寸、第二发射区域LA2的尺寸和第三发射区域LA3的尺寸可以基本上相同。
显示设备10的显示区域DA可以包括围绕多个发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的颜色光彼此混合。
图3是沿着图2的线I-I'截取的示例的剖视图，并且图4是示出根据一个实施方式的显示设备的仰视图。
参照图3和图4，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光元件ED产生的光发射到显示设备10的外部的区域。
显示设备10可以包括第一衬底SUB1、第一阻挡绝缘层BIL1、阻挡层BR、第一焊盘部分PD1、第二阻挡绝缘层BIL2、第二衬底SUB2、显示层DPL、封装层TFE、第二焊盘部分PD2、连接膜ACF、柔性膜FPCB和数据驱动器DIC。
第一衬底SUB1可以支承显示设备10。第一衬底SUB1可以是基础衬底或基础构件。第一衬底SUB1可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第一阻挡绝缘层BIL1可以设置在第一衬底SUB1上。第一阻挡绝缘层BIL1可以包括能够防止空气或湿气渗透的无机层。例如，第一阻挡绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
阻挡层BR可以设置在第一阻挡绝缘层BIL1上。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一阻挡绝缘层BIL1上，但本公开不限于此。阻挡层BR可以在形成第一接触孔CNT1的工艺中保护第一焊盘部分PD1的底表面。阻挡层BR可以包含无定形碳。可以通过使用氧气(O2气体)的灰化工艺来图案化阻挡层BR。阻挡层BR对于氟基气体(F-气体)可以具有高蚀刻选择性。例如，对于氟基气体(F-气体)，第一阻挡绝缘层BIL1的蚀刻速率可以显著高于阻挡层BR的蚀刻速率。阻挡层BR对于氧气(O2气体)的蚀刻速率可以显著高于阻挡层BR对于氟基气体(F-气体)的蚀刻速率。因此，在使用氟基气体(F-气体)蚀刻第一阻挡绝缘层BIL1的工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面，以防止对第一焊盘部分PD1的损坏，并防止在第一焊盘部分PD1的底表面上产生颗粒。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，可能在显示设备10的制造工艺中发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
阻挡层BR的透明度可以基于工艺参数来调整。例如，阻挡层BR的Tauc间隙可以是1.9至2.4eV。这里，Tauc间隙可以是与阻挡层BR的光学带隙对应的特定能量。当阻挡层BR的Tauc间隙为1.9eV时，作为透明层的阻挡层BR可以透射光。当阻挡层BR的Tauc间隙为2.4eV时，作为黑色层的阻挡层BR可阻挡光。阻挡层BR相对于具有400nm的波长的光的透光率可以是55％至80％，但本公开不限于此。
例如，阻挡层BR相对于具有633nm的波长的光的折射率可以是1.64至1.76，但本公开不限于此。阻挡层BR的应力可以是-440Mpa至-200Mpa，但是本公开不限于此。阻挡层BR的接触角可以是约92度。
第一接触孔CNT1可以限定在第一衬底SUB1、第一阻挡绝缘层BIL1和阻挡层BR中。第一接触孔CNT1可以从第一衬底SUB1的底表面图案化以穿透阻挡层BR的顶表面。例如，第一接触孔CNT1的下部宽度可以大于第一接触孔CNT1的上部宽度。
第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。第一焊盘部分PD1可以不插入到第一接触孔CNT1中。第一焊盘部分PD1可以连接到插入到第二接触孔CNT2中的第一连接线CWL1。第一焊盘部分PD1可以通过插入到第一接触孔CNT1中的第二焊盘部分PD2电连接到柔性膜FPCB。第一焊盘部分PD1可以将从柔性膜FPCB接收的电信号提供至第一连接线CWL1。
第二阻挡绝缘层BIL2可以设置在阻挡层BR和第一焊盘部分PD1上。第二阻挡绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。例如，第二阻挡绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
第二衬底SUB2可以设置在第二阻挡绝缘层BIL2上。第二衬底SUB2可以是基础衬底或基础构件。第二衬底SUB2可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在第二阻挡绝缘层BIL2和第二衬底SUB2中。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透第二阻挡绝缘层BIL2的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。第二接触孔CNT2可以在厚度方向(Z轴方向)上与第一接触孔CNT1重叠，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。薄膜晶体管层TFTL可以包括光阻挡层BML、第一连接线CWL1、缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘层ILD、第一连接电极CNE1和第二连接电极CNE2、第二连接线CWL2、第一钝化层PV1和第一平坦化层OC1。
光阻挡层BML可以设置在第二衬底SUB2上。光阻挡层BML可以在厚度方向(Z轴方向)上与薄膜晶体管TFT重叠，以阻挡入射在薄膜晶体管TFT上的外部光。例如，光阻挡层BML可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。
第一连接线CWL1可以设置在第二衬底SUB2上并且沿着第一方向(X轴方向)与光阻挡层BML隔开。第一连接线CWL1可以由与光阻挡层BML的材料相同的材料制成。第一连接线CWL1可以插入第二接触孔CNT2中并连接到第一焊盘部分PD1。第一连接线CWL1可以将从第一焊盘部分PD1接收到的电信号提供给薄膜晶体管层TFTL。
缓冲层BF可以设置在光阻挡层BML、第一连接线CWL1和第二衬底SUB2上。第三接触孔CNT3限定在缓冲层BF中，并且第二连接线CWL2插入到第三接触孔CNT3中。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括交替层叠的多个无机层。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以构成多个像素中的每一个的像素电路。例如，薄膜晶体管TFT可以是像素电路的开关晶体管或驱动晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅电极GE、源电极SE和漏电极DE。
半导体区域ACT、漏电极DE和源电极SE可以布置在缓冲层BF上。半导体区域ACT可以在厚度方向(Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。漏电极DE和源电极SE可以通过使半导体区域ACT的材料导电来设置。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体区域ACT重叠，并且栅极绝缘层GI插置在栅电极GE与半导体区域ACT之间。
栅极绝缘层GI可以设置在半导体区域ACT、漏电极DE和源电极SE上。例如，栅极绝缘层GI可以覆盖半导体区域ACT、漏电极DE、源电极SE和缓冲层BF，并且可以使半导体区域ACT和栅电极GE绝缘。第三接触孔CNT3可以限定在栅极绝缘层GI中，并且第二连接线CWL2插入到第三接触孔CNT3中。栅极绝缘层GI可以包括第一连接电极CNE1和第二连接电极CNE2中的每一个穿过的接触孔。
层间绝缘层ILD可以设置在栅电极GE上。第三接触孔CNT3可以限定在层间绝缘层ILD中，并且第二连接线CWL2插入到第三接触孔CNT3中。因此，第三接触孔CNT3可以穿透层间绝缘层ILD、栅极绝缘层GI和缓冲层BF。一些接触孔限定在层间绝缘层ILD中，并且第一连接电极CNE1和第二连接电极CNE2中的每一个穿过该接触孔。
第一连接电极CNE1和第二连接电极CNE2可以设置成在层间绝缘层ILD上彼此间隔开。第一连接电极CNE1可以将数据线或电力线连接到薄膜晶体管TFT的漏电极DE。第一连接电极CNE1可以通过设置在层间绝缘层ILD和栅极绝缘层GI中的接触孔与漏电极DE接触。
第二连接电极CNE2可以将薄膜晶体管TFT的源电极SE连接到第一电极RME1。第二连接电极CNE2可以通过形成在层间绝缘层ILD和栅极绝缘层GI中的接触孔与源电极SE直接接触。
第二连接线CWL2可以设置在层间绝缘层ILD上并且设置成沿着第一方向(X轴方向)与第一连接电极CNE1和第二连接电极CNE2间隔开。第二连接线CWL2可以形成在与第一连接电极CNE1和第二连接电极CNE2相同的层中，并且可以由与第一连接电极CNE1和第二连接电极CNE2的材料相同的材料制成。第二连接线CWL2可以插入到第三接触孔CNT3中并且连接到设置在第二衬底SUB2上的第一连接线CWL1。
例如，第二连接线CWL2可以连接到数据线以向薄膜晶体管TFT提供数据电压。在另一示例中，第二连接线CWL2可以连接到电力线以向薄膜晶体管TFT提供电源电压。
在另一示例中，第二连接线CWL2可以设置在栅极绝缘层GI上，并且第三接触孔CNT3可以穿过栅极绝缘层GI和缓冲层BF形成。在这种情况下，第二连接线CWL2可以连接到栅极线以向薄膜晶体管TFT提供栅极信号。
第一钝化层PV1可以设置在第一连接电极CNE1和第二连接电极CNE2、第二连接线CWL2和层间绝缘层ILD上。第一钝化层PV1可以保护薄膜晶体管TFT。第一钝化层PV1可以包括第一电极RME1穿过的接触孔。
第一平坦化层OC1可以设置在第一钝化层PV1上，以使薄膜晶体管层TFTL的上端平坦化。例如，第一平坦化层OC1可以包括第一电极RME1穿过的接触孔。这里，第一平坦化层OC1的接触孔可以连接到第一钝化层PV1的接触孔。第一平坦化层OC1可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括突出图案BP、第一电极RME1、第二电极RME2、第一绝缘层PAS1、发光元件ED、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、子堤SB和第三绝缘层PAS3。
突出图案BP可以设置在第一平坦化层OC1上。突出图案BP可以从第一平坦化层OC1的顶表面突出。多个突出图案BP可以设置在多个像素中的每一个的开口区域或发射区域LA中。多个发光元件ED可以布置在多个突出图案BP之间。突出图案BP可以具有倾斜的侧表面，并且从多个发光元件ED发射的光可以由布置在突出图案BP上的第一电极RME1和第二电极RME2反射。例如，突出图案BP可以包括有机绝缘材料，诸如聚酰亚胺(PI)。
第一电极RME1可以设置在第一平坦化层OC1和突出图案BP上。第一电极RME1可以设置在位于多个发光元件ED的一侧上的突出图案BP上。第一电极RME1可以设置在突出图案BP的倾斜表面上并且反射从发光元件ED发射的光。第一电极RME1可以插入到设置在第一平坦化层OC1和第一钝化层PV1中的接触孔中并且连接到第二连接电极CNE2。第一电极RME1可以通过第一接触电极CTE1电连接到发光元件ED的一端。例如，第一电极RME1可以从像素的像素电路接收与发光元件ED的亮度成比例的电压。
第二电极RME2可以设置在第一平坦化层OC1和突出图案BP上。第二电极RME2可以设置在位于多个发光元件ED的另一侧上的突出图案BP上。第二电极RME2可以设置在突出图案BP的倾斜表面上并且反射从发光元件ED发射的光。第二电极RME2可以通过第二接触电极CTE2电连接到发光元件ED的另一端。例如，第二电极RME2可以接收从低电势线提供给所有像素的低电势电压。
第一电极RME1和第二电极RME2可以包含具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2可以包含银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。在另一示例中，第一电极RME1和第二电极RME2可以包含诸如ITO、IZO、ITZO等的材料。在另一示例中，第一电极RME1和第二电极RME2可以包含多个层，这些层包括透明导电材料层和具有高反射率的金属层，或者第一电极RME1和第二电极RME2可以包括含有透明导电材料或具有高反射率的金属的一个层。第一电极RME1和第二电极RME2可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/IZO/IZO等的堆叠结构。
第一绝缘层PAS1可以设置在第一平坦化层OC1以及第一电极RME1和第二电极RME2上。第一绝缘层PAS1可以保护第一电极RME1和第二电极RME2并使它们彼此绝缘。第一绝缘层PAS1可以防止在发光元件ED的对准工艺中由发光元件ED与第一电极RME1和第二电极RME2之间的直接接触而引起的损坏。
子堤SB可以沿着厚度方向(Z轴方向)设置在光阻挡区域BA中，并且可以沿着第一方向(X轴方向)设置在第一绝缘层PAS1上。子堤SB可以设置在多个像素的边界处，以将多个像素中的每一个的发光元件ED区分开。子堤SB可以具有预定的高度并且可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
多个发光元件ED可以布置在第一绝缘层PAS1上。多个发光元件ED可以沿着第一方向(X轴方向)彼此平行地布置并且设置在第一电极RME1和第二电极RME2之间。发光元件ED在第一方向(X轴方向)上的长度可以大于第一电极RME1和第二电极RME2之间的长度。发光元件ED可以包括多个半导体层，并且可以相对于任何一个半导体层限定一端和与一端相对的另一端。发光元件ED的一端可以设置在第一电极RME1上，并且发光元件ED的另一端可以设置在第二电极RME2上。也就是说，发光元件ED可以沿着厚度方向(Z轴方向)与第一电极RME1的一端和第二电极RME2的一端重叠。发光元件ED的一端可以通过第一接触电极CTE1电连接到第一电极RME1，并且发光元件ED的另一端可以通过第二接触电极CTE2电连接到第二电极RME2。
发光元件ED可以具有微米尺寸或纳米尺寸，并且可以是包括无机材料的无机发光二极管。无机发光二极管可以通过在第一电极RME1和第二电极RME2之间的特定方向上形成的电场而在彼此面对的第一电极RME1和第二电极RME2之间对准。
例如，多个发光元件ED可以包括具有相同材料的有源层，并且发射相同波长带的光或相同颜色的光。从发光元件层EML的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光可以具有相同的颜色。例如，多个发光元件ED可以发射具有在约440nm至约480nm的范围内的峰值波长的第三颜色的光或蓝光，但是本公开不限于此。
第二绝缘层PAS2可以设置在多个发光元件ED上。例如，第二绝缘层PAS2可以部分地覆盖多个发光元件ED中的每一个，并且可以不覆盖多个发光元件ED中的每一个的两端。第二绝缘层PAS2可以保护多个发光元件ED中的每一个，并且可以在显示设备10的制造工艺中固定多个发光元件ED中的每一个。第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。
第一接触电极CTE1可以设置在第一绝缘层PAS1上，并且可以在插入到设置在第一绝缘层PAS1中的接触孔中的同时连接到第一电极RME1。例如，第一绝缘层PAS1的接触孔可以形成在突出图案BP上，但是本公开不限于此。第一接触电极CTE1的一端可以连接到突出图案BP上的第一电极RME1，并且第一接触电极CTE1的另一端可以连接到发光元件ED的一端。
第二接触电极CTE2可以设置在第一绝缘层PAS1上，并且可以在插入到设置在第一绝缘层PAS1中的接触孔中的同时连接到第二电极RME2。例如，第一绝缘层PAS1的接触孔可以设置在突出图案BP上，但是本公开不限于此。第二接触电极CTE2的一端可以连接到发光元件ED的另一端，并且第二接触电极CTE2的另一端可以连接到突出图案BP上的第二电极RME2。
第三绝缘层PAS3可以设置在第一接触电极CTE1和第二接触电极CTE2、子堤SB以及第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在发光元件层EML的上端处，以保护发光元件层EML。
波长转换层WLCL可以设置在发光元件层EML上。波长转换层WLCL可包括第一光阻挡构件BK1、第一波长转换构件WLC1、第二波长转换构件WLC2、透光构件LTU、第二钝化层PV2、第二平坦化层OC2等。
第一光阻挡构件BK1可以在第三绝缘层PAS3上设置在光阻挡区域BA中。第一光阻挡构件BK1可以在厚度方向(Z轴方向)上与子堤SB重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，这使得显示设备10的颜色再现性得到改善。在平面图中，第一光阻挡构件BK1可以布置成围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的栅格的形式。
第一波长转换构件WLC1可以在第三绝缘层PAS3上设置在第一发射区域LA1中。第一波长转换构件WLC1可以被第一光阻挡构件BK1围绕。第一波长转换构件WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长变换体WLS1。
第一基础树脂BS1可以包含具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料形成。例如，第一基础树脂BS1可以含有诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂或酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包含诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包含诸如丙烯酸树脂和聚氨酯树脂的有机颗粒。第一散射体SCT1可以在随机方向上散射光，而不管入射光的入射方向如何，且入射光的峰值波长不会发生任何实质改变。
第一波长变换体WLS1可以将入射光的峰值波长改变或变换到第一峰值波长。例如，第一波长变换体WLS1可以将从发光元件层EML提供的蓝光转换为具有在610nm至650nm的范围内的单峰值波长的红光并且发射红光。第一波长变换体WLS1可以是量子点、量子杆或荧光物质。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的颗粒材料。
从发光元件层EML发射的蓝光的一部分可以穿过第一波长转换构件WLC1而不被第一波长变换体WLS1转换为红光。作为从发光元件层EML发射的蓝光的一部分，入射在第一滤色器CF1上而不被第一波长转换构件WLC1转换的光可以被第一滤色器CF1阻挡。通过第一波长转换构件WLC1转换从发光元件层EML发射的蓝光而产生的红光可以穿过第一滤色器CF1以发射到外部。因此，红光可以通过第一发射区域LA1发射。
第二波长转换构件WLC2可以在第三绝缘层PAS3上设置在第二发射区域LA2中。第二波长转换构件WLC2可以被第一光阻挡构件BK1围绕。第二波长转换构件WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长变换体WLS2。
第二基础树脂BS2可以包含具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料形成。例如，第二基础树脂BS2可以由与第一基础树脂BS1相同的材料制成，或者可以由结合第一基础树脂BS1例示的材料制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者可以由结合第一散射体SCT1例示的材料制成。
第二波长变换体WLS2可以将入射光的峰值波长改变或变换到与第一波长变换体WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长变换体WLS2可以将从发光元件层EML提供的蓝光转换为具有在约510nm至约550nm的范围内的单峰值波长的绿光并且发射绿光。第二波长变换体WLS2可以是量子点、量子杆或荧光物质。第二波长变换体WLS2可以包含与结合第一波长变换体WLS1例示的材料相同的材料。第二波长变换体WLS2可以由量子点、量子杆或荧光物质形成，以具有与第一波长变换体WLS1的波长转换范围不同的波长转换范围。
透光构件LTU可以在第三绝缘层PAS3上设置在第三发射区域LA3中。透光构件LTU可以被第一光阻挡构件BK1围绕。透光构件LTU可以允许入射光通过，同时保持光的峰值波长。透光构件LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包含具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料形成。例如，第三基础树脂BS3可以由与第一基础树脂BS1或第二基础树脂BS2相同的材料制成，或者可以由结合第一基础树脂BS1或第二基础树脂BS2例示的材料制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料形成，或者可以由结合第一散射体SCT1或第二散射体SCT2例示的材料制成。
由于波长转换层WLCL直接设置在发光元件层EML的第三绝缘层PAS3上，因此显示设备10可以不需要用于第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的单独的衬底。因此，第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU可以分别在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中容易地对准，并且显示设备10的厚度可以相对减小。
第二钝化层PV2可以覆盖第一波长转换构件WLC1和第二波长转换构件WLC2、透光构件LTU和第一光阻挡构件BK1。例如，第二钝化层PV2可以密封第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU，以防止第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU受到损坏或污染。例如，第二钝化层PV2可以包含无机材料。
第二平坦化层OC2可以设置在第二钝化层PV2上，以使第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的上端平坦化。例如，第二平坦化层OC2可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
滤色器层CFL可以设置在波长转换层WLCL上。滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3以及第三钝化层PV3。
第二光阻挡构件BK2可以在波长转换层WLCL的第二平坦化层OC2上设置在光阻挡区域BA中。第二光阻挡构件BK2可以在厚度方向(Z轴方向)上与第一光阻挡构件BK1或子堤SB重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的光渗透和颜色混合，这使得显示设备10的颜色再现性得到改善。在平面图中，第二光阻挡构件BK2可以布置成围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的栅格的形式。
第一滤色器CF1可以在第二平坦化层OC2上设置在第一发射区域LA1中。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(Z轴方向)上与第一波长转换构件WLC1重叠。第一滤色器CF1可以选择性地允许第一颜色光(例如，红光)从其穿过，并且阻挡或吸收第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且包含红色着色剂。
第二滤色器CF2可以在第二平坦化层OC2上设置在第二发射区域LA2中。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(Z轴方向)上与第二波长转换构件WLC2重叠。第二滤色器CF2可以选择性地允许第二颜色光(例如，绿光)从其穿过，并且阻挡或吸收第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且包含绿色着色剂。
第三滤色器CF3可以在第二平坦化层OC2上设置在第三发射区域LA3中。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(Z轴方向)上与透光构件LTU重叠。第三滤色器CF3可以选择性地允许第三颜色光(例如，蓝光)从其穿过，并且阻挡或吸收第一颜色光(例如，红光)和第二颜色光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且包含蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收来自显示设备10外部的光的一部分，以减少外部光的反射。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由外部光的反射引起的颜色失真。
由于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3直接设置在波长转换层WLCL的第二平坦化层OC2上，所以显示设备10可以不需要用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独的衬底。因此，显示设备10的厚度可以相对减小。
第三钝化层PV3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PV3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PV3上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。例如，封装层TFE可以包括至少一个无机层以防止氧气或湿气的渗透。此外，封装层TFE可以包括至少一个有机层，以保护显示设备10不受诸如灰尘的杂质的影响。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部分PD2的底表面。连接膜ACF的一个表面可以附接到第二焊盘部分PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在第二焊盘部分PD2和柔性膜FPCB的接触焊盘彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到第二焊盘部分PD2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将数据驱动器DIC的信号传输到显示设备10。例如，数据驱动器DIC可以是集成电路(IC)。数据驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换为模拟数据电压，并且通过柔性膜FPCB将模拟数据电压提供给显示区域DA的数据线。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图5、图6、图7、图8、图9、图10和图11是示出根据一个实施方式的显示设备的制造工艺的剖视图。
在图5中，载体衬底CG可以在显示设备10的制造工艺中支承显示设备10。例如，载体衬底CG可以是载体玻璃，但本公开不限于此。
第一衬底SUB1可以设置在载体衬底CG上。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第一阻挡绝缘层BIL1可以设置在第一衬底SUB1上。第一阻挡绝缘层BIL1可以包括能够防止空气或湿气渗透的无机层。例如，第一阻挡绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
阻挡层BR可以设置在第一阻挡绝缘层BIL1上。阻挡层BR可以包含无定形碳。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一阻挡绝缘层BIL1上，但本公开不限于此。例如，可以在完成第一阻挡绝缘层BIL1的沉积之后沉积阻挡层BR。在另一示例中，可在相同工艺中同时沉积阻挡层BR和第一阻挡绝缘层BIL1。
第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。
在图6中，第二阻挡绝缘层BIL2可以设置在阻挡层BR和第一焊盘部分PD1上。第二阻挡绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。例如，第二阻挡绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
第二衬底SUB2可以设置在第二阻挡绝缘层BIL2上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在第二阻挡绝缘层BIL2和第二衬底SUB2中。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透第二阻挡绝缘层BIL2的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以具有锥形形状。
在图7中，显示层DPL可以堆叠在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
在图8中，可以从第一衬底SUB1的底表面去除载体衬底CG。例如，可以使用设置在载体衬底CG和第一衬底SUB1之间的牺牲层(未示出)从第一衬底SUB1的底表面去除载体衬底CG，但是本公开不限于此。
第一衬底SUB1的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化第一衬底SUB1的底表面。
第一阻挡绝缘层BIL1的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氟基气体(F-气体)的干法蚀刻工艺来图案化第一阻挡绝缘层BIL1的底表面。
阻挡层BR对于氟基气体(F-气体)可以具有高蚀刻选择性。例如，对于氟基气体(F-气体)，第一阻挡绝缘层BIL1的蚀刻速率可以设定为显著高于阻挡层BR的蚀刻速率。因此，在使用氟基气体(F-气体)的第一阻挡绝缘层BIL1的蚀刻工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面，以防止对第一焊盘部分PD1的损坏，并防止在第一焊盘部分PD1的底表面上产生颗粒。
在图9和图10中，阻挡层BR的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的灰化工艺来图案化阻挡层BR。因此，可以通过顺序图案化第一衬底SUB1、第一阻挡绝缘层BIL1和阻挡层BR来形成第一接触孔CNT1。第一焊盘部分PD1的底表面的一部分可以通过第一接触孔CNT1暴露。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺期间的第一焊盘部分PD1的膜抬起现象。
在图11中，可以在第一衬底SUB1的底表面上设置第二焊盘部分PD2。第二焊盘部分PD2可以插入到第一接触孔CNT1中并连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将数据驱动器DIC的信号传输到显示设备10。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图12是沿着图2的线I-I'截取的另一示例的剖视图。图12的显示设备与图3的显示设备的不同之处在于，它还包括第三阻挡绝缘层BIL3，将简要描述与上述配置相同的配置，或者将省略其描述。
参照图12，显示设备10可以包括第一衬底SUB1、第一阻挡绝缘层BIL1、阻挡层BR、第二阻挡绝缘层BIL2、第一焊盘部分PD1、第三阻挡绝缘层BIL3、第二衬底SUB2、显示层DPL、封装层TFE、第二焊盘部分PD2、连接膜ACF、柔性膜FPCB和数据驱动器DIC。
第一衬底SUB1可以支承显示设备10。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第一阻挡绝缘层BIL1可以设置在第一衬底SUB1上。第一阻挡绝缘层BIL1可以包括能够防止空气或湿气渗透的无机层。例如，第一阻挡绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
阻挡层BR可以设置在第一阻挡绝缘层BIL1上。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一阻挡绝缘层BIL1上，但本公开不限于此。在形成第一接触孔CNT1的工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面。阻挡层BR可以包含无定形碳。可以通过使用氧气(O2气体)的灰化工艺来图案化阻挡层BR。阻挡层BR对于氟基气体(F-气体)可以具有高蚀刻选择性。例如，对于氟基气体(F-气体)，第一阻挡绝缘层BIL1的蚀刻速率可以显著高于阻挡层BR的蚀刻速率。阻挡层BR对于氧气(O2气体)的蚀刻速率可以显著高于阻挡层BR对于氟基气体(F-气体)的蚀刻速率。因此，在使用氟基气体(F-气体)的第一阻挡绝缘层BIL1的蚀刻工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面，以防止对第一焊盘部分PD1的损坏，并防止在第一焊盘部分PD1的底表面上产生颗粒。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第二阻挡绝缘层BIL2和第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
第一接触孔CNT1可以限定在第一衬底SUB1、第一阻挡绝缘层BIL1和阻挡层BR中。第一接触孔CNT1可以从第一衬底SUB1的底表面图案化以穿透阻挡层BR的顶表面。例如，第一接触孔CNT1的下部宽度可以大于第一接触孔CNT1的上部宽度。也就是说，第一接触孔CNT1可以具有锥形形状。
第二阻挡绝缘层BIL2可以设置在阻挡层BR上。第二阻挡绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。例如，第二阻挡绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
第一焊盘部分PD1可以设置在第二阻挡绝缘层BIL2上。第一焊盘部分PD1可以与阻挡层BR直接接触，同时插入到设置在第二阻挡绝缘层BIL2中的第四接触孔CNT4中。第四接触孔CNT4可以在厚度方向(Z轴方向)上与第一接触孔CNT1重叠。第一焊盘部分PD1可以连接到插入到第二接触孔CNT2中的第一连接线CWL1。第一焊盘部分PD1可以通过插入到第一接触孔CNT1中的第二焊盘部分PD2电连接到柔性膜FPCB。第一焊盘部分PD1可以将从柔性膜FPCB接收的电信号提供给第一连接线CWL1。
第三阻挡绝缘层BIL3可以设置在第二阻挡绝缘层BIL2和阻挡层BR上。第三阻挡绝缘层BIL3可以包括能够防止空气或湿气渗透的无机层。例如，第三阻挡绝缘层BIL3可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。由于与图3的显示设备10相比，图12的显示设备10还包括第三阻挡绝缘层BIL3，因此可以改善显示设备10的阻挡功能。
第二衬底SUB2可以设置在第三阻挡绝缘层BIL3上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在第三阻挡绝缘层BIL3和第二衬底SUB2中。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透第三阻挡绝缘层BIL3的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以沿着厚度方向(Z轴方向)具有锥形形状。第二接触孔CNT2可以在厚度方向(Z轴方向)上与第一接触孔CNT1重叠，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并且连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部分PD2的底表面。连接膜ACF的一个表面可以附接到第二焊盘部分PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以包括各向异性导电膜。连接膜ACF可以将柔性膜FPCB电连接到第二焊盘部分PD2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将数据驱动器DIC的信号传输到显示设备10。例如，数据驱动器DIC可以是集成电路(IC)。数据驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换为模拟数据电压，并且通过柔性膜FPCB将模拟数据电压提供给显示区域DA的数据线。由于显示设备10包括设置在第二阻挡绝缘层BIL2上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图13、图14、图15、图16、图17、图18和图19是示出根据另一实施方式的显示设备的制造工艺的剖视图。在下文中，将简要描述与上述配置相同的配置，或者将省略其描述。
在图13中，载体衬底CG可以在显示设备10的制造工艺中支承显示设备10。例如，载体衬底CG可以是载体玻璃，但本公开不限于此。
第一衬底SUB1可以设置在载体衬底CG上。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第一阻挡绝缘层BIL1可以设置在第一衬底SUB1上。第一阻挡绝缘层BIL1可以包括能够防止空气或湿气渗透的无机层。
阻挡层BR可以设置在第一阻挡绝缘层BIL1上。阻挡层BR可以包含无定形碳。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一阻挡绝缘层BIL1上，但本公开不限于此。例如，可以在完成第一阻挡绝缘层BIL1的沉积之后沉积阻挡层BR。在另一示例中，可在相同工艺中同时沉积阻挡层BR和第一阻挡绝缘层BIL1。
第二阻挡绝缘层BIL2可以设置在阻挡层BR上。第二阻挡绝缘层BIL2可以包括能够防止空气或湿气渗透的无机层。
第一焊盘部分PD1可以设置在第二阻挡绝缘层BIL2的一个表面或顶表面上。第一焊盘部分PD1可以与阻挡层BR的一部分接触，同时插入到设置在第二阻挡绝缘层BIL2中的第四接触孔CNT4中。第四接触孔CNT4可以形成在形成第一接触孔CNT1的位置处。
在图14中，第三阻挡绝缘层BIL3可以设置在第二阻挡绝缘层BIL2和第一焊盘部分PD1上。第三阻挡绝缘层BIL3可以包括能够防止空气或湿气渗透的无机层。
第二衬底SUB2可以设置在第三阻挡绝缘层BIL3上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在第三阻挡绝缘层BIL3和第二衬底SUB2中。第二接触孔CNT2从第二衬底SUB2的顶表面蚀刻以穿透第三阻挡绝缘层BIL3的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以具有锥形形状。
在图15中，显示层DPL可以堆叠在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
在图16中，可以从第一衬底SUB1的底表面去除载体衬底CG。例如，可以使用设置在载体衬底CG和第一衬底SUB1之间的牺牲层(未示出)从第一衬底SUB1的底表面去除载体衬底CG，但是本公开不限于此。
第一衬底SUB1的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化第一衬底SUB1的底表面。
第一阻挡绝缘层BIL1的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氟基气体(F-气体)的干法蚀刻工艺来图案化第一阻挡绝缘层BIL1的底表面。
阻挡层BR对于氟基气体(F-气体)可以具有高蚀刻选择性。例如，对于氟基气体(F-气体)，第一阻挡绝缘层BIL1的蚀刻速率可以设定为显著高于阻挡层BR的蚀刻速率。因此，在使用氟基气体(F-气体)的第一阻挡绝缘层BIL1的蚀刻工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面，以防止对第一焊盘部分PD1的损坏，并防止在第一焊盘部分PD1的底表面上产生颗粒。
在图17和图18中，阻挡层BR的底表面可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的灰化工艺来图案化阻挡层BR。因此，可以通过顺序地图案化第一衬底SUB1、第一阻挡绝缘层BIL1和阻挡层BR来形成第一接触孔CNT1。第一焊盘部分PD1的底表面的一部分可以通过第一接触孔CNT1暴露。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第二阻挡绝缘层BIL2和第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
在图19中，第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并且连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将数据驱动器DIC的信号传输到显示设备10。由于显示设备10包括设置在第二阻挡绝缘层BIL2上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图20是沿着图2的线I-I'截取的又一示例的剖视图。图20的显示设备10与图3的显示设备10的不同之处在于阻挡绝缘层BIL的配置和阻挡层BR的布置，将简要描述与上述配置相同的配置，或者将省略其描述。
参照图20，显示设备10可以包括第一衬底SUB1、阻挡层BR、第一焊盘部分PD1、阻挡绝缘层BIL、第二衬底SUB2、显示层DPL、封装层TFE、第二焊盘部分PD2、连接膜ACF、柔性膜FPCB和数据驱动器DIC。
第一衬底SUB1可以支承显示设备10。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
阻挡层BR可以设置在第一衬底SUB1上。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一衬底SUB1上，但本公开不限于此。在形成第一接触孔CNT1的工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面。阻挡层BR可以包含无定形碳。可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化阻挡层BR。在显示设备10的制造工艺中，阻挡层BR可以阻挡从第一衬底SUB1产生的热量或气体传递到第一焊盘部分PD1。因此，阻挡层BR可以通过防止在显示设备10的制造工艺中由于热量或气体而导致的第一焊盘部分PD1的特性变化来防止第一焊盘部分PD1的膜抬起现象。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
第一衬底SUB1和阻挡层BR可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一衬底SUB1的底表面图案化以穿透阻挡层BR的顶表面。例如，第一接触孔CNT1的下部宽度可以大于第一接触孔CNT1的上部宽度。也就是说，第一接触孔CNT1可以具有锥形形状。
第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。第一焊盘部分PD1可以不插入到第一接触孔CNT1中。第一焊盘部分PD1可以连接到插入到第二接触孔CNT2中的第一连接线CWL1。第一焊盘部分PD1可以通过插入到第一接触孔CNT1中的第二焊盘部分PD2电连接到柔性膜FPCB。第一焊盘部分PD1可以将从柔性膜FPCB接收的电信号提供给第一连接线CWL1。
阻挡绝缘层BIL可以设置在阻挡层BR和第一焊盘部分PD1上。阻挡绝缘层BIL可以包括能够防止空气或湿气渗透的无机层。例如，阻挡绝缘层BIL可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
第二衬底SUB2可以设置在阻挡绝缘层BIL上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
阻挡绝缘层BIL和第二衬底SUB2可以包括第二接触孔CNT2。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透阻挡绝缘层BIL的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以具有锥形形状。第二接触孔CNT2可以在厚度方向(Z轴方向)上与第一接触孔CNT1重叠，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并且连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部分PD2的底表面。连接膜ACF的一个表面可以附接到第二焊盘部分PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以包括各向异性导电膜。连接膜ACF可以将柔性膜FPCB电连接到第二焊盘部分PD2。
柔性膜FPCB可以设置在第一衬底SUB1的底表面上。柔性膜FPCB的一侧可以连接到第二焊盘部分PD2，并且柔性膜FPCB的另一侧可以连接到第一衬底SUB1的底表面上的源电路板(未示出)。柔性膜FPCB可以将数据驱动器DIC的信号传输到显示设备10。例如，数据驱动器DIC可以是集成电路(IC)。数据驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换为模拟数据电压，并且可以通过柔性膜FPCB将模拟数据电压提供给显示区域DA的数据线。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图21、图22、图23、图24、图25和图26是示出根据又一实施方式的显示设备的制造工艺的剖视图。
在图21中，载体衬底CG可以在显示设备10的制造工艺中支承显示设备10。例如，载体衬底CG可以是载体玻璃，但本公开不限于此。
第一衬底SUB1可以设置在载体衬底CG上。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
阻挡层BR可以设置在第一衬底SUB1上。阻挡层BR可以包含无定形碳。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一衬底SUB1上，但本公开不限于此。
第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。
在图22中，阻挡绝缘层BIL可以设置在阻挡层BR和第一焊盘部分PD1上。阻挡绝缘层BIL可以包括能够防止空气或湿气渗透的无机层。例如，阻挡绝缘层BIL可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一个，但是本公开不限于此。
第二衬底SUB2可以设置在阻挡绝缘层BIL上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在阻挡绝缘层BIL和第二衬底SUB2中。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透阻挡绝缘层BIL的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以具有锥形形状。
在图23中，显示层DPL可以堆叠在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
在图24和图25中，可以从第一衬底SUB1的底表面去除载体衬底CG。例如，可以使用设置在载体衬底CG和第一衬底SUB1之间的牺牲层(未示出)从第一衬底SUB1的底表面去除载体衬底CG，但是本公开不限于此。
第一衬底SUB1和阻挡层BR可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化第一衬底SUB1和阻挡层BR。第一接触孔CNT1可以通过同时蚀刻第一衬底SUB1和阻挡层BR而形成。因此，可以改善第一接触孔CNT1的蚀刻工艺的可靠性。第一焊盘部分PD1的底表面的一部分可以通过第一接触孔CNT1暴露。
在显示设备10的制造工艺中，阻挡层BR可以阻挡从第一衬底SUB1产生的热量或气体传递到第一焊盘部分PD1。因此，阻挡层BR可以通过防止在显示设备10的制造工艺中由于热量或气体而导致的第一焊盘部分PD1的特性变化来防止第一焊盘部分PD1的膜抬起现象。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
在图26中，第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并且连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图27是沿着图2的线I-I'截取的又一示例的剖视图。图27中所示的显示设备10与图20中所示的显示设备10的不同之处在于阻挡层BR的配置。将简要给出或省略与上述配置相同的配置的描述。
参照图27，显示设备10可以包括第一衬底SUB1、阻挡层BR、第一焊盘部分PD1、阻挡绝缘层BIL、第二衬底SUB2、显示层DPL、封装层TFE、第二焊盘部分PD2、连接膜ACF、柔性膜FPCB和数据驱动器DIC。
阻挡层BR可以设置在第一衬底SUB1上。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一衬底SUB1上，但本公开不限于此。阻挡层BR可以图案化成对应于第一焊盘部分PD1。例如，阻挡层BR的不与第一焊盘部分PD1重叠的部分可以被去除。在形成第一接触孔CNT1的工艺中，阻挡层BR可以保护第一焊盘部分PD1的底表面。阻挡层BR可以包含无定形碳。在形成第一接触孔CNT1的工艺中，可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化阻挡层BR。在显示设备10的制造工艺中，阻挡层BR可以阻挡从第一衬底SUB1产生的热量或气体传递到第一焊盘部分PD1。因此，阻挡层BR可以通过防止在显示设备10的制造工艺中由于热量或气体而导致的第一焊盘部分PD1的特性变化来防止第一焊盘部分PD1的膜抬起现象。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
第一衬底SUB1和阻挡层BR可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一衬底SUB1的底表面图案化以穿透阻挡层BR的顶表面。例如，第一接触孔CNT1的下部宽度可以大于第一接触孔CNT1的上部宽度。也就是说，第一接触孔CNT1可以具有锥形形状。
第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。第一焊盘部分PD1可以不插入到第一接触孔CNT1中。第一焊盘部分PD1可以连接到插入到第二接触孔CNT2中的第一连接线CWL1。第一焊盘部分PD1可以通过插入到第一接触孔CNT1中的第二焊盘部分PD2电连接到柔性膜FPCB。第一焊盘部分PD1可以将从柔性膜FPCB接收的电信号提供给第一连接线CWL1。
第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并且连接到第一焊盘部分PD1的底部。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
图28、图29、图30、图31、图32和图33是示出根据又一实施方式的显示设备的制造工艺的剖视图。
在图28中，载体衬底CG可以在显示设备10的制造工艺中支承显示设备10。例如，载体衬底CG可以是载体玻璃，但本公开不限于此。
第一衬底SUB1可以设置在载体衬底CG上。第一衬底SUB1可以是基础衬底或基础构件。例如，第一衬底SUB1可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
阻挡层BR可以设置在第一衬底SUB1上。阻挡层BR可以包含无定形碳。可以使用等离子体增强化学气相沉积(PECVD)将阻挡层BR沉积在第一衬底SUB1上，但本公开不限于此。阻挡层BR可以图案化成对应于形成第一焊盘部分PD1的区域。例如，可以去除阻挡层BR的未形成第一焊盘部分PD1的部分。第一焊盘部分PD1可以设置在阻挡层BR的一个表面或顶表面上。
在图29中，阻挡绝缘层BIL可以设置在阻挡层BR和第一焊盘部分PD1上。阻挡绝缘层BIL可以包括能够防止空气或湿气渗透的无机层。
第二衬底SUB2可以设置在阻挡绝缘层BIL上。第二衬底SUB2可以是基础衬底或基础构件。例如，第二衬底SUB2可以包括诸如聚合物树脂的绝缘材料，诸如聚酰亚胺(PI)，但是本公开不限于此。
第二接触孔CNT2可以限定在阻挡绝缘层BIL和第二衬底SUB2中。第二接触孔CNT2可以从第二衬底SUB2的顶表面蚀刻以穿透阻挡绝缘层BIL的底表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。也就是说，第二接触孔CNT2可以具有锥形形状。
在图30中，显示层DPL可以堆叠在第二衬底SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在第二衬底SUB2上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。
在图31和图32中，可以从第一衬底SUB1的底表面去除载体衬底CG。例如，可以使用设置在载体衬底CG和第一衬底SUB1之间的牺牲层(未示出)从第一衬底SUB1的底表面去除载体衬底CG，但是本公开不限于此。
第一衬底SUB1和阻挡层BR可以经受干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种。例如，可以通过使用氧气(O2气体)的干法蚀刻工艺来图案化第一衬底SUB1和阻挡层BR。第一接触孔CNT1可以通过同时蚀刻第一衬底SUB1和阻挡层BR而形成。因此，可以改善第一接触孔CNT1的蚀刻工艺的可靠性。第一焊盘部分PD1的底表面的一部分可以通过第一接触孔CNT1暴露。
在显示设备10的制造工艺中，从第一衬底SUB1产生的热量或气体传递到第一焊盘部分PD1。因此，阻挡层BR可以通过防止在显示设备10的制造工艺中由于热量或气体而导致的第一焊盘部分PD1的特性变化来防止第一焊盘部分PD1的膜抬起现象。
当第一焊盘部分PD1直接设置在第一衬底SUB1上时，在第一焊盘部分PD1和第一衬底SUB1之间形成具有弱粘合强度的界面，并且因此，在显示设备10的制造工艺中可能发生第一焊盘部分PD1的膜抬起现象。由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1，因此可以防止显示设备10的制造工艺中的第一焊盘部分PD1的膜抬起现象。
在图33中，第二焊盘部分PD2可以设置在第一衬底SUB1的底表面上。第二焊盘部分PD2可以插入到第一接触孔CNT1中并连接到第一焊盘部分PD1。第二焊盘部分PD2可以从柔性膜FPCB接收各种电压或信号，并且将相应的电压或信号提供给第一焊盘部分PD1、第一连接线CWL1和第二连接线CWL2。
由于显示设备10包括设置在阻挡层BR上的第一焊盘部分PD1、设置在第一衬底SUB1的底表面上的第二焊盘部分PD2以及连接到第二焊盘部分PD2的柔性膜FPCB，因此可以最小化非显示区域NDA的尺寸。
图34是示出根据一个实施方式的拼接显示设备的结合结构的平面图，并且图35是沿着图34的线II-II'截取的剖视图。
参照图34和图35，拼接显示设备TD可以包括多个显示设备10、结合构件20和覆盖构件30。多个显示设备10可以布置成栅格形式，但不限于此。多个显示设备10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接，并且拼接显示设备TD可以具有特定的形状。例如，多个显示设备10可以具有相同的尺寸，但不限于此。对于另一示例，多个显示设备10可以具有不同的尺寸。
拼接显示设备TD可以包括第一显示设备10-1、第二显示设备10-2、第三显示设备10-3和第四显示设备10-4。显示设备10的数量和结合关系不限于图34的实施方式。显示设备10的数量可以根据显示设备10中的每个的尺寸和拼接显示设备TD的尺寸来确定。
显示设备10可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括用于显示图像的多个像素。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示设备TD可以包括设置在多个显示区域DA之间的联接区域SM。拼接显示设备TD可以通过连接相邻显示设备10的非显示区域NDA来形成。多个显示设备10可以通过设置在联接区域SM中的结合构件20或粘合构件彼此连接。多个显示设备10的联接区域SM中的每一个可以不包括焊盘部分或附接到焊盘部分的柔性膜。因此，多个显示设备10的显示区域DA之间的距离可以足够小，使得多个显示设备10之间的联接区域SM不被用户识别。此外，多个显示设备10的显示区域DA的外部光的反射率可以与多个显示设备10之间的联接区域SM的外部光的反射率基本上相同。因此，在拼接显示设备TD中，可以防止用户识别多个显示设备10之间的联接区域SM，从而减少多个显示设备10之间的断开感，并改善图像中的沉浸感。
显示设备10可以包括沿着多个行和多个列布置在显示区域DA中的多个像素。多个像素中的每一个可以包括由像素限定层或堤限定的发射区域LA，并且可以通过发射区域LA发射具有预定峰值波长的光。例如，显示设备10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每一个可以是其中从显示设备10的发光元件产生的光发射到显示设备10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中重复地顺序布置在第一方向(X轴方向)上。例如，第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸，第二发射区域LA2的尺寸可以大于第三发射区域LA3的尺寸，并且第一发射区域LA1的尺寸可以大于第三发射区域LA3的尺寸。对于另一示例，第一发射区域LA1的尺寸、第二发射区域LA2的尺寸和第三发射区域LA3的尺寸可以基本上相同。
显示设备10的显示区域DA可以包括围绕多个发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的颜色光彼此混合。
拼接显示设备TD可以通过使用设置在多个显示设备10之间的结合构件20将相邻显示设备10的侧表面彼此结合。结合构件20可以连接以栅格形式布置的第一显示设备10-1、第二显示设备10-2、第三显示设备10-3和第四显示设备10-4的侧表面，以实现拼接显示设备TD。结合构件20可以结合相邻显示设备10的第一衬底SUB1的侧表面、第一阻挡绝缘层BIL1的侧表面、阻挡层BR的侧表面、第二阻挡绝缘层BIL2的侧表面、第二衬底SUB2的侧表面、显示层DPL的侧表面以及封装层TFE的侧表面。
例如，结合构件20可以由具有相对薄厚度的粘合剂或双面胶带制成，以最小化多个显示设备10之间的间隙。对于另一示例，结合构件20可以由具有相对薄厚度的结合框架形成，以最小化多个显示设备10之间的间隙。因此，在拼接显示设备TD中，可以防止用户识别多个显示设备10之间的联接区域SM。
覆盖构件30可以设置在多个显示设备10和结合构件20的顶表面上，以覆盖多个显示设备10和结合构件20。例如，覆盖构件30可以设置在多个显示设备10中的每一个的封装层TFE的顶表面上。覆盖构件30可以保护拼接显示设备TD的顶表面。

Claims (20)

1.显示设备，包括：
第一衬底；
阻挡层，设置在所述第一衬底上并且具有无定形碳；
第一焊盘部分，设置在所述阻挡层上；
第二衬底，设置在所述第一焊盘部分上；
显示层，设置在所述第二衬底上；以及
第二焊盘部分，设置在所述第一衬底的底表面上并且插入到形成在所述第一衬底和所述阻挡层中的第一接触孔中。
2.根据权利要求1所述的显示设备，还包括设置在所述第一衬底和所述阻挡层之间的第一阻挡绝缘层，所述第一接触孔形成在所述第一阻挡绝缘层中。
3.根据权利要求2所述的显示设备，其中，对于氟基气体，所述第一阻挡绝缘层的蚀刻速率高于所述阻挡层的蚀刻速率。
4.根据权利要求2所述的显示设备，还包括设置在所述第一焊盘部分和所述第二衬底之间的第二阻挡绝缘层。
5.根据权利要求4所述的显示设备，其中，所述第一阻挡绝缘层和所述第二阻挡绝缘层中的每一个包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一种。
6.根据权利要求4所述的显示设备，还包括第一连接线，所述第一连接线设置在所述第二衬底上并且通过形成在所述第二衬底和所述第二阻挡绝缘层中的第二接触孔连接到所述第一焊盘部分。
7.根据权利要求1所述的显示设备，其中，所述显示层包括：
薄膜晶体管层，设置在所述第二衬底上并且包括薄膜晶体管；
发光元件层，设置在所述薄膜晶体管层上并且包括发光元件；以及
波长转换层，设置在所述发光元件层上以转换从所述发光元件发射的光的波长。
8.根据权利要求1所述的显示设备，还包括：
柔性膜，设置在所述第一衬底的所述底表面上并且连接到所述第二焊盘部分的底表面；以及
数据驱动器，设置在所述柔性膜上，所述数据驱动器配置为向所述第一焊盘部分提供数据电压。
9.根据权利要求2所述的显示设备，还包括：
第二阻挡绝缘层，设置在所述阻挡层上；
第三阻挡绝缘层，设置在所述第二阻挡绝缘层和所述第二衬底之间；以及
第一连接线，在所述第二衬底上并且通过形成在所述第二衬底和所述第三阻挡绝缘层中的第二接触孔连接到所述第一焊盘部分。
10.根据权利要求9所述的显示设备，其中，所述第一焊盘部分设置在所述第二阻挡绝缘层上，并且插入到设置在所述第二阻挡绝缘层中的第三接触孔中，以与所述阻挡层接触。
11.根据权利要求1所述的显示设备，其中，所述阻挡层对于氧气的蚀刻速率高于所述阻挡层对于氟基气体的蚀刻速率。
12.根据权利要求1所述的显示设备，其中，所述阻挡层图案化成对应于所述第一焊盘部分。
13.制造显示设备的方法，所述方法包括以下步骤：
提供载体衬底和设置在所述载体衬底上的第一衬底；
形成设置在所述第一衬底上并且具有无定形碳的阻挡层；
在所述阻挡层上形成第一焊盘部分；
形成设置在所述第一焊盘部分上的第二衬底；
去除所述载体衬底；
通过图案化所述第一衬底和所述阻挡层，在所述第一衬底和所述阻挡层中形成第一接触孔；以及
在所述第一衬底的底表面上形成第二焊盘部分，并且所述第二焊盘部分插入到所述第一接触孔中以连接到所述第一焊盘部分。
14.根据权利要求13所述的方法，还包括在所述第一衬底和所述阻挡层之间形成第一阻挡绝缘层的步骤，
其中，通过以下步骤完成形成所述第一接触孔：
通过使用氟基气体的干法蚀刻工艺图案化所述第一阻挡绝缘层；以及
通过使用氧气的灰化工艺图案化所述阻挡层。
15.根据权利要求14所述的方法，还包括以下步骤：
形成设置在所述第一焊盘部分和所述第二衬底之间的第二阻挡绝缘层；
通过图案化所述第二衬底和所述第二阻挡绝缘层，在所述第二衬底和所述第二阻挡绝缘层中形成第二接触孔；以及
形成设置在所述第二衬底上的第一连接线，并且所述第一连接线通过形成在所述第二衬底和所述第二阻挡绝缘层中的所述第二接触孔连接到所述第一焊盘部分。
16.根据权利要求14所述的方法，还包括形成设置在所述阻挡层上的第二阻挡绝缘层的步骤，
其中，形成所述第一焊盘部分包括：
形成设置在所述第二阻挡绝缘层上的所述第一焊盘部分，
并且所述第一焊盘部分插入到设置在所述第二阻挡绝缘层中的第三接触孔中以与所述阻挡层直接接触。
17.根据权利要求13所述的方法，其中，形成所述第一接触孔包括通过使用氧气的干法蚀刻工艺同时蚀刻所述第一衬底和所述阻挡层。
18.根据权利要求17所述的方法，其中，形成所述阻挡层包括将所述阻挡层图案化成与形成所述第一焊盘部分的区域对应。
19.拼接显示设备，包括：
多个显示设备，各自包括显示区域和围绕所述显示区域的非显示区域，所述显示区域包括多个像素；以及
结合构件，配置为结合所述多个显示设备，
其中，所述多个显示设备中的每一个包括：
第一衬底；
阻挡层，设置在所述第一衬底上并且具有无定形碳；
第一焊盘部分，设置在所述阻挡层上；
第二衬底，设置在所述第一焊盘部分上；
显示层，设置在所述第二衬底上；以及
第二焊盘部分，设置在所述第一衬底的底表面上并且插入到形成在所述第一衬底和所述阻挡层中的第一接触孔中。
20.根据权利要求19所述的拼接显示设备，其中，所述多个显示设备中的每一个还包括设置在所述第一衬底和所述阻挡层之间的第一阻挡绝缘层，所述第一接触孔形成在所述第一阻挡绝缘层中，以及
对于氟基气体，所述第一阻挡绝缘层的蚀刻速率高于所述阻挡层的蚀刻速率。
CN202210206417.8A 2021-03-02 2022-03-02 显示设备、制造其的方法和包括其的拼接显示设备 Pending CN115000132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0027203 2021-03-02
KR1020210027203A KR20220124305A (ko) 2021-03-02 2021-03-02 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN115000132A true CN115000132A (zh) 2022-09-02

Family

ID=83024079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210206417.8A Pending CN115000132A (zh) 2021-03-02 2022-03-02 显示设备、制造其的方法和包括其的拼接显示设备

Country Status (3)

Country Link
US (1) US20220285428A1 (zh)
KR (1) KR20220124305A (zh)
CN (1) CN115000132A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007754A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20240065603A (ko) * 2022-11-03 2024-05-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 타일형 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198628A (ja) * 2005-05-11 2008-08-28 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
EP2137337A2 (de) * 2007-02-23 2009-12-30 Technische Universität Kaiserslautern Plasmadeponiertes elektrisch isolierendes, diffusionsdichtes und elastisches schichtsystem
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US10170711B2 (en) * 2015-05-05 2019-01-01 Apple Inc. Display with vias to access driver circuitry
US20190187003A1 (en) * 2017-12-14 2019-06-20 Lam Research Corporation Corrosion-Resistant Temperature Sensor Probe
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
KR20220096922A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치

Also Published As

Publication number Publication date
KR20220124305A (ko) 2022-09-14
US20220285428A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
CN115000132A (zh) 显示设备、制造其的方法和包括其的拼接显示设备
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN115207041A (zh) 显示装置、其提供方法以及包括显示装置的平铺显示装置
CN114597228A (zh) 显示装置和拼接显示装置
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4365947A1 (en) Display device, method of manufacturing the same, and tiled display device
EP4365671A1 (en) Display device, method of manufacturing the same and tiled display device
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230129075A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
EP4239680A1 (en) Display device and tiled display device including the same
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230129106A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230129095A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230140659A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220097758A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230001045A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220095288A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230167181A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117501838A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination