CN114995568B - 一种负线性率调整率的电流源 - Google Patents
一种负线性率调整率的电流源 Download PDFInfo
- Publication number
- CN114995568B CN114995568B CN202210808999.7A CN202210808999A CN114995568B CN 114995568 B CN114995568 B CN 114995568B CN 202210808999 A CN202210808999 A CN 202210808999A CN 114995568 B CN114995568 B CN 114995568B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- electrode
- mos transistor
- drain electrode
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种负线性率调整率的电流源，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；偏置电路的另一端通过乘法器电路与第六MOS管的栅极相连接，第三MOS管的漏极与第六MOS管的源极相连接，第六MOS管的漏极接地；第一MOS管的漏极和第二MOS管的漏极分别与乘法器电路相连接；第四MOS管的漏极与乘法器电路相连接，第五MOS管的漏极为总输出端。偏置电路产生的偏置电流经过乘法器电路以及主要电路后，在第三MOS管、第四MOS管和第六MOS管组成的一级增益反馈级中，能够有效降低总输出端电流的线性调整率，通过反向抵消电源电压自身存在的正向线性调整率的方式，满足较低线性调整率的使用要求。
Description
技术领域
本发明涉及电力电子技术领域，特别是涉及一种负线性率调整率的电流源。
背景技术
精准电流源电路是高精度模拟芯片必不可少的组成部分，用于提供电路工作所需要的电流偏置。一般需要设计出尽量与其它参数无关，比如与电源电压变化无关的电流源。以下就通过示例的方法，给出几种典型的以电源不相干的电流源设计方法。
图1是一个常用的电流源电路。201是基准模块，产生一个基准电压Vref，该电压是一个与VDD无关的精准电压。202是运算放大器，203是电阻，204是N型MOS管，205和206是P型MOS管。运算放大器202、N型MOS管204、电阻203形成一个负反馈结构。该结构使电阻203两端的压降等于基准电压Vref。因此，电阻203流过的电流为：
电阻203、N型MOS管204、P型MOS管205、206流过的电流都是相等的，因此：
式子(2)依然是图2输出电流的近似表达式。实际的输出电流，依然受到很多因素的影响，比如基准电压、运算放大器的增益、N型MOS管204和P型MOS管206的有限增益。这些因素对电源电压VDD的依赖，会传导到输出电流，使输出电流IOUT依然与电源电压有一定的相关性。不过，图2电流源对电源电压VDD的相关性相比图1减少了许多。
图3是给出的第三个电流源实例。P型MOSFET 301、302，运算放大器303，电阻304，NPN晶体管305、306组成一个负反馈结构，该结构的反馈作用使AN1和BN1的端电压相等，并且使P型MOS管301、302、307流过的电流也相等，该电流可以计算得出：
其中VT是一个与温度成正比的常数。因此，式子(3)产生的是一个以温度成正比的电流。
P型MOSFET 309、310，运算放大器311，电阻313，NPN晶体管312组成令一个负反馈结构，该结构的反馈作用使AN2和BN2的端电压相等，并且使P型MOS管309、310、308流过的电流也相等，该电流可以计算得出：
其中，Vbe312是NPN晶体管312的基极、发射极电压，是一个负温度系数的电压，因此，式子(4)产生的是一个负温度系数的电流。
最终的输出电流IOUT是P型MOS管307、308产生的电流之和。即：
图2产生的电流也是与电源电压VDD无关的电流，但是因为运算放大器303、311有限的增益，以及P型MOS管301、302、307、308、309、310有限的阻抗，最终导致输出电流也会与电源电压有一定的相关性。
图2和图3所示的电路图采用更加复杂的电路结构，得到比图1所示电路图精度更高的电流源，但是因为其结构复杂，影响其精度的因素也随之增多，再加上其正的线性调整率的特性，当输入到处理电路模块的时候，一级一级的级联，会不断增加其对电源电压的相关性。最终的结果是，一个完全与VDD无关的外部信号输入，在具体电路结构下，输出的最终信号将表现出与VDD 1％左右的线性相关性，当前的电流源普遍存在较高的线型率，明显地与VDD存在相关关系。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种负线性率调整率的电流源，用于解决现有技术中难以降低电源电压的线性调整率的问题。
为实现上述目的及其他相关目的，本发明提供一种负线性率调整率的电流源，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；
所述偏置电路的一端、所述第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极和第五MOS管的源极分别与电源相连接；所述偏置电路的另一端通过所述乘法器电路与所述第六MOS管的栅极相连接，所述第三MOS管的漏极与所述第六MOS管的源极相连接，所述第六MOS管的漏极接地；
所述第一MOS管的栅极与所述第二MOS管的栅极相连接，所述第一MOS管的漏极和第二MOS管的漏极分别与所述乘法器电路相连接；
所述第三MOS管的栅极、所述第四MOS管的栅极和第五MOS管的栅极相连接，所述第四MOS管的漏极与所述乘法器电路相连接，所述第五MOS管的漏极为总输出端。
于本发明的一实施例中，所述偏置电路包括第一电阻、第二电阻、第七MOS管和第八MOS管，所述第一电阻的一端和第八MOS管的源极分别与所述电源相连接，所述第一电阻的另一端分别与所述第七MOS管的源极和第八MOS管的栅极相连接，所述第七MOS管的栅极连接于所述第八MOS管的漏极上并通过所述第二电阻接地，所述第七MOS管的漏极与所述乘法器电路相连接。
于本发明的一实施例中，所述乘法器电路包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第三电阻，所述第九MOS管的源极与所述第七MOS管的漏极相连接，所述第十MOS管的源极与所述第九MOS管的漏极相连接，所述第十MOS管的漏极接地；
所述第九MOS管的栅极与所述第十一MOS管的栅极相连，所述第十一MOS管的源极分别与所述第一MOS管的漏极和第四MOS管的漏极相连接，所述第十一MOS管的漏极通过所述第三电阻接地；
所述第十一MOS管的漏极还与所述第十二MOS管的栅极相连接，所述第十二MOS管的源极分别与所述第二MOS管的漏极以及第六MOS管的栅极相连接，所述第十二MOS管的漏极接地。
于本发明的一实施例中，所述第九MOS管的源极与所述第九MOS管的栅极短接，所述第十MOS管的源极与所述第十MOS管的栅极短接。
于本发明的一实施例中，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第七MOS管和第八MOS管均为P沟道结型场效应管，所述第六MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管均为N沟道结型场效应管。
于本发明的一实施例中，所述第一MOS管的栅极和第一MOS管的漏极短接，所述第三MOS管的栅极和第三MOS管的漏极短接。
如上所述，本发明的一种负线性率调整率的电流源，具有以下有益效果：偏置电路产生的偏置电流经过乘法器电路以及由第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管组成的电路后，在第三MOS管、第四MOS管和第六MOS管组成的一级增益反馈级中，能够有效降低总输出端电流的线性调整率，通过反向抵消电源电压自身存在的正向线性调整率的方式，满足较低线性调整率的使用要求。
附图说明
图1为现有的一种电流源电路设计示意图；
图2为现有的另一电流源电路设计示意图；
图3为现有的另一电流源电路实现方法示意图；
图4为本发明的负线性率调整率的电流源电路示意图；
图5为本发明的负线性率调整率的电流源的最终调整率仿真结果示意图。
元件标号说明
1 偏置电路 Q8第八MOS管
2 乘法器电路 Q9第九MOS管
Q1 第一MOS管 Q10第十MOS管
Q2 第二MOS管 Q11第十一MOS管
Q3 第三MOS管 Q12第十二MOS管
Q4 第四MOS管 R1第一电阻
Q5 第五MOS管 R2第二电阻
Q6 第六MOS管 R3第三电阻
Q7 第七MOS管
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图4至图5，本发明提供一种负线性率调整率的电流源，其特征在于，包括偏置电路1、乘法器电路2、第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5和第六MOS管Q6；
所述偏置电路1的一端、所述第一MOS管Q1的源极、第二MOS管Q2的源极、第三MOS管Q3的源极、第四MOS管Q4的源极和第五MOS管Q5的源极分别与电源相连接；所述偏置电路1的另一端通过所述乘法器电路2与所述第六MOS管Q6的栅极相连接，所述第三MOS管Q3的漏极与所述第六MOS管Q6的源极相连接，所述第六MOS管Q6的漏极接地；
所述第一MOS管Q1的栅极与所述第二MOS管Q2的栅极相连接，所述第一MOS管Q1的漏极和第二MOS管Q2的漏极分别与所述乘法器电路2相连接；
所述第三MOS管Q3的栅极、所述第四MOS管Q4的栅极和第五MOS管Q5的栅极相连接，所述第四MOS管Q4的漏极与所述乘法器电路2相连接，所述第五MOS管Q5的漏极为总输出端，所述总输出端输出的电流为I总。
在本实施例中，所述偏置电路1包括第一电阻R1、第二电阻R2、第七MOS管Q7和第八MOS管Q8，所述第一电阻R1的一端和第八MOS管Q8的源极分别与所述电源相连接，所述第一电阻R1的另一端分别与所述第七MOS管Q7的源极和第八MOS管Q8的栅极相连接，所述第七MOS管Q7的栅极连接于所述第八MOS管Q8的漏极上并通过所述第二电阻R2接地，所述第七MOS管Q7的漏极与所述乘法器电路2相连接。
在本实施例中，所述第一电阻R1为第七MOS管Q7提供偏置电流；而第二电阻R2为第八MOS管Q8提供偏置电流。其中，偏置电路1输出电流为经过第八MOS管Q8的源极的电流I8，可以表达为：
其中VTHQ7为所述第七MOS管Q7的阈值电压。从式子(6)可以看出，经过第八MOS管Q8的源极的电流I8等于所述第七MOS管Q7的阈值电压除以第二电阻R2的阻值，但是其实上得到的VTHQ7是与电源电压VDD相关的。
所述第一电阻R1为第七MOS管Q7提供偏置电流，根据MOS管电流公式，有如下表达式：
由式子(7)可以得到：
式子(8)才是完整的电流表达式，式子(6)只是一个近似表达式。由式子(8)可以看出，本实施例中的偏置电路1输出电流与电源电压VDD存在一定的相关性的。
所述乘法器电路2包括第九MOS管Q9、第十MOS管Q10、第十一MOS管Q11、第十二MOS管Q12和第三电阻R3，所述第九MOS管Q9的源极与所述第七MOS管Q7的漏极相连接，所述第十MOS管Q10的源极与所述第九MOS管Q9的漏极相连接，所述第十MOS管Q10的漏极接地；
所述第九MOS管Q9的栅极与所述第十一MOS管Q11的栅极相连，所述第十一MOS管Q11的源极分别与所述第一MOS管Q1的漏极和第四MOS管Q4的漏极相连接，所述第十一MOS管Q11的漏极通过所述第三电阻R3接地；经过第九MOS管Q9的源极的电流为I9，偏置电路1产生的偏置电流为I9，通过第九MOS管Q9馈入乘法器电路2。
在本实施例中，所述第十一MOS管Q11的漏极还与所述第十二MOS管Q12的栅极相连接，所述第十二MOS管Q12的源极分别与所述第二MOS管Q2的漏极以及第六MOS管Q6的栅极相连接，所述第十二MOS管Q12的漏极接地。
优选的，所述第九MOS管Q9的源极与所述第九MOS管Q9的栅极短接，所述第十MOS管Q10的源极与所述第十MOS管Q10的栅极短接。
第三电阻R3两端的电压在第十二MOS管Q12的基极和发射极的作用下，电压钳位在Vbe～0.7V，此时经过第十一MOS管Q11的源极的电流为I11；经过第十二MOS管Q12的源极的电流为I12；经过第六MOS管Q6的源极的电流为I6。
第三MOS管Q3、第四MOS管Q4和第六MOS管Q6组成的一级增益反馈级，使得：
I11＝I12+I6＝I12+I总----式子(9)
由式子(9)经过推导得到以下等式：
I总＝I11-I12----式子(10)
因为I11和I12的调整率都是正数，并且I12的数值大于I11的数值，可得I总的调整率为负值。
可选的，所述第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5、第七MOS管Q7和第八MOS管Q8均为P沟道结型场效应管，所述第六MOS管Q6、第九MOS管Q9、第十MOS管Q10、第十一MOS管Q11和第十二MOS管Q12均为N沟道结型场效应管。请参阅图4，具体的，所述第一MOS管Q1的栅极和第一MOS管Q1的漏极短接，所述第三MOS管Q3的栅极和第三MOS管Q3的漏极短接。
在一可行实施例中，当电流源为正的调整率时，因为后续各级处理电路的叠加，最终的输出信号将叠加更大的对VDD的相关性。而当输入负线性调整率的电流源时，该电流源的负调整率将与处理电路的正调整率相互抵消，使最终的输出信号得到接近于0的调整率。本实施例中，由第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5和第六MOS管Q6组成的电路能够将偏置电路1产生的偏执电流进行有效处理，在乘法器电路2的反馈作用下，有效抵消偏置电流的正调整率，得到具有更低调整率的总输出端输出的电流为I总，本实施例中的I总将现有电流源的调整率提升至少两个数量级(即100倍)，在现实生产生活中产生巨大的作用。
在另一可行实施例中，电流源的调整率为-0.11‰，各级处理电路的叠加调整率为+0.1‰，那么叠加后的调整率为：(-0.11‰)+(+0.1‰)＝0.01‰；最终的输出调整率比各自的调整率还小了一个数量级！
请参阅图5，3V的输出电压，在输入电压增加8V的情况下，增加了5.6uV。也即调整率为5.6uV/3V/8V＝0.0002‰/V；即输入电压每增加1V，输出电压增加0.0002‰！实际达到效果能够完全满足低线性调整率的使用要求。
综上所述，本发明的负线性率调整率的电流源，偏置电路1产生的偏置电流经过乘法器电路2以及由第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5和第六MOS管Q6组成的电路后，在第三MOS管Q3、第四MOS管Q4和第六MOS管Q6组成的一级增益反馈级中，能够有效降低总输出端电流的线性调整率，通过反向抵消电源电压自身存在的正向线性调整率的方式，满足较低线性调整率的使用要求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种负线性率调整率的电流源，其特征在于，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；
所述偏置电路的一端、所述第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极和第五MOS管的源极分别与电源相连接；所述偏置电路的另一端通过所述乘法器电路与所述第六MOS管的栅极相连接，所述第三MOS管的漏极与所述第六MOS管的源极相连接，所述第六MOS管的漏极接地；
所述第一MOS管的栅极与所述第二MOS管的栅极相连接，所述第一MOS管的漏极和第二MOS管的漏极分别与所述乘法器电路相连接；
所述第三MOS管的栅极、所述第四MOS管的栅极和第五MOS管的栅极相连接，所述第四MOS管的漏极与所述乘法器电路相连接，所述第五MOS管的漏极为总输出端；
所述偏置电路包括第一电阻、第二电阻、第七MOS管和第八MOS管，所述第一电阻的一端和第八MOS管的源极分别与所述电源相连接，所述第一电阻的另一端分别与所述第七MOS管的源极和第八MOS管的栅极相连接，所述第七MOS管的栅极连接于所述第八MOS管的漏极上并通过所述第二电阻接地，所述第七MOS管的漏极与所述乘法器电路相连接；
所述乘法器电路包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第三电阻，所述第九MOS管的源极与所述第七MOS管的漏极相连接，所述第十MOS管的源极与所述第九MOS管的漏极相连接，所述第十MOS管的漏极接地；
所述第九MOS管的栅极与所述第十一MOS管的栅极相连，所述第十一MOS管的源极分别与所述第一MOS管的漏极和第四MOS管的漏极相连接，所述第十一MOS管的漏极通过所述第三电阻接地；
所述第十一MOS管的漏极还与所述第十二MOS管的栅极相连接，所述第十二MOS管的源极分别与所述第二MOS管的漏极以及第六MOS管的栅极相连接，所述第十二MOS管的漏极接地；
所述第九MOS管的源极与所述第九MOS管的栅极短接，所述第十MOS管的源极与所述第十MOS管的栅极短接。
2.根据权利要求1所述的负线性率调整率的电流源，其特征在于：所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第七MOS管和第八MOS管均为P沟道结型场效应管，所述第六MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管均为N沟道结型场效应管。
3.根据权利要求1所述的负线性率调整率的电流源，其特征在于：所述第一MOS管的栅极和第一MOS管的漏极短接，所述第三MOS管的栅极和第三MOS管的漏极短接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210808999.7A CN114995568B (zh) | 2022-07-11 | 2022-07-11 | 一种负线性率调整率的电流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210808999.7A CN114995568B (zh) | 2022-07-11 | 2022-07-11 | 一种负线性率调整率的电流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114995568A CN114995568A (zh) | 2022-09-02 |
| CN114995568B true CN114995568B (zh) | 2023-11-17 |
Family
ID=83020440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210808999.7A Active CN114995568B (zh) | 2022-07-11 | 2022-07-11 | 一种负线性率调整率的电流源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114995568B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102609025A (zh) * | 2012-03-16 | 2012-07-25 | 电子科技大学 | 一种动态电流倍增电路及集成该电路的线性稳压器 |
| CN103580627A (zh) * | 2012-07-16 | 2014-02-12 | 英特尔移动通信有限责任公司 | 放大器电路、方法和移动通信装置 |
| CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
| CN105005345A (zh) * | 2014-04-24 | 2015-10-28 | 苏州华芯微电子股份有限公司 | 一种低功耗高速电源钳位电路 |
| CN106055001A (zh) * | 2016-06-08 | 2016-10-26 | 中国电子科技集团公司第五十八研究所 | 一种改进的参考电流源电路 |
| CN106411273A (zh) * | 2016-10-27 | 2017-02-15 | 广西师范大学 | 一种应用信号衰减技术的跨导放大器及方法 |
| CN107396481A (zh) * | 2016-05-16 | 2017-11-24 | 上海路傲电子科技有限公司 | 一种线性恒流驱动电路 |
| CN108646846A (zh) * | 2018-06-29 | 2018-10-12 | 苏州锴威特半导体有限公司 | 一种零温漂电流偏置电路 |
| CN112000168A (zh) * | 2020-07-28 | 2020-11-27 | 广东美的白色家电技术创新中心有限公司 | 电流源 |
-
2022
- 2022-07-11 CN CN202210808999.7A patent/CN114995568B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102609025A (zh) * | 2012-03-16 | 2012-07-25 | 电子科技大学 | 一种动态电流倍增电路及集成该电路的线性稳压器 |
| CN103580627A (zh) * | 2012-07-16 | 2014-02-12 | 英特尔移动通信有限责任公司 | 放大器电路、方法和移动通信装置 |
| CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
| CN105005345A (zh) * | 2014-04-24 | 2015-10-28 | 苏州华芯微电子股份有限公司 | 一种低功耗高速电源钳位电路 |
| CN107396481A (zh) * | 2016-05-16 | 2017-11-24 | 上海路傲电子科技有限公司 | 一种线性恒流驱动电路 |
| CN106055001A (zh) * | 2016-06-08 | 2016-10-26 | 中国电子科技集团公司第五十八研究所 | 一种改进的参考电流源电路 |
| CN106411273A (zh) * | 2016-10-27 | 2017-02-15 | 广西师范大学 | 一种应用信号衰减技术的跨导放大器及方法 |
| CN108646846A (zh) * | 2018-06-29 | 2018-10-12 | 苏州锴威特半导体有限公司 | 一种零温漂电流偏置电路 |
| CN112000168A (zh) * | 2020-07-28 | 2020-11-27 | 广东美的白色家电技术创新中心有限公司 | 电流源 |
Non-Patent Citations (2)
| Title |
|---|
| 一种低电压高精度CMOS基准电流源设计新技术;胡学骏, 赵慧民;电视技术(02);全文 * |
| 高速抗噪声CMOS动态电路设计(英文);赖练章;汤庭鳌;林殷茵;;半导体学报(06);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114995568A (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880534B2 (en) | Reference circuit for providing precision voltage and precision current | |
| US7049889B2 (en) | Differential stage voltage offset trim circuitry | |
| US8405459B2 (en) | Folded cascode differential amplifier and semiconductor device | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| KR20070043601A (ko) | 연산 증폭기 | |
| US9350304B2 (en) | Quiescent current equalization method, output stage circuit, class AB amplifier and electronic device | |
| WO2020103725A1 (zh) | 差分输入电路及放大电路、显示装置 | |
| JP6582594B2 (ja) | 演算増幅回路 | |
| Gupta et al. | Design of high PSRR folded cascode operational amplifier for LDO applications | |
| CN114995568B (zh) | 一种负线性率调整率的电流源 | |
| JP2015177193A (ja) | 反転増幅回路 | |
| CN112965565B (zh) | 一种低温漂的带隙基准电路 | |
| CN110445482B (zh) | 一种低功耗高摆率的比较器 | |
| CN114690843A (zh) | 一种低功耗的mos管温度传感器电路 | |
| CN111026219B (zh) | 一种共源共栅结构的基准源 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| Panagiotopoulos et al. | A current-mode exponential amplifier | |
| JP3235253B2 (ja) | 増幅器 | |
| CN112558672A (zh) | 基准电流源及包含基准电流源的芯片 | |
| KR101766586B1 (ko) | 콘스탄트 트랜스 컨덕턴스 전류 소스 및 이를 이용한 연산 증폭기 | |
| Sabharwal et al. | Various current mirror topologies: a survey | |
| CN114567275B (zh) | 一种增益自举放大电路 | |
| CN112825002B (zh) | 基准电流源电路 | |
| US7233175B2 (en) | Amplitude limiting circuit | |
| KR20050030610A (ko) | 커런트 미러 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231009 Address after: Room 2-070, Building 10, No. 183 Suhong East Road, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215000 Applicant after: Suzhou Huaxin Semiconductor Technology Co.,Ltd. Address before: 201612 4th floor, building 5, No.518, Xinzhuan Road, Xinqiao Town, Songjiang District, Shanghai Applicant before: Shanghai Biyang Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |