CN114975112A - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN114975112A
CN114975112A CN202210420885.5A CN202210420885A CN114975112A CN 114975112 A CN114975112 A CN 114975112A CN 202210420885 A CN202210420885 A CN 202210420885A CN 114975112 A CN114975112 A CN 114975112A
Authority
CN
China
Prior art keywords
side wall
hard mask
layer
polysilicon gate
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210420885.5A
Other languages
English (en)
Inventor
王强
刘哲郡
黄然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202210420885.5A priority Critical patent/CN114975112A/zh
Publication of CN114975112A publication Critical patent/CN114975112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件的形成方法，包括：提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅；在层叠的所述二氧化硅层、伪多晶硅栅、硬掩膜层的两侧依次形成侧墙一、侧墙二；形成光刻胶，通过光刻工艺将所述伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；湿法去除所述光刻胶暴露出的侧墙二，使所述侧墙一露出；去除所述硬掩膜层，并同时将所述侧墙一高出所述伪多晶硅栅的牛角进行去除。通过增加湿法去除工艺，对于侧墙二进行去除，使得侧墙一裸露出，在回刻刻蚀的过程中直接刻蚀侧墙一，从而能够解决牛角难以去除的问题。

Description

一种半导体器件的形成方法
技术领域
本发明涉及微电子半导体制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
高介电常数金属栅极(High-k/Metal Gate，HKMG)工艺如28nm的HKMG中需要同时形成高介电常数(HK)的栅介质层以及金属栅(MG)，在后金属栅极工艺中，通常采用虚拟栅极结构(即伪栅极结构的多晶硅栅((Dummy Poly Gate，可简称为伪多晶硅栅)技术来形成伪多晶硅栅、位于即伪多晶硅栅侧壁上的侧墙、位于伪多晶硅栅及侧墙底部的栅介质层和位于伪多晶硅栅两侧的源漏区(两侧源漏区之间为沟道区)，见图1中的源区8和漏区9，之后再进行金属栅的置换，即将伪栅极结构的多晶硅栅去除(Dummy poly remove，DPR)，再用金属填充伪多晶硅栅的去除区域形成金属栅。其中通常需要在多晶硅层上形成硬掩膜层(未图示)，以进行相应的光刻和刻蚀来形成伪多晶硅栅，因此之后在伪多晶硅栅上形成的侧墙还覆盖在硬掩膜层的侧壁上，由此导致侧墙(Spacer)的顶部高于伪多晶硅栅而形成牛角401(Horn)，见图1。
理想情况下，在需要进行金属栅的置换时，该牛角401能在去除硬掩膜层的过程中完全被去除，但因多晶硅大小、图形密集区(density)不同，不同器件区域的多晶硅(poly)上光刻胶(PR)负载(loading)不同，部分大的多晶硅区域或图形密集区(density)的牛角不能完全被去除，导致后续工艺留渣(suffer Residue)，影响晶圆允收测试(WaferAcceptance Test)以及芯片针测(Chip Probing)。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决牛角难以去除的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅；
在层叠的所述二氧化硅层、伪多晶硅栅、硬掩膜层的两侧依次形成侧墙一、侧墙二；
形成光刻胶，通过光刻工艺将所述伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；
湿法去除所述光刻胶暴露出的侧墙二，使所述侧墙一露出；
去除所述硬掩膜层，并同时将所述侧墙一高出所述伪多晶硅栅的牛角进行去除，使得所述伪多晶硅栅的高度与所述侧墙一的顶部齐平。
优选的，所述半导体衬底具有第一器件区域和第二器件区域，所述第一器件区域上的伪多晶硅栅的尺寸大于所述第二器件区域的伪多晶硅栅的尺寸；在形成光刻胶之后，先通过光刻工艺将所述第一器件区域的伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开，剩余的光刻胶掩蔽所述第二器件区域；在去除所述硬掩膜层之前，先对所述光刻胶进行回刻蚀，以将所述第二器件区域的伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；在去除所述硬掩膜层的同时，将所述第一器件区域的所述侧墙一的牛角以及所述第二器件区域的侧墙一的牛角和侧墙二同时去除。
优选的，所述第一器件区域和所述第二器件区域的半导体衬底上均设有阱区。
优选的，所述阱区的底部的半导体衬底中还设有深阱区，所述深阱区的导电类型与所述阱区的导电类型相反。
优选的，所述侧墙一的材料包括氮化碳硅，所述侧墙二包括氮化硅。
优选的，湿法去除所述光刻胶暴露出的侧墙二所采用的清洗剂包括磷酸。
优选的，所述湿法去除的清洗时间至少为200s。
优选的，所述硬掩膜层包括依次层叠在所述伪多晶硅栅顶部上的硬掩膜氧化层和硬掩膜氮化层，且去除所述硬掩膜层的工艺包括：
首先，采用第一刻蚀工艺对所述硬掩膜氧化层进行去除，且去除所述硬掩膜氧化层的同时，去除相应的侧墙一的牛角以及剩余的侧墙二；
然后，采用第二刻蚀工艺对所述硬掩膜氮化层去除。
优选的，所述硬掩膜氮化层的材质包括氮化硅，所述硬掩膜氧化层包括二氧化硅。
优选的，在去除所述硬掩膜层以及将所述侧墙一高出所述伪多晶硅栅的牛角进行去除之后，还包括：去除所述伪多晶硅栅及其底部的二氧化硅层，以形成栅槽；在所述栅槽中沉积高介质层并填充金属材料，以形成金属栅极。
在本发明提供的半导体器件的形成方法，通过增加湿法去除工艺，对于侧墙二进行去除，使得侧墙一裸露出，进而在光刻胶回刻刻蚀的过程中，能够直接刻蚀侧墙一，使侧墙一的高度与伪多晶硅栅齐平，从而能够解决牛角难以去除，导致后续工艺留渣，降低产品良率的问题。
并且相对于现行解决牛角问题的工艺，牺牲源漏区表面上的镍硅化物的厚度，方法简单，风险较小，且增加该工艺无其他不良影响，有效减小PREB(Photo Resistance Etchback，即PREB)工艺降低牛角高度的难度，提高了面内均匀性，降低后续工艺难度，扩大PREB工艺窗口，有利于产品量产。
附图说明
图1是现行技术去除硬掩膜层后的结构示意图；
图2是本发明一实施例的半导体器件的形成方法中的流程图；
图3是本发明一实施例的半导体器件的形成方法中形成伪多晶硅栅时的器件剖面结构示意图；
图4是本发明一实施例的半导体器件的形成方法中形成侧墙一、侧墙二时的器件剖面结构示意图；
图5是本发明一实施例的半导体器件的形成方法中将多晶硅栅、侧墙一和侧墙二上的光刻胶打开的器件剖面结构示意图；
图6是本发明一实施例的半导体器件的形成方法中去除侧墙二后的器件剖面结构示意图；
图7是本发明一实施例的半导体器件的形成方法中去除硬掩膜氧化层后的器件剖面结构示意图；
图8是本发明一实施例的半导体器件的形成方法中去除硬掩膜氮化层后的器件剖面结构示意图；
图9a是现行技术下所得的晶圆缺陷图；
图9b是本发明提供的方法下的晶圆缺陷图。
图中标号对应结构如下：
1、伪多晶硅栅；2、硬掩膜氮化层；3、硬掩膜氧化层；4、侧墙一；401、牛角；5、侧墙二；6、阱区；7、深阱区；8、源区；9、漏区。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
对于现有当前的后栅工艺，在形成伪多晶硅栅、侧墙和源漏区之后且进行金属栅的置换之前，通常还在源漏区上形成金属硅化物(例如镍硅化物NiSi)。而且，在需要进行金属栅的置换时，会先在整个器件表面上覆盖光刻胶(PR)并进行光刻，以暴露出大尺寸的伪多晶硅栅顶部的硬掩膜层，进一步对PR进行回刻刻蚀(etch back，即PREB)，以暴露出小尺寸的伪多晶硅栅顶部的硬掩膜层，之后可以在剩余的光刻胶的掩蔽作用下，依次去除硬掩膜层和伪多晶硅栅，形成栅槽，进而在栅槽中覆盖高K介质层并填充金属栅，以完成金属栅的替换。
其中，若需解决牛角问题，会在上述的PREB中将光刻胶厚度适当降低，以露出需要去除的牛角，继而在去除硬掩膜层时一并去除牛角。显然，这对PREB后的光刻胶厚度要求较高。PREB后的光刻胶厚度过低，容易导致伪多晶硅栅两侧的有源区(AA)表面上的源漏区(例如嵌入式源漏区，材料例如为硅锗SiGe等)，甚至整个AA上没有PR保护，最终会造成源漏区表面上的用于降低接触电阻的金属硅化物(例如镍硅化物NiSi)或源漏区本身损伤(damage)，影响器件性能；PREB后的光刻胶厚度过大，容易致使图形稀疏(ISO)区域的工艺窗口不足，进而使得去除硬掩膜层的干刻工艺产生残留(硬掩膜残留或者伪多晶硅栅残留)，不利于产品量产。因此，目前的工艺，PREB的工艺窗口(window)下限要保证源漏区表面上金属硅化物良好，上限要保证各器件区域(尤其是图形密集区)的Horn较小，且无残渣剩余。
基于此，本发明的核心思想在于，在伪多晶硅栅1的侧壁上形成至少两层侧墙，且在进行当前的PREB工艺之前，先去除外层的侧墙二5，使得内层的侧墙露出，并对露出的侧墙顶部进行湿法刻蚀，从而能够降低牛角401的高度，使伪多晶硅栅1的高度与侧墙一4齐平，扩大PREB的工艺窗口，并且避免牛角401在后续工艺留渣，影响良率。
具体的，请参考图2-8，其为本发明一实施例的示意图。一种半导体器件的形成方法，包括如下步骤：
首先，提供半导体衬底，在半导体衬底上依次沉积二氧化硅层(未标记)、用于制作伪多晶硅栅1的多晶硅层、硬掩膜氮化层2和硬掩膜氧化层3，其中硬掩膜氧化层3和硬掩膜氮化层2层叠组成硬掩膜层；
接着，通过光刻胶涂覆、曝光和显影等工艺，形成能够定义出伪多晶硅栅1图案的图案化光刻胶层(未图示)，并以该图案化光刻胶层为掩膜，刻蚀硬掩膜层氧化层3和硬掩膜氮化层2，形成图案化硬掩膜层，在去除图案化光刻胶层后，以图案化的硬掩膜层为掩膜，依次刻蚀多晶硅层和二氧化硅层，形成伪多晶硅栅1，见图3；
之后，在层叠的二氧化硅层、伪多晶硅栅1、硬掩膜层的两侧依次形成侧墙一4、侧墙二5，见图4，其中，作为一种示例，侧墙一4的材料包括氮化碳硅，侧墙二5包括氮化硅；
然后，形成光刻胶，通过光刻工艺将伪多晶硅栅1和侧墙一4、侧墙二5上的光刻胶打开，见图5；
接着，湿法去除(也可以称为湿法清洗)光刻胶暴露出的侧墙二5，使侧墙一4露出，见图6，其中，作为一种示例，湿法去除光刻胶暴露出的侧墙二5所采用的清洗剂包括磷酸，湿法去除的清洗时间至少为200s；
之后，去除硬掩膜层，并同时将侧墙一4高出伪多晶硅栅1的牛角401进行去除，使得伪多晶硅栅1的高度与侧墙一4的顶部齐平，见图8。
需要说明的是，在进行湿法去除后且在去除硬掩膜层之前，侧墙二5通过磷酸清洗而被去除，侧墙一4裸露，由此方便侧墙一4在通过相应的刻蚀剂(例如刻蚀气体或者等离子体等)去除硬掩膜层的过程中也被刻蚀剂直接接触而被同时刻蚀，最终相对于现有的去除硬掩膜层的步骤，能够显著降低侧墙一4的牛角401高度
Figure BDA0003606703360000051
改善至少30％，提高了面内均匀性，有效降低PREB，Slim Spacer Wet RM(削薄侧墙湿法去除)和后续金属栅极上的ILD0-CMP(层间介质抛光)的工艺难度。
本发明的技术方案，相对于现有技术，打开光刻胶之后且在去除硬掩膜层之前，相当于增加了一道湿法去除(也可以称为湿法清洗)侧墙二5以暴露侧墙一4的牛角401的步骤。作为一种示例，在其他条件均相同的情况下(其中，本发明和现有技术均有侧墙一4和侧墙二5)，如下表1所示，本发明的技术方案相对现有技术仅在打开光刻胶之后且在去除硬掩膜层之前增加一道湿法清洗步骤，其最终得到的Horn Height(牛角高度)为
Figure BDA0003606703360000061
相对于现行技术BSL(Back-side-illumination背面照射工艺)下所得的Horn Height(牛角高度)显著降低
Figure BDA0003606703360000062
Figure BDA0003606703360000063
表1增加WET前后Horn Height
因此，本发明的技术方案，由于其牛角401高度被降低，因此可以有效改善缺陷情况，进而在搭配PREB其他条件的基础上，相对现有技术，可在有效保证源漏区上的金属硅化物的情况下，进一步实现无缺陷(defect free)，从而有效扩大了PREB window，有利于量产。
在一种实施例中，图9a为现有技术(现行BSL条件下)的晶圆缺陷图，图9b为本发明相对于现有技术增加了侧墙二5湿法去除的工艺后的晶圆缺陷图，对比图9a和图9b，能够明显看出，本发明增加湿法去除工艺的条件下，缺陷数量减少，经过图9b还可以看出湿法去除工艺对于制造工艺无其它不良影响。
在一种实施例中，半导体衬底具有第一器件区域和第二器件区域(未图示)，第一器件区域上的伪多晶硅栅1的尺寸大于第二器件区域上的伪多晶硅栅1的尺寸。本实施例的方法，可以在形成光刻胶之后，通过光刻工艺将第一器件区域的伪多晶硅栅1和侧墙一4、侧墙二5上的光刻胶打开，剩余的光刻胶掩蔽第二器件区域；进一步地，在去除硬掩膜层之前，先对光刻胶进行回刻蚀以将第二器件区域的伪多晶硅栅1和侧墙一4、侧墙二5上的光刻胶打开。由此，在去除硬掩膜层的同时，将第一器件区域的侧墙一4的牛角401以及第二器件区域的侧墙一4的牛角401和侧墙二5同时去除。
上述实施例中，先通过一道光刻工艺，将第一器件区域的伪多晶硅栅1和侧墙一4、侧墙二5上的光刻胶打开(未图示)，即使得大尺寸的伪多晶硅栅1上的光刻胶打开，并通过湿法去除工艺去除大尺寸伪多晶硅栅1侧壁上的侧墙二5，大尺寸的伪多晶硅栅1通常为位于P阱(PW)上的伪多晶硅栅1，P阱上的伪多晶硅栅1与位于N阱上的伪多晶硅栅1结构相同；再通过一道光刻胶(PR)的回刻刻蚀(etch back，EB)即第一次回刻蚀工艺EB1，将第二器件区域(未图示)的伪多晶硅栅1和侧墙一4、侧墙二5上的光刻胶打开，即使得小尺寸的伪多晶硅栅1上的光刻胶打开，由此可以克服大尺寸多晶硅栅上的光刻胶负载(loading)，这时全部伪多晶硅栅1已经打开；之后，再进行第二次回刻工艺即EB2，对硬掩模层和侧墙1以及剩余的侧墙二5进行去除，由于大尺寸伪多晶硅栅1的侧墙二5在湿法去除工艺中得到去除，因此大尺寸伪多晶硅栅1顶部外围的牛角401结构的高度在回刻工艺中逐步降低，最终去除。
其中，由于硬掩膜氧化层3和硬掩膜氮化层2层叠组成硬掩膜层，由此，可选地，去除硬掩膜层的工艺包括：
首先，采用第一刻蚀工艺对硬掩膜氧化层3进行去除，且去除硬掩膜氧化层3的同时，去除相应的侧墙一4的牛角401以及剩余的侧墙二5，见图7；
然后，采用第二刻蚀工艺对硬掩膜氮化层2去除，见图8。
具体的，硬掩膜氮化层2的材质包括氮化硅，硬掩膜氧化层3的材质包括二氧化硅。
在去除硬掩膜层以及将侧墙一4高出伪多晶硅栅1的牛角401进行去除之后，还包括：去除伪多晶硅栅1及其底部的二氧化硅层，以形成栅槽；在栅槽中沉积高介质层并填充金属材料，以形成金属栅极。
作为其中一种实施方式的结构，半导体衬底为硅衬底，第一器件区域和第二器件区域的半导体衬底上均设有阱区6，阱区6的底部的半导体衬底中还可选的设有深阱区8，以隔离噪声，深阱区8的导电类型与第一器件区域的阱区6的导电类型相反，如阱区6为P阱区，深阱区8为深N阱，进一步的，与P阱区相邻的栅极结构可以设置成N阱区，通过深N阱隔离噪声。
综上可见，在本发明实施例提供的半导体器件的形成方法中，通过在进行光刻胶回刻刻蚀的工艺之前，增加一湿法去除的工艺，对于侧墙二5进行去除，使得侧墙一4裸露出，进而在光刻胶回刻刻蚀的过程中，直接刻蚀侧墙一4，降低牛角401高度，侧墙一4的高度与伪多晶硅栅1齐平，从而能够解决牛角401难以去除，导致后续工艺留渣，降低产品良率的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，
提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅(1)；
在层叠的所述二氧化硅层、伪多晶硅栅(1)、硬掩膜层的两侧依次形成侧墙一(4)、侧墙二(5)；
形成光刻胶，通过光刻工艺将所述伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开；
湿法去除所述光刻胶暴露出的侧墙二(5)，使所述侧墙一(4)露出；
去除所述硬掩膜层，并同时将所述侧墙一(4)高出所述伪多晶硅栅(1)的牛角(401)进行去除，使得所述伪多晶硅栅(1)的高度与所述侧墙一(4)的顶部齐平。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底具有第一器件区域和第二器件区域，所述第一器件区域上的伪多晶硅栅(1)的尺寸大于所述第二器件区域的伪多晶硅栅(1)的尺寸；在形成光刻胶之后，先通过光刻工艺将所述第一器件区域的伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开，剩余的光刻胶掩蔽所述第二器件区域；在去除所述硬掩膜层之前，先对所述光刻胶进行回刻蚀，以将所述第二器件区域的伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开；在去除所述硬掩膜层的同时，将所述第一器件区域的所述侧墙一(4)的牛角(401)以及所述第二器件区域的侧墙一(4)的牛角(401)和侧墙二(5)同时去除。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一器件区域和所述第二器件区域的半导体衬底上均设有阱区(6)。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述阱区(6)底部的半导体衬底中还设有深阱区(8)，所述深阱区(8)的导电类型与所述阱区(6)的导电类型相反。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙一(4)的材料包括氮化碳硅，所述侧墙二(5)包括氮化硅。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，湿法去除所述光刻胶暴露出的侧墙二(5)所采用的清洗剂包括磷酸。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述湿法去除的清洗时间至少为200s。
8.如权利要求1或2所述的半导体器件的形成方法，其特征在于，所述硬掩膜层包括依次层叠在所述伪多晶硅栅(1)顶部上的硬掩膜氧化层(3)和硬掩膜氮化层(2)，且去除所述硬掩膜层的工艺包括：
首先，采用第一刻蚀工艺对所述硬掩膜氧化层(3)进行去除，且去除所述硬掩膜氧化层(3)的同时，去除相应的侧墙一(4)的牛角(401)以及剩余的侧墙二(5)；
然后，采用第二刻蚀工艺对所述硬掩膜氮化层(2)去除。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述硬掩膜氮化层(2)的材质包括氮化硅，所述硬掩膜氧化层(3)包括二氧化硅。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，在去除所述硬掩膜层以及将所述侧墙一(4)高出所述伪多晶硅栅(1)的牛角(401)进行去除之后，还包括：去除所述伪多晶硅栅(1)及其底部的二氧化硅层，以形成栅槽；在所述栅槽中沉积高介质层并填充金属材料，以形成金属栅极。
CN202210420885.5A 2022-04-20 2022-04-20 一种半导体器件的形成方法 Pending CN114975112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210420885.5A CN114975112A (zh) 2022-04-20 2022-04-20 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210420885.5A CN114975112A (zh) 2022-04-20 2022-04-20 一种半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN114975112A true CN114975112A (zh) 2022-08-30

Family

ID=82978103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210420885.5A Pending CN114975112A (zh) 2022-04-20 2022-04-20 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN114975112A (zh)

Similar Documents

Publication Publication Date Title
US7566621B2 (en) Method for forming semiconductor device having fin structure
US20050272256A1 (en) Semiconductor device and fabricating method thereof
KR20040096365A (ko) 반도체소자의 제조방법
US8232210B2 (en) Double patterning process for integrated circuit device manufacturing
US20070026612A1 (en) Method of fabricating flash memory device having self-aligned floating gate
US7767100B2 (en) Patterning method and field effect transistors
US7696074B2 (en) Method of manufacturing NAND flash memory device
CN114975112A (zh) 一种半导体器件的形成方法
US6979651B1 (en) Method for forming alignment features and back-side contacts with fewer lithography and etch steps
CN114038744A (zh) 一种mos晶体管制作方法及mos晶体管
US7189622B2 (en) Method for fabricating semiconductor device
CN109841626B (zh) 半导体结构及其形成方法
US6924217B2 (en) Method of forming trench in semiconductor device
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN113223948B (zh) 自对准金属硅化物的形成方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
CN111883535B (zh) 一种半导体器件及其制造方法
CN111477590B (zh) 栅极制作方法
US20230025163A1 (en) Method of manufacturing semiconductor structure
US8034690B2 (en) Method of etching oxide layer and nitride layer
US8236649B2 (en) Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
CN108122753B (zh) 半导体装置的形成方法
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
KR100709468B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination