CN114896194A - 基于fpga和dsp的多路信号采集处理板 - Google Patents

基于fpga和dsp的多路信号采集处理板 Download PDF

Info

Publication number
CN114896194A
CN114896194A CN202210473922.9A CN202210473922A CN114896194A CN 114896194 A CN114896194 A CN 114896194A CN 202210473922 A CN202210473922 A CN 202210473922A CN 114896194 A CN114896194 A CN 114896194A
Authority
CN
China
Prior art keywords
fpga
processor
dsp
signals
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210473922.9A
Other languages
English (en)
Inventor
秦艳召
陆建峰
燕亚兰
黄晏杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Panda Electronics Co Ltd
Nanjing Panda Communication Technology Co Ltd
Original Assignee
Nanjing Panda Electronics Co Ltd
Nanjing Panda Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Panda Electronics Co Ltd, Nanjing Panda Communication Technology Co Ltd filed Critical Nanjing Panda Electronics Co Ltd
Priority to CN202210473922.9A priority Critical patent/CN114896194A/zh
Publication of CN114896194A publication Critical patent/CN114896194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本申请实施例提供了一种基于FPGA和DSP的多路信号采集处理板，包括：ADC同步采集电路，FPGA处理器，DSP处理器，CPLD控制器，VPX接插件与VPX的底板；其中，ADC同步采集电路包括晶振与时钟产生芯片，所述晶振的输出端与时钟产生芯片的输入端连接，所述时钟产生芯片的输出端通过时钟分配芯片与具有JESD204B接口的多路AD采集电路分别连接；所述多路AD采集电路通过JESD204B接口与FPGA处理器连接，所述FPGA处理器同时还分别连接DSP处理器、CPLD控制器和VPX接插件，FPGA处理器和DSP处理器之间通过SPI接口直接相连，并且通过EMIF和GPIO接口传输命令、以及通过SRIO接口传输数据，可满足灵活的高速信号采集的信号接收及处理，接口采用VPX架构，克服传统CPCI接口的缺点。

Description

基于FPGA和DSP的多路信号采集处理板
技术领域
本申请涉及信号处理领域，具体而言，涉及一种基于FPGA和DSP的多路信号采集处理板。
背景技术
信号采集处理平台主要应用于雷达信号侦测接收、宽带通信数字接收机、电子对抗、高性能数字仪表、电力、航天测控等需要多路高速信号处理的场合。随着信号带宽的提高，ADC的采样率及位宽越来越高，需要信号采集处理电路具有大容量的板上数据存储能力，对信号处理能力的要求越来越高，需要高性能实时处理的FPGA芯片和用于复杂信号分析的多核DSP芯片配合使用才能实现信号的实时处理。
在宽带信号处理领域，特别是需要阵列信号处理的领域，多通道相位一致性要求较高，传统信号采集处理平台多采用多片并行CMOS或并行LVDS输出的ADC来实现信号采集，多路ADC输出的大量并行信号不仅占用大量的IO资源，同时由于多通道同步性要求，需要对大量数据线进行等长和阻抗控制，对PCB的布局布线技术要求较高，此外，多片并行ADC输出的数据也很难做到严格的相位一致性，后端多通道的相位校准比较困难。
传统的高性能的信号采集处理电路多采用信号采集与信号处理分开的方式，不利于系统的小型化，因此需要一种多路信号采集与信号处理结合的电路。
传统数据采集处理电路多采用CPCI等并行总线的接口，存在信号传输能力差、信号处理能力不强、抗干扰能力差、通用性、可靠性不强等缺点。宽带信号领域要求平台具有信号的高速传输能力，高可靠性，通用性强等，普通总线的传输能力也成为信号传输的瓶颈。
综上所述，传统的信号采集处理电路无法满足当前需求，迫切要求一种具有多通道相位一致性好、强大的实时或准实时处理信号处理能力、高速传输的能力、通用性强的信号采集处理电路。
发明内容
本申请实施例提供了一种基于FPGA和DSP的多路信号采集处理板，是以新型总线标准的平台实现信号的高速可靠传输的信号处理平台。
在本申请的一个实施例中，提出了一种基于FPGA和DSP的多路信号采集处理板，包括：
1.ADC同步采集电路，FPGA处理器，DSP处理器，CPLD控制器，VPX接插件与VPX的底板；其中，
ADC同步采集电路包括晶振与时钟产生芯片，所述晶振的输出端与时钟产生芯片的输入端连接，所述时钟产生芯片的输出端通过时钟分配芯片与具有JESD204B接口的多路AD采集电路分别连接；
所述多路AD采集电路通过JESD204B接口与FPGA处理器连接，所述FPGA处理器同时还分别连接DSP处理器、CPLD控制器和VPX接插件，FPGA处理器和DSP处理器之间通过SPI接口直接相连，并且通过EMIF和GPIO接口传输命令、以及通过SRIO接口传输数据，所述VPX接插件分为P0端口、P1端口和P2端口，所述P0端口连接系统电源、参考时钟，和I2C管理总线，P1端口连接FPGA处理器和DSP处理器，P2端口连接FPGA处理器和CPLD控制器。
在一实施例中，所述所述P1端口与FPGA处理器之间连接的信号有：4路GTX、16对LVDS信号和8路LVCMOS信号，P1端口与DSP处理器之间连接的信号有：4对千兆网SGMII信号，4对PCIE信号，同时P1端口上还有8对LVDS信号连接到底板上；所述P2端口与FPGA处理器之间连接的信号有：24路LVCMOS信号和16对LVDS信号，P2端口与CPLD控制器之间连接的信号有：16路LVCMOS信号。
在一实施例中，所述FPGA处理器采用XC7K325T处理器，所述DSP处理器采用TMS320C66788处理器，CPLD控制器采用XC3S400AN-4FTG256I控制器。
在一实施例中，所述多路AD采集电路使用双通道的AD9250芯片，AD9250芯片共三片并且相互并列与FPGA处理器连接。
通过本申请实施例，采用同步简单的JESD204B接口的ADC作为采样芯片，同时FPGA采用XC7K325T，DSP采用TMS320C6678处理器，可满足灵活的高速信号采集的信号接收及处理，接口采用VPX架构，克服传统CPCI接口的缺点。解决了现有信号采集处理电路多片ADC的同步处理难度大、占用资源多、处理速度慢、存储容量小、数据吞吐量小、通用性差的问题；其具有多通道相位校准简单、处理速度快、存储速率高、数据吞吐量大、通用性强的优点，可广泛应用于通信、雷达、导弹、遥感、图像处理等领域本发明设计合理，同步简单可靠，板卡通用性和可靠性强。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一实施例的电路原理框图；
图2是本申请一实施例的VPX接插件的主要信号连接示意图；
图3是本申请一实施例的ADC同步采集时钟方案。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
如图1所示，提出了一种基于FPGA和DSP的多路信号采集处理板，包括：ADC同步采集电路，FPGA处理器，DSP处理器，CPLD控制器，VPX接插件与VPX的底板；其中，
ADC同步采集电路包括晶振与时钟产生芯片，所述晶振的输出端与时钟产生芯片的输入端连接，所述时钟产生芯片的输出端通过时钟分配芯片与具有JESD204B接口的多路AD采集电路分别连接；
所述多路AD采集电路通过JESD204B接口与FPGA处理器连接，所述FPGA处理器同时还分别连接DSP处理器、CPLD控制器和VPX接插件，FPGA处理器和DSP处理器之间通过SPI接口直接相连，并且通过EMIF和GPIO接口传输命令、以及通过SRIO接口传输数据，所述VPX接插件分为P0端口、P1端口和P2端口，所述P0端口连接系统电源、参考时钟，和I2C管理总线，P1端口连接FPGA处理器和DSP处理器，P2端口连接FPGA处理器和CPLD控制器。
所述所述P1端口与FPGA处理器之间连接的信号有：4路GTX、16对LVDS信号和8路LVCMOS信号，P1端口与DSP处理器之间连接的信号有：4对千兆网SGMII信号，4对PCIE信号，同时P1端口上还有8对LVDS信号连接到底板上；所述P2端口与FPGA处理器之间连接的信号有：24路LVCMOS信号和16对LVDS信号，P2端口与CPLD控制器之间连接的信号有：16路LVCMOS信号。
需要说明的是，所述FPGA处理器采用XC7K325T处理器，所述DSP处理器采用TMS320C66788处理器，CPLD控制器采用XC3S400AN-4FTG256I控制器，所述多路AD采集电路使用双通道的AD9250芯片，AD9250芯片共三片并且相互并列与FPGA处理器连接，所述时钟分配芯片选用零延时的时钟buffer，时钟分配芯片产生4路SYSREF信号，其中3路输入到3片ADC上，1路输出到FPGA处理器中。所述存储电路包括DDR3 SDARM，NAND Flash和NOR Flash，所述FPGA处理器连接有DDR3 SDARM和NOR Flash，DSP处理器上连接有DDR3 SAARM，NANDFlash和NOR Flash。所述FPGA处理器模式加载通过NOR FLASH，或者通过DSP处理器的SPI接口加载，或者由CPLD控制器以Slave Serial的方式加载配置。所述DSP处理器外部的NandFlash和NOR Flash分别连接到DSP处理器的EMIF总线上。所述DSP处理器通过PHY芯片与标准千兆网接口RJ45互联，然后直接连接到VPX接插件上。
以ADC+FPGA+多核DSP为核心，支持SRIO、PCIe、GMAC等协议；DSP与VPX通过PCIE及千兆网互联，FPGA与VPX接插件间通过SRIO及LVDS互联，FPGA与DSP直接通过SRIO双向互联。板卡为3U标准尺寸。
根据上述电路板实现ADC同步处理的方法，包括：首先，利用FPGA处理器的JESD204B的IP核根据GTX收到的ADC采集的数据来恢复ADC的链路时钟，同时输出一路同步请求SYNC～信号到ADC，ADC收到SYNC～请求信号后通过所有lane发送K字符给FPGA处理器，FPGA处理器根据接收的K字符判断接收的ADC数据的比特和字边界，在接收到连续4个K字符后，取消局部多帧时钟边界上的同步请求，实现代码组同步；
其次，FPGA将SYNC～信号拉高发送给ADC，ADC收到该信号后，发送信道对齐序列，同时时钟分配芯片向ADC和FPGA处理器发送SYSREF信号，需要同步的器件收到SYSREF信号后，利用该信号复位本地LMFC，同时释放SYNC～，FPGA处理器收到对齐序列后，会对接收数据进行FIFO缓冲，直到所有通道都收到完整的对齐序列，然后进行信道的重新对齐，此时FPGA可判断ADC内部lane的同步完成，可以进行数据传输，如果后期FPGA收到的数据有错误，可重启上述过程。
以下通过实施例具体说明：
基于多路串行ADC+FPGA+多核DSP的电路设计。
如图1所示：该电路基于多路具有JESD204B接口的ADC，FPGA以及多核信号处理芯片DSP组成。该电路可实现对6路中频信号的信号采集，数据高速传输、大容量存储和实时信号处理功能。底板上共有1片TMS320C66788和1片K7 XC7K325T-2FFG900IFPGA作为主处理器。TMS320C66788内有8个主频可达1.25GHz的C66x内核，外挂2GB DDR3 SDRAM、32MB BPINOR Flash、2GB NAND Flash和1片千兆网PHY芯片。TMS320C66788与FPGA之间采用EMIF16和16根GPIO接口互联，用于传输命令；TMS320C66788与FPGA直接通过SRIO接口传输数据；TMS320C66788与FPGA直接通过SPI口接口。DSP通过PHY芯片与标准千兆网接口RJ45互联，一路直接连接到VPX接插件上。
FPGA采用Xilinx的K7 XC7K325T-2FFG900I，每片分别外挂2组32bits位宽的DDR3SDARM，总容量为2GB。FPGA可通过外挂的BPI Flash加载配置文件，也可由CPLD以SlaveSerial的方式加载配置文件。在接口设计方面，FPGA分别通过32对LVDS，多组LVCMOS以及GTX 4X与外部接口互联。
主控芯片采用的是CPLD芯片，该芯片的型号为XC3S400AN-4FTG256I。实现板卡的上电顺序控制和主要芯片工作方式配置。
本板卡基于Xilinx公司的FPGA XC7K325T-2FFG900I芯片，该芯片pin_to_pin兼容FPGA XC7K410T-2FFG900，XC7K325T具有326080个逻辑单元，16020Kb BlockRAM，840个DSPSlice，500个IO，1个PCIE@Gen2模块，并且具有16路GTX收发器，最高速率可达12.5Gb/s。
主FPGA的主要功能为：接收多路ADC采集的数据，校准多路数据的相位后，将接收的数据进行数据预处理，包括数字下变频、数字信道化等，并将处理后的数据经过高速Rapid IO接口传给DSP。为保证数据处理的连续性及相关算法对长时间连续数据的需求，可以将数据直接存储到板上的DDR3中，后续再做数据分析。
DSP选用的是TI的8核处理器芯片TMS320C6678，每个核具有1.25GHz的运行频率，并且C6678核同时具备320GMAC的定点和160GFLOP的浮点处理能力。其外设集成了新一代的SRIO2.1、PCI-E2.0和HyperLink等高速接口。另外，内部互联也采用新的TeraNet开关互联技术，具有非常高的速率。
DSP主要功能是用来对FPGA预处理后的数据做进一步的数据分析和处理，比如信号特征分析、提取等，处理后的数据通过千兆网口传给上位机PC做信数据库比对、显示信号方位信息、频谱信息、信号特征等结果。
ADC采集部分使用3片2通道的AD9250芯片实现。ADC选用ADI的双通道14bit250MHz采样率的ADC采集芯片，该芯片典型指标具有70dB以上的SNR，88dBc的SFDR，通道间的隔离度不低于95dB，同时，该芯片使用1.8V供电，最大功耗不超过711mW。并且有两路JESD204B接口输出，最高速率支持5Gbps。
ADC采集部分的主要功能是：ADC采集的6路数据通过JESD204B接口传给FPGA。FPGA收到采集的多路数据后，首先进行各路数据相位对齐工作，然后再进行数据预处理。
板上FPGA对外接口为FPGA的4路GTP接口，最高支持12.5Gbps，设计速率5Gbps，FPGA与DSP之间通信接口为EMIF16接口以及4路SRIO接口，DSP对外互联通信接口主要为PCIE接口、2个RJ45千兆网口、SPI、UART及GPIO等。
XC7K325T共有16个GTX收发器，最大速率可达12.5Gbps，本设计中通过内部变频可实现1.25Gbps、2.5Gbps、3.125Gbps和5Gbps等多种不同的波特率，16路GTX中其中有4路与DSP的SRIO进行通信。FPGA的GTX有4路通过VPX接插件P1经底板与其他信号处理板进行通信。其中FPGA为发送端，设计速率5Gbps，4组为接收端，接收其他板卡通过底板传来的GTX信号。FPGA的GTX接口其中6路与ADC的JESD204B接口连接。其余的连接到VPX底板上。
FPGA除高速接口外，还预留多组LVDS信号及单端LVCOMS信号，这些信号通过VPX接插件与外部板卡进行数据及控制命令交互。
DSP的高速串行接口Rapid IO接口，该接口通过VPX接插件P1连接到底板上，可以实现不同信号处理板之间的互联。该接口通过4对差分信号传输数据，以满足高速数据的传输。该接口还有一组Rapid IO发送时钟，一组Rapid IO接收时钟。两路PCIE从DSP通过VPX接插件与其他板卡连接。
DSP的中断设计：DSP的外中断分可屏蔽中断和不可屏蔽中断，可屏蔽中断由GPIO[0:15]来产生，其中GPIO[0:7]与CORE[0:7]一一对应，GPIO[8:15]可以给任意COREn发中断，也可以使用一个GPIOn给多个核同时发中断。所以，本板将外来的中断信号接入到FPGA，然后通过FPGA由GPIO给多个DSP发中断。
可屏蔽中断有专门的外输入管脚NMI#，该管脚需要配合CORESEL[0:3]和LRESETNMIEN#信号选择对哪一个内核产生NMI#中断，在本系统中将通过NMI#管脚与配置FPGA连接。
板上存储资源：板上存储资源包括DDR3，NAND Flash，NOR Flash。其中FPGA和DSP外部选用的DDR3芯片为Micron公司单芯片容量4Gb，位宽为16bit的MT41J256M16HA-125，DSP外部的Nand Flash和NOR Flash分别连接到DSP的EMIF16总线上。
FPGA及DSP外部存储器均有超过2Gbyte的DDR3存储器。DDR3选用的是Micron公司的位宽16bit，容量4Gb的MT41J256M16HA-125，DDR3的最高传输速率为1600Mb/s。
FPGA上外挂两组32bits位宽的DDR3 SDARM，总容量为2GB，每组由两片DDR3构成32bit 8Gb的DDR3共16Gb的数据存储能力。两组DDR3可以单独使用，也可以进行乒乓操作，两组DDR3还可以组成一个64bit 16Gb的存储空间
DSP上外挂5片单芯片容量为4Gb的DDR3芯片，其中有4片容量为4Gb位宽为16bit的DDR3芯片分为两组，每组为32bit，容量8Gb。此外，还有片符号ECC标准的容量为4Gb的DDR3芯片。DSP的DDR3部分共组成20Gb的存储空间。
如图2所示，VPX标准是一种新型的高速总线标准，VPX总线支持多种高速串行总线协议，如RapidIO、PCIE、光纤通道和万兆以太网等。VPX核心交换可提供32对差分对，每对差分对理论上可提供10Gbps的数据交换能力，此外，VPX总线电源能力强大，5V最高提供115W功率，12V提供384W，48V提供768W。在散热方面，VPX提供了多种散热方式，VPX良好的散热和加固性能满足军事和航天领域严苛的应用环境。
本设计采用标准3U架构，VPX接插件分为P0，P1，P2。如图2：所示其中，P0为主要为系统电源，参考时钟，I2C等信号。P1上有FPGA与P1互联的双向4路GTX，数据速率可达5Gbps。同时P1还有16对LVDS信号以及8路LVCMOS信号连接到FPGA上。DSP与P1连接的信号有：4对千兆网SGMII信号DSP_SGMII_Tx[1:0]/DSP_SGMII_Rx[1:0]，4对PCIE信号DSP_PCIE_Tx[1:0]/DSP_PCIE_Rx[1:0]。此外，P1上还有8对LVDS信号连接到底板上。
P2上由24路LVCMOS信号连接到FPGA上，16路LVCMOS信号连接到控制芯片CPLD上，12(16)对LVDS信号连接到FPGA上。
本发明设计了一种基于FPGA和DSP的信号采集处理板，该板卡采用VPX标准，3U标准尺寸具有尺寸小，通用性强，数据处理能力强等优点。
如图3所示，本发明提出一种多路数据输出接口为JESD204B的多路高速ADC的同步方法，JESD204B规范可以实现通道间粗调对齐，JESD204B接口速度最高可达12.5Gbps/通道，使用帧串行数据链路及嵌入式时钟和对齐字符。该接口降低了走线的要求，消除了建立和保持时间的时序约束问题，简化了高速ADC的接口设计。
本设计ADC的同步时钟部分由多路时钟产生模块，3片输出为JESD204B接口的ADC，同步信号分配芯片以及Kintex 7系列的FPGA组成。其中多路时钟产生部分主芯片选用ADI的时钟产生芯片AD9525，AD9525为ADI的低抖动多路时钟产生芯片，该芯片可产生最高3.6GHz的8个时钟输出以及1路差分或两路单端的同步信号输出。
本设计中，以AD9525为主芯片的时钟产生模块接收100MHz TCXO输出的时钟信号，结合其外部VCO锁相环电路，产生4路ADC的同频采样时钟信号，其中该时钟信号频率可调，该芯片除产生时钟信号外，还可以产生一路用于触发多路ADC同步的触发信号。
3片AD9250接收六路外部输入的模拟中频信号，并以AD9525产生的时钟信号作为采样时钟，每片ADC可以接收两路外部输入的模拟信号，每片ADC采集后的数据可以通过ADC的JESD204B接口输出两路数据信号到后端FPGA的GTX接口上。FPGA端可以利用JESD204B的协议接收ADC采集的数据。
时钟分配芯片选用的为零延时的时钟buffer，AD9525产生的用于多芯片同步的同步信号，经该芯片后，产生4路SYSREF信号，其中3路输入到3片ADC上，1路输出到FPGA中。为了多路ADC更好的同步，需要做到多路信号的等长，包括从多路ADC的模拟前端输入部分，ADC输出到FPGA的部分，以及输入不同ADC的采样时钟，同步触发信号也需要等长。为减少固有偏斜，通过多个时钟域的数字FIFO设计和信号会在JESD204B发射和接收端内造成固有偏斜，应计算在内并在后台数据处理中移除。
本设计中ADC与FPGA的同步采用外部时钟产生芯片除产生3路采样时钟和1路同频率的时钟给FPGA外，还产生了用于多片ADC同步的信号SYSREF，该信号经零延迟时钟buffer芯片输出3路完全相同的同步信号SYSREF信号送入各片ADC，用于多片ADC的间的同步，产生一路SYSREF信号输入到FPGA上。这种同步方法要求一般器件时钟要能够采到SYSREF信号的中间，SYSREF信号到各个ADC的信号长度完全等长由于本设计选用的时钟产生芯片可以同时产生采样时钟和SYSREF信号，因此时序关系较容易满足。FPGA根据收到的3片ADC的6路采样数据恢复采样时钟，然后利用各片ADC恢复的时钟将对应ADC采集的数据送入各自对应的FIFO中，然后用FPGA本地时钟产生的时钟信号统一将用于接收ADC数据FIFO中的数据统一读出。
本设计采用了3片各2通的ADC来完成前端6路模拟信号的采集，为了实现6通道直接的同步，本设计中使用subclass1同步。subclass1同步使用SYSREF信号及SYNC～信号，Subclass1可以对多个ADC器件的多条lane进行同步。首先需要利用FPGA的JESD204B的IP核根据GTX收到的ADC采集的数据来恢复ADC的链路时钟，同时输出一路同步请求SYNC～信号(置位)到ADC，ADC收到SYNC～请求信号后通过所有lane发送K字符给FPGA，FPGA根据接收的K字符判断接收的ADC数据的比特和字边界，在接收到连续4个K字符后，取消局部多帧时钟边界上的同步请求，实现代码组同步(CGS同步)。此后，FPGA将SYNC～信号拉高(去置位)发送给ADC，ADC收到该信号后，发送信道对齐序列，同时向ADC和FPGA发送SYSREF信号，需要同步的器件收到SYSREF信号后，利用该信号复位本地LMFC，同时释放SYNC～，FPGA收到对齐序列后，会对接收数据进行FIFO缓冲，直到所有通道都收到完整的对齐序列，然后进行信道的重新对齐。此时FPGA可判断ADC内部lane的同步完成，可以进行数据传输。如果后期FPGA收到的数据有错误，可重启上述过程。
不同ADC间的同步的难点在于对齐采样信号，这些信号从时钟产生到数字部分的延迟不同，此同步需要外部时钟芯片同时产生系统时钟及同步信号SYSREF。SYSREF信号用于指示不同ADC的采样时钟的边沿或者不同器件间的确定性延迟的参考。系统中多个不同ADC之间的同步要求系统中的不同ADC及FPGA共用同一个本地多帧时钟(LFMC)，由于JESD204B上采用的是数据帧，可利用SYSREF同步不同器件的LFMC，然后FPGA后处理中对来自不同ADC的数据帧进行对齐，从而实现不同ADC之间的同步。
本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (5)

1.一种基于FPGA和DSP的多路信号采集处理板，其特征在于，包括：ADC同步采集电路，FPGA处理器，DSP处理器，CPLD控制器，VPX接插件与VPX的底板；其中，
ADC同步采集电路包括晶振与时钟产生芯片，所述晶振的输出端与时钟产生芯片的输入端连接，所述时钟产生芯片的输出端通过时钟分配芯片与具有JESD204B接口的多路AD采集电路分别连接；
所述多路AD采集电路通过JESD204B接口与FPGA处理器连接，所述FPGA处理器同时还分别连接DSP处理器、CPLD控制器和VPX接插件，FPGA处理器和DSP处理器之间通过SPI接口直接相连，并且通过EMIF和GPIO接口传输命令、以及通过SRIO接口传输数据，所述VPX接插件分为P0端口、P1端口和P2端口，所述P0端口连接系统电源、参考时钟，和I2C管理总线，P1端口连接FPGA处理器和DSP处理器，P2端口连接FPGA处理器和CPLD控制器。
2.根据权利要求1所述的一种基于FPGA和DSP的多路信号采集处理板，其特征在于，所述所述P1端口与FPGA处理器之间连接的信号有：4路GTX、16对LVDS信号和8路LVCMOS信号，P1端口与DSP处理器之间连接的信号有：4对千兆网SGMII信号，4对PCIE信号，同时P1端口上还有8对LVDS信号连接到底板上；所述P2端口与FPGA处理器之间连接的信号有：24路LVCMOS信号和16对LVDS信号，P2端口与CPLD控制器之间连接的信号有：16路LVCMOS信号。
3.根据权利要求1所述的一种基于FPGA和DSP的多路信号采集处理板，其特征在于，所述FPGA处理器采用XC7K325T处理器，所述DSP处理器采用TMS320C66788处理器，CPLD控制器采用XC3S400AN-4FTG256I控制器。
4.根据权利要求1所述的一种基于FPGA和DSP的多路信号采集处理板，其特征在于：所述多路AD采集电路使用双通道的AD9250芯片，AD9250芯片共三片并且相互并列与FPGA处理器连接。
5.根据权利要求1所述的一种基于FPGA和DSP的多路信号采集处理板，其特征在于：所述时钟分配芯片选用零延时的时钟buffer，时钟分配芯片产生4路SYSREF信号，其中3路输入到3片ADC上，1路输出到FPGA处理器中。
CN202210473922.9A 2022-04-29 2022-04-29 基于fpga和dsp的多路信号采集处理板 Pending CN114896194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210473922.9A CN114896194A (zh) 2022-04-29 2022-04-29 基于fpga和dsp的多路信号采集处理板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210473922.9A CN114896194A (zh) 2022-04-29 2022-04-29 基于fpga和dsp的多路信号采集处理板

Publications (1)

Publication Number Publication Date
CN114896194A true CN114896194A (zh) 2022-08-12

Family

ID=82719482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210473922.9A Pending CN114896194A (zh) 2022-04-29 2022-04-29 基于fpga和dsp的多路信号采集处理板

Country Status (1)

Country Link
CN (1) CN114896194A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115237037A (zh) * 2022-09-22 2022-10-25 长江三峡能事达电气股份有限公司 调速器在线监测模拟信号同步采集与处理方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
WO2018157736A1 (zh) * 2017-03-01 2018-09-07 浙江大学 一种基于嵌入式处理器的三维声学成像实时信号处理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
WO2018157736A1 (zh) * 2017-03-01 2018-09-07 浙江大学 一种基于嵌入式处理器的三维声学成像实时信号处理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115237037A (zh) * 2022-09-22 2022-10-25 长江三峡能事达电气股份有限公司 调速器在线监测模拟信号同步采集与处理方法及系统
CN115237037B (zh) * 2022-09-22 2023-09-26 能事达电气股份有限公司 调速器在线监测模拟信号同步采集与处理方法及系统

Similar Documents

Publication Publication Date Title
CN105573949A (zh) Vpx架构具有jesd204b接口的采集处理电路
CN111736517A (zh) 一种基于多通道adc和fpga的同步采集处理卡系统
CN116680220B (zh) 一种信号收发机及信号收发系统
CN111367837B (zh) 可重构雷达信号处理硬件平台的数据接口板
CN104022828A (zh) 一种基于异步通信模式的光纤数据传输方法
CN210244138U (zh) 一种三通道高速采集板卡
CN114896194A (zh) 基于fpga和dsp的多路信号采集处理板
CN112069111B (zh) 一种兼容双向传输的Retimer转接卡电路设计
CN116506524B (zh) 一种毫米波雷达数据采集卡及其数据采集控制方法
CN112019402A (zh) 一种智能网卡多功能调试装置
CN214122753U (zh) 一种多通道的射频直采系统
CN112468162B (zh) 双发万兆网中频信号处理机和双路径系统及数据传输方法
CN210572737U (zh) 一种二次雷达信号处理装置
RU202726U1 (ru) Устройство цифровой обработки сигналов
CN112542193B (zh) 一种高速读取数据的spi接口的flash存储器
CN110932748B (zh) 一种大规模天线阵数字波控信号接口设计方法
CN110597748B (zh) 一种基于tlk2711的高速通信接口及数据处理系统
CN113970896A (zh) 基于fpga芯片的控制装置及电子设备
CN207884633U (zh) 用于航电采集测试的装置
CN112946583A (zh) 中频信号处理单元及具有其的数字相控阵雷达
CN110083565B (zh) Vpx总线信号接收处理系统
CN212009565U (zh) Vpx数字信号处理卡
CN110661687B (zh) 一种全联通双总线交换平台
CN213518237U (zh) 一种高速宽带信号采集处理模块
CN112039805B (zh) 一种低时延抖动高速信号交换系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination