RU202726U1 - Устройство цифровой обработки сигналов - Google Patents
Устройство цифровой обработки сигналов Download PDFInfo
- Publication number
- RU202726U1 RU202726U1 RU2020135332U RU2020135332U RU202726U1 RU 202726 U1 RU202726 U1 RU 202726U1 RU 2020135332 U RU2020135332 U RU 2020135332U RU 2020135332 U RU2020135332 U RU 2020135332U RU 202726 U1 RU202726 U1 RU 202726U1
- Authority
- RU
- Russia
- Prior art keywords
- fpga
- dsp
- digital signal
- signal processing
- digital
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
Abstract
Полезная модель относится к области устройств цифровой обработки сигналов. Техническим результатом является улучшении технических характеристик устройства. Раскрыто устройство цифровой обработки сигналов, включающее связанные каналами обмена данными программируемую логическую интегральную схему (ПЛИС) и цифровой сигнальный процессор (ЦСП), аналого-цифровой преобразователь (АЦП), подключенный к ПЛИС посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к ПЛИС и ЦСП, приемопередатчик Ethernet, связанный с ЦСП, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к ПЛИС, отличающееся тем, что включает разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с ПЛИС и ЦСП, включает буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к ПЛИС. 2 з.п. ф-лы, 1 ил.
Description
Техническое решение относится к области вычислительной техники, а именно к средствам высокоскоростной цифровой обработки сигналов.
Из уровня техники известно устройство обработки радиолокационных сигналов, содержащее четыре цифровых сигнальных процессора, контроллер, оперативные и постоянные запоминающие устройства, отладочные интерфейсы JTAG, канал обмена данными по интерфейсу Ethernet 10/100, каналы аналого-цифровой аппаратуры. Патент РФ № 2653293, МПК: G06F 15/163, опубликован 07.05.2018.
Известно техническое решение, выбранное в качестве ближайшего аналога, представляющее собой устройство обработки аналоговых и цифровых сигналов, включающую программируемую логическую интегральную схему и цифровой сигнальный процессор, подключенные через шину SRIO, четыре модуля динамической оперативной памяти DDR3 SDRAM, аналого-цифровой преобразователь, приемопередающее устройство Ethernet и разъем PCI-Express. Устройство дополнительно содержит выбор тактовой частоты и управление генератором тактовой частотой. Патент Китая № 205247379, МПК G06F 13/40, опубликован 18.05.2016.
Отличительными признаками заявляемого решения являются наличия разъемов JTAG для подключения к аппаратуре тестирования и отладки, связанные с ПЛИС и ЦСП, и буферизированных настраиваемых цифровых линий ввода/вывода стандарта LVTTL, подключенных к ПЛИС.
Известным техническим решениям свойственны низкое быстродействие и невысокая точность обработки данных.
Следует также отметить, что поскольку в настоящее время большинство представленных на рынке устройств сбора и обработки аналогово-цифровых сигналов имеют различные спецификации и широкий спектр интерфейсов, при стыковке их с другими устройствами или платами зачастую возникают проблемы с размером или несовпадением интерфейсов.
Задачей заявленного технического решения является создание реконфигурируемого многоканального высокоскоростного устройства цифровой обработки сигналов.
Технический результат заявляемого технического решения проявляется в улучшении технических характеристик устройства.
Учитывая специфику назначения устройства цифровой обработки сигналов, под улучшением его технических характеристик следует понимать повышение быстродействия и производительности устройства, обеспечение максимальных уровней функциональных возможностей, в частности, за счет расширения спектра поддерживаемых интерфейсов, обеспечивающих максимальную совместимость с большинством современных высокопроизводительных устройств, повышения производительности вычислительной системы, достижения минимально возможных массогабаритных показателей, увеличения скорости передачи сигналов, обработки и проведения вычислительных операций.
Технический результат достигается тем, что устройство цифровой обработки сигналов, включающее связанные каналами обмена данными программируемую логическую интегральную схему и цифровой сигнальный процессор, аналого-цифровой преобразователь, подключенный к программируемой логической интегральной схеме посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к программируемой логической интегральной схеме и цифровому сигнальному процессору, приемопередатчик Ethernet, связанный с цифровым сигнальным процессором, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к программируемой логической интегральной схеме, включает разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с программируемой логической интегральной схемой и цифровым сигнальным процессором, включает буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к программируемой логической интегральной схеме. Каналы обмена данными между программируемой логической интегральной схемой и цифровым сигнальным процессором могут представлять собой каналы типа RapidIO. Устройство цифровой обработки сигналов может быть выполнено в корпусе стандарта CompactPCI 3U 4HP.
Для описания сущности технического решения были приняты следующие сокращения:
ПЛИС - программируемая логическая интегральная схема;
ЦСП - цифровой сигнальный процессор;
PCI - Peripheral Component Interconnect - компьютерная шина ввода-вывода для подключения периферийных устройств к материнской плате компьютера;
PCIe - Peripheral Component Interconnect Express - компьютерная шина, использующая высокопроизводительный протокол последовательной передачи данных;
JTAG - Joint Test Action Group - аппаратный интерфейс для прямой связи тестового оборудования с чипами на плате;
DDR - Double Data Rate - удвоенная скорость передачи данных;
I2C (I2C) - Inter-Integrated circuit - последовательная ассиметричная шина;
UART - Universal Asynchronous receiver/transmitter - универсальный асинхронный приемопередатчик;
SPI - Serial Peripheral Interface - последовательный периферийный интерфейс;
SGMII - Serial Gigabit Media Independent Interface - последовательный гигабитный независящий от среды передачи интерфейс;
LVTTL - Low Voltage Transistor-Transistor Logic - низковольтная транзисторно-транзисторная логическая схема;
LVDS - Low-Voltage Differential Signaling - низковольтная дифференциальная передача сигналов;
SMA - Sub-Miniature version A - соединитель для подключения коаксиального кабеля.
Устройство цифровой обработки сигналов предназначено для решения высокопроизводительных задач цифровой сигнальной обработки на базе ЦСП и ПЛИС.
Разъемы JTAG необходимы для подключения устройства к аппаратуре тестирования и отладки, что обеспечивает возможность конфигурирования ПЛИС и загрузочной памяти ПЛИС через канал JTAG, а также загрузку ЦСП по каналу JTAG ЦСП.
Буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к ПЛИС, обеспечивают организацию взаимодействия нескольких устройств в составе платы с минимальными временными задержками.
АЦП, подключенный к ПЛИС посредством буферизированных каналов и к тактовым генераторам, необходим для преобразования входного сигнала в цифровую форму и ввода его в ПЛИС с постоянной частотой тактирования.
Модули внешней памяти типа DDR3, подключенные к ПЛИС и ЦСП, обеспечивают организацию буферизации входного потока АЦП в реальном масштабе времени и результата обработки данных ЦСП. Модуль DDR3 характеризуется высокой пропускной способностью (до 19200 МБайт/с) и небольшим энергопотреблением.
Приемопередатчик Ethernet, связанный с ЦСП, необходим для организации канала обмена информацией с периферийными удаленными устройствами.
Мост PCIe-PCI подключенный к ПЛИС, осуществляет организацию канала обмена данными с персональным компьютером по универсальной шине PCI.
В предпочтительном варианте, каналы обмена данными между ПЛИС и ЦСП выполнены высокопроизводительным интерфейсом RapidIO, характеризующимся высокой скоростью передачи данных и удобным протоколом связи с минимальными программными издержками.
Устройство цифровой обработки сигналов, в предпочтительном варианте, выполнено в корпусе стандарта CompactPCI 3U шириной 4HP, являющимся универсальным форм-фактором с системным интерфейсом PCI 32бита/33МГц. Такое исполнение обуславливает множество преимуществ устройства: модульность конструкции, компактные размеры и возможность замены отдельных функциональных модулей без отключения изделия в целом.
Заявляемое техническое решение далее поясняется с помощью фигуры, на которых условно представлен один из возможных вариантов исполнения устройства цифровой обработки сигналов.
На фиг. 1 представлена структурная схема устройства цифровой обработки сигналов.
На фиг. 1. изображено устройство цифровой обработки сигналов (1), включающий связанные каналами (13), (14), (15) обмена данными ПЛИС (2) и ЦСП (3), АЦП (4), подключенный к ПЛИС (2), к встроенному тактовому генератору (5) и к внешнему генератору (6) тактовой частоты; модули (7) внешней памяти типа DDR3, подключенные к ПЛИС (2) и ЦСП (3), приемопередатчик (8) Ethernet, связанный с разъемом RG45 (20), мост (9) PCIe-PCI, разъемы (10) и (11) JTAG, буферизированные настраиваемые цифровые линии (12) ввода/вывода стандарта LVTTL для взаимодействия с другими устройствами, подключенные к ПЛИС (2). ПЛИС (2) связан с устройствами (17) и (18) энергонезависимой flash памяти интерфейса SPI для хранения прошивки ПЛИС (2). Устройство (1) на фиг. 1 дополнительно включает адаптер (19) USB связанный с ПЛИС (2) для организации канала обмена данными с персональным компьютером. Корпус устройства (1) выполнен с разъемом (21) J1 на котором реализована шина PCI и разъем (22) J2, предназначенный операций ввода/вывода линии (12).
Далее со ссылками на фигуру описана структура устройства (1) цифровой обработки сигналов.
Устройство (1) цифровой обработки сигналов включает ПЛИС (2) и ЦСП (3), связанные каналами (13), (14) и (15) обмена данными, преимущественно, представляющими собой каналы типа RapidIO с частотой не менее 3,125 Гбод/с, поддерживающими протоколы обмена данными, соответственно, I2C, SPI, UART.
Устройство (1) включает АЦП (4) с двумя буферизированными каналами, преимущественно, типа LVDS, для передачи оцифрованного аналогового сигнала в ПЛИС (2) с частотой до 250 МГц от встроенного тактового генератора (5) и от внешнего генератора (6) тактовой частоты. В предпочтительном варианте, устройство (1) выполнено с возможностью обеспечения ввода тактового сигнала в ПЛИС (2) с частотой от 1 до 100 МГц через соединитель типа SMA.
Устройство (1) включает модули (7) внешней памяти типа DDR3, подключенные к ПЛИС (2) и к ЦСП (3), обеспечивающие возможность записи/считывания данных на частоте не менее 500 МГц.
Устройство (1) включает приемопередатчик (20) Ethernet, осуществляющий обмен данными ЦСП (3) с периферийными удаленными устройствами, преимущественно, по интерфейсу Ethernet 10/100/1000 DP83867ISRGZ в режиме SGMII.
Устройство (1) включает мост (9) PCIe-PCI, преимущественно, модели PEX8112, для обмена данными с персональным компьютером по шине PCI (разъем (21)), подключенный к ПЛИС (2).
Устройство (1) включает буферизированные настраиваемые цифровые линии (12) ввода/вывода стандарта LVTTL подключенные к ПЛИС (2) выходы которых реализованы на разъеме (22).
Устройство (1) выполнено с возможностью конфигурирования ПЛИС (2) и загрузочной памяти ПЛИС (2) через канал JTAG (разъем (10)), а также загрузку ЦСП (3) по каналу JTAG ЦСП (разъем (11)). В предпочтительном варианте, устройство (1) выполнено в корпусе стандарта CompactPCI 3U 4HP.
Типичными областями применения заявленного устройства являются: кодирование/декодирование данных, цифровая сигнальная обработка информации, потоковая обработка видео- и аудиоинформации, синтез и обработка сложных сигнально-кодовых конструкций. Заявленное устройство может быть успешно реализовано как средство многоканальной цифровой обработки аналоговой информации, поступающей от разнообразных датчиков, с возможностью её уплотнения и передачи в ПЭВМ, позволяющее эффективно реализовать практически весь спектр алгоритмов обработки цифровых сигналов.
Представленные фигуры, описание конструкции и использования не исчерпывают возможные варианты исполнения и не ограничивают каким-либо образом объем заявляемого технического решения. Возможны иные варианты исполнения и использования в объеме заявляемой формулы.
Claims (3)
1. Устройство цифровой обработки сигналов, включающее связанные каналами обмена данными программируемую логическую интегральную схему (ПЛИС) и цифровой сигнальный процессор (ЦСП), аналого-цифровой преобразователь (АЦП), подключенный к ПЛИС посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к ПЛИС и ЦСП, приемопередатчик Ethernet, связанный с ЦСП, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к ПЛИС, отличающееся тем, что включает разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с ПЛИС и ЦСП, включает буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к ПЛИС.
2. Устройство цифровой обработки сигналов по п. 1, отличающееся тем, что каналы обмена данными между ПЛИС и ЦСП представляют собой каналы типа RapidIO.
3. Устройство цифровой обработки сигналов по п. 1, отличающееся тем, что выполнено в корпусе стандарта CompactPCI 3U 4HP.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020135332U RU202726U1 (ru) | 2020-10-28 | 2020-10-28 | Устройство цифровой обработки сигналов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020135332U RU202726U1 (ru) | 2020-10-28 | 2020-10-28 | Устройство цифровой обработки сигналов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU202726U1 true RU202726U1 (ru) | 2021-03-03 |
Family
ID=74857335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2020135332U RU202726U1 (ru) | 2020-10-28 | 2020-10-28 | Устройство цифровой обработки сигналов |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU202726U1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU207875U1 (ru) * | 2021-08-18 | 2021-11-22 | Федеральное государственное унитарное предприятие «Государственный научно-исследовательский институт авиационных систем» (ФГУП «ГосНИИАС») | Вычислительный управляющий блок |
| RU219044U1 (ru) * | 2023-02-03 | 2023-06-23 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-Морского Флота "Военно-морская академия им. Адмирала Флота Советского Союза Н.Г. Кузнецова" | Устройство комплексной цифровой обработки информации |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042941A1 (en) * | 2001-08-29 | 2003-03-06 | Altera Corporation | Programmable high speed I/O interface |
| US8686758B1 (en) * | 2009-04-14 | 2014-04-01 | Altera Corporation | Integrated circuit with configurable I/O transistor arrangement |
| CN205247379U (zh) * | 2015-11-20 | 2016-05-18 | 天津光电通信技术有限公司 | 双通道高速模拟数字信号采集处理板卡 |
| RU2653293C1 (ru) * | 2017-07-11 | 2018-05-07 | Акционерное общество "Федеральный научно-производственный центр "Нижегородский научно-исследовательский институт радиотехники" | Устройство первичной обработки радиолокационной информации |
-
2020
- 2020-10-28 RU RU2020135332U patent/RU202726U1/ru active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042941A1 (en) * | 2001-08-29 | 2003-03-06 | Altera Corporation | Programmable high speed I/O interface |
| US8686758B1 (en) * | 2009-04-14 | 2014-04-01 | Altera Corporation | Integrated circuit with configurable I/O transistor arrangement |
| CN205247379U (zh) * | 2015-11-20 | 2016-05-18 | 天津光电通信技术有限公司 | 双通道高速模拟数字信号采集处理板卡 |
| RU2653293C1 (ru) * | 2017-07-11 | 2018-05-07 | Акционерное общество "Федеральный научно-производственный центр "Нижегородский научно-исследовательский институт радиотехники" | Устройство первичной обработки радиолокационной информации |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU207875U1 (ru) * | 2021-08-18 | 2021-11-22 | Федеральное государственное унитарное предприятие «Государственный научно-исследовательский институт авиационных систем» (ФГУП «ГосНИИАС») | Вычислительный управляющий блок |
| RU219044U1 (ru) * | 2023-02-03 | 2023-06-23 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-Морского Флота "Военно-морская академия им. Адмирала Флота Советского Союза Н.Г. Кузнецова" | Устройство комплексной цифровой обработки информации |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11698412B2 (en) | Device, system and method to support communication of test, debug or trace information with an external input/output interface | |
| CN104899167A (zh) | 一种基于fpga的便携式高速数据采集方法 | |
| CN116680220B (zh) | 一种信号收发机及信号收发系统 | |
| RU202726U1 (ru) | Устройство цифровой обработки сигналов | |
| CN104237905A (zh) | 北斗检测仪 | |
| CN212135411U (zh) | 一种io模组及ocp转接板 | |
| CN107966925A (zh) | 一种基于dsp28335的高精度多路信号数据测试系统及测试方法 | |
| CN215117312U (zh) | 基于mpsoc的实时信号处理平台 | |
| CN210627193U (zh) | 一种高防护性高速数字处理模块 | |
| EP3263012A1 (en) | Relay device and medical device | |
| CN213958044U (zh) | 一种高可靠复杂SoC全功能验证板 | |
| CN205983458U (zh) | 调试下载设备及调试下载装置 | |
| CN116429259A (zh) | 一种光纤光栅的光谱处理系统 | |
| CN210572737U (zh) | 一种二次雷达信号处理装置 | |
| CN114896194A (zh) | 基于fpga和dsp的多路信号采集处理板 | |
| CN106059599A (zh) | 一种s频段收发一体化处理器系统 | |
| RU195892U1 (ru) | Модуль процессорный | |
| CN114326496A (zh) | 高速数据采集仪及其采集方法 | |
| CN113970896A (zh) | 基于fpga芯片的控制装置及电子设备 | |
| RU2680744C1 (ru) | Процессорный модуль системы хранения данных | |
| CN220526329U (zh) | 一种基于fmc多通道同步采集的新型子卡电路 | |
| CN217508960U (zh) | 一种宽带射频信号高速采集板 | |
| CN217135507U (zh) | 一种蓝牙Wi-Fi信号采集回放仪 | |
| CN113541974B (zh) | 多通道高频数字信号同步处理装置 | |
| CN212694410U (zh) | 一种新型显示控制计算模块 |