RU219044U1 - Устройство комплексной цифровой обработки информации - Google Patents

Abstract

Полезная модель относится к области радиотехнике, а именно к средствам многоканальной высокоскоростной цифровой обработки информации, и может быть использована для построения радиотехнических комплексов и систем. Целью полезной модели является обеспечение комплексной (единой) обработки информации, получаемой от разных источников, с заданной точностью обработки информации в реальном масштабе времени с возможностью прогнозирования траектории сопровождаемых целей и развития текущей обстановки в целом.

Задачей, на решение которой направлена полезная модель, является описание устройства комплексной цифровой обработки информации на базе теоретико-группового и масштабно-временного подходов. Технический результат, обеспечивающий достижение цели и решение поставленной задачи, сводится к использованию в структуре СБИС (ПЛИС) блоков синхронизации и преобразования, математического и траекторного сопроцессоров, с помощью которых используется алгоритмы формирования числовых моделей предфрактальной формы, выполнения арифметических операций и обработки числовой информацией в полиномиальном формате, комплексной обработки радиолокационной информации на основе адаптивно-изменяемого ядра, для решения траекторных задач, построения траектории движения высокоскоростных быстро маневрирующих объектов и ее фильтрации в условиях преобразования времени, вызванных взаимной кинематикой носителя РЛС и объекта и масштабно-временного прогнозирования траектории движения объекта, при обработке комплексной информации. В результате функционирования устройства вскрывается информация об окружающей обстановке в реальном масштабе времени с заданной точностью с возможностью последующего отображения ее на сопряженном оконечном устройстве.

Description

Полезная модель относится к области радиотехнике, а именно к средствам многоканальной высокоскоростной цифровой обработки информации, и может быть использована для построения радиотехнических систем и комплексов.

Известны многочисленные технические решения, предназначенные для обработки информации, реализованные на базе программируемых логических интегральных схем (ПЛИС), сверхбольших интегральных схем (СБИС), цифровых сигнальных процессоров (ЦПС, DSP) и т.п. Их алгоритмическое построение представляет собой совокупность логических, арифметических и тригонометрических операций. Некоторые из таких технических решений позволяют:

повысить максимальную производительность за счет введения сопроцессора, позволяющего осуществлять обработку сигнала посредством распараллеливания вычислений, коммутатора шины передачи данных PCI Express, двух многоканальных ячеек ввода-вывода высокочастотных сигналов, оснащенных как минимум двумя ПЛИС, как минимум двумя четырехканальными АЦП, как минимум двумя четырехканальными ЦАП, модуля приема и комплексирования сигналов с двух антенн ССН (GPS, Glonass, Galileo) и модуля ИНС, модуля интерфейсов МКИО РИО, введения в программное обеспечение изделия модулей цифровой обработки сигналов, внедрения дополнительного радиатора, размещаемого в верхней части изделия, применения для модифицированного средства хранения твердотельных накопителей, резервного модуля электропитания [1];

улучшить технические характеристики радиоэлектронных средств, а именно, быстродействие и производительность устройства, обеспечить максимальный уровень функциональных возможностей, в частности, за счет расширения спектра поддерживаемых интерфейсов, обеспечивающих максимальную совместимость с большинством современных высокопроизводительных устройств, повысить производительность вычислительной системы, достичь минимально возможных массогабаритных показателей, увеличить скорость передачи сигналов, обработки и проведения вычислительных операций [2];

расширить функциональные возможности в части осуществления процессов обработки сигналов [3] и снизить погрешности определения доплеровского измерения частоты [4].

Однако, вышеописанные решения не позволяют обеспечить комплексную (единую) обработку информации с заданной точностью, полученной от разных источников, в реальном масштабе времени с возможностью прогнозирования траектории сопровождаемых целей и развития текущей обстановки в целом. Отсутствие в существующих технических решениях необходимых параметрических моделей - является одной из причин возникающих недостатков, которые приводят к снижению достоверности данных, а также к росту временных и емкостных затрат при добывании информации.

Наиболее близким аналогом предлагаемой полезной модели является устройство цифровой обработки сигналов [2], которое предназначено для решения высокопроизводительных задач цифровой сигнальной обработки на базе ЦСП и ПЛИС. Данная модель раскрывает устройство цифровой обработки сигналов, включающее связанные каналами обмена данными программируемую логическую интегральную схему (ПЛИС) и цифровой сигнальный процессор (ЦСП), аналого-цифровой преобразователь (АЦП), подключенный к ПЛИС посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к ПЛИС и ЦСП, приемопередатчик Ethernet, связанный с ЦСП, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к ПЛИС, отличающееся тем, что включает разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с ПЛИС и ЦСП, включает буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к ПЛИС. Указанное техническое решение также не позволяет обеспечить комплексную обработку информации в реальном масштабе времени с возможностью прогнозирования текущей обстановки.

Целью полезной модели является обеспечение комплексной (единой) обработки информации, с заданной точностью обработки информации получаемой от разных источников, в реальном масштабе времени с возможностью прогнозирования траектории сопровождаемых целей и развития текущей обстановки в целом.

Задачей, на решение которой направлена полезная модель, является описание устройства комплексной цифровой обработки информации на базе теоретико-группового и масштабно-временного подходов.

Технический результат заключается в обеспечении комплексной (единой) обработки информации, с заданной точностью обработки информации получаемой от разных источников, в реальном масштабе времени с возможностью прогнозирования траектории сопровождаемых целей и развития текущей обстановки в целом.

Применение в полезной модели блока согласования, комплекта АЦП, ПЛИС (СБИС), включающая в себя блок синхронизации, блок преобразования, математический и траекторный сопроцессоры и процессор, что отличает предложенное устройство комплексной цифровой обработки информации от аналогов.

Краткое описание чертежей: фиг. 1 представляет собой один из возможных вариантов структурной схемы устройства комплексной цифровой обработки информации.

Технический результат достигается тем, что устройство цифровой обработки сигналов [2] выполненное в корпусе стандарта CompactPCI 3U 4НР, и включающее связанные каналами обмена данными типа RapidIO программируемую логическую интегральную схему и цифровой сигнальный процессор, аналого-цифровой преобразователь, подключенный к программируемой логической интегральной схеме посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к программируемой логической интегральной схеме и цифровому сигнальному процессору, приемопередатчик Ethernet, связанный с цифровым сигнальным процессором, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к программируемой логической интегральной схеме, разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с программируемой логической интегральной схемой и цифровым сигнальным процессором, буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к программируемой логической интегральной схеме, дополняется блоком согласования, комплектом АЦП, где каждый преобразователь предназначен под каждый источник информации, и реструктуризируется программируемая логическая интегральная схема с помощью введенного блока синхронизации, блока преобразования информации, математического сопроцессора и траекторного сопроцессора для реализации и использования алгоритмов формирования числовых моделей предфрактальной формы [5], выполнения арифметических операций и обработки числовой информацией в полиномиальном формате [6, 7], комплексной обработки радиолокационной информации на основе адаптивно-изменяемого ядра, для решения траекторных задач [8], построения траектории движения высокоскоростных быстро маневрирующих объектов и ее фильтрации в условиях преобразования времени, вызванных взаимной кинематикой носителя РЛС и объекта [9, 10] и масштабно-временного прогнозирования траектории движения объекта [11], которые реализуются соответствующими программными средствами, при обработке комплексной информации.

Устройство комплексной цифровой обработки информации, выполненное в корпусе стандарта CompactPCI 3U 4НР (1), включает: блок согласования (2); АЦП (3); блок синхронизации (5), блок преобразования информации (6), процессор (7), математический сопроцессор (8) и траекторный сопроцессор (9) на базе ПЛИС (4); мост PCIe-PCI (10) (преимущественно, модели РЕХ8112); устройство памяти (11), (12); буферизированные настраиваемые цифровые линии ввода/вывода (13) стандарта LVTTL; ЦСП (14); модули внешней памяти (15), (16) и (17) типа DDR3; адаптер USB (18); приемопередатчик Ethernet (19) с интерфейсом Ethernet 10/100/1000 DP83867ISRGZ и режимом SGMII; встроенный (20) и внешний тактовый генераторы (21). Предложенное устройство выполнено с разъемами: JTAG (22) и (23), RG45 (24) для реализации соединения по Ethernet, J1 (25) для вывода шины PCI и J2 (26) для реализации операций ввода/вывода информации, комплект разъемов (27), для подключения источников информации (Фиг. 1).

Сущность работы предложенного устройства комплексной цифровой обработки информации раскрыта на фиг. 1, которая показывает взаимодействие основных структурных элементов между собой, где входами устройства (1) является входы блока согласования (2), выходная шина данных которого соединена с одним из входов комплекта АЦП (3), в котором каждый из АЦП сопряжен с заданным информационным каналом, другие входы соединены с внешним тактовым генератором (21) и внутренним тактовым генератором (20), которые соединены со СБИС (ПЛИС) (4), а выходы комплекта АЦП (3), представляют собой шину данных, поступающих на один из входов СБИС (ПЛИС) (4), входы которой является входами блока синхронизации (5), соединенного с блоком преобразования (6), выход которого является входом процессора (7), который сопряжен с математическим (8) и траекторным (9) сопроцессорами, при этом выход процессора (7) является выходами СБИС (ПЛИС) (4), где выход «А» сопряжен с ЦСП (14), выход «Б» подключен к разъему J2 (26) через линии ввода/вывода (13) стандарта LVTTL, выход «В» подключен к разъему J1 (25) через мост PCIe-PCI (10), при этом устройство памяти (11), (12), модули внешней памяти (16) и (17), адаптер USB (18) и разъем (24) подключенный через приемопередатчик Ethernet (19), также сопряжены с СБИС (ПЛИС) (4).

Полезная модель предполагает подключение к устройству различных источников информации в виде антенных устройств УКВ, КВ диапазонов, оптико-электронных устройств, инфракрасных датчиков и других цифровых аппаратов с помощью комплекта разъемов (27), количество которых соответствует количеству источников информации.

Осуществление функционирования (Фиг. 1) начинается с фильтрации и согласования по уровню (амплитуде) аналоговых сигналов полученных от разных источников информации как активным, так и пассивным способом в блоке согласования. Полученные сигналы поступают в комплект АЦП, где каждый преобразователь предназначен под каждый источник информации, управляемый ЦСП. Оцифрованные данные поступают в СБИС (ПЛИС), где осуществляется процесс обработки числовой информации в полиномиальном формате на базе теоретико-группового и масштабно-временного подходов. Работа данного процесса обеспечивается процессором, математическим сопроцессором и траекторным сопроцессором, блоками синхронизации и преобразования информации, реализованными в структуре в СБИС (ПЛИС). Блок синхронизации выравнивает информацию по времени и привязки кодовой комбинации к единой тактовой частоте. Блок преобразования выполняет анализ (априорную оценку погрешности) исходной кодовый комбинации, осуществляя преобразование данных до необходимого формата с помощью определенного алгоритма [5]. Процессор обеспечивает согласованную работу ЦСП, математического и траекторного сопроцессора для осуществления первичной и вторичной обработки полученной кодовой комбинации, учитывая алгоритм [7, 8]. При этом математический сопроцессор функционирует по алгоритму [6], а траекторный сопроцессор использует алгоритмы [9-11]. В результате функционирования устройства вскрывается информация об окружающей обстановке, используя комплексную (единую) обработку информации, получаемую от разных источников, с заданной точностью в реальном масштабе времени с возможностью прогнозирования траектории сопровождаемых целей, что приводит к снижению временных и емкостных затрат, к увеличению достоверности данных при добывании информации.

Наличие таких признаков, как применение теоретико-группового и масштабно-временного подходов, способа задания арифметического выражения с использованием предикатного описания предфрактальных форм и числовых моделей, выполнения базовых арифметических операций с помощью только целых чисел, которые расширяют и оптимизируют алгоритмическое построение выполнения первичной и вторичной обработки комплексной информации, позволяют сделать вывод о соответствии заявляемого технического решения критерию «существенные отличия».

Использование устройство комплексной цифровой обработки информации в радиотехнике, ранее не производилось. Это позволяет утверждать, что заявленное устройство удовлетворяет критерию «полезная модель» и может быть реализовано сравнительно быстро. Кроме того, реализация предлагаемого устройства возможна на отечественной элементной базе.

Библиографические данные

1. Изобретения RU №2714493, С2, дата начала отсчета срока действия патента: 02.07.2018 г., опубликовано: 18.02.2020 г. Бюл. №5, наименование: Многоканальный аппаратно-программный комплекс высокоскоростной цифровой обработки сигналов;

2. Полезная модель RU №202726, U1, дата начала отсчета срока действия патента: 28.10.2020 г., опубликовано: 03.03.2021 г. Бюл. №7, наименование: Устройство цифровой обработки сигналов;

3. Полезная модель RU №207875, U1, дата начала отсчета срока действия патента: 18.08.2021 г., опубликовано: 22.11.2021 г. Бюл. №33, наименование: Вычислительный управляющий блок;

4. Изобретения RU №2774410 С1, дата начала отсчета срока действия патента: 30.06.2021 г., опубликовано: 21.06.2022 Бюл. №18, наименование: Устройство определения доплеровского измерения частоты отраженного радиолокационного сигнала;

5. Свидетельство о государственной регистрации №2019662032 Программа формирования и исследования числовых моделей пред-фрактальной формы / Слюсаренко А.С., Ушаков А.О., Грехов С.Э.; заявка №2019619797 от 02.08.2019 г.; опубликовано: 16.09.2019 г.;

6. Свидетельство о государственной регистрации №2019662207 Программный модуль для выполнения арифметических операций на числовой информации в полиномиальном формате / Ушаков А.О., Слюсаренко А.С., Грехов С.Э.; заявка №2019661028 от 09.09.2019 г.; опубликовано: 19.09.2019 г.;

7. Свидетельство о государственной регистрации №2020664426 Программа, реализующая алгоритм обработки радиолокационной информации в полиномиальном формате / Ушаков А.О., заявка №2020663470 от 02.11.2020 г.; опубликовано: 12.11.2020 г.;

8. Свидетельство о государственной регистрации N2022667797 Программа, реализующая алгоритм комплексной обработки радиолокационной информации на основе адаптивно-изменяемого ядра, для решения траекторных задач / Ушаков А.О., Бескин Д.А., Еремкин B.C., Грехов С.Э., Попов В.П., заявка №2022667150 от 26.09.2022 г.; опубликовано: 26.09.2022 г.;

9. Свидетельство о государственной регистрации N 2022681073 Программа построения траектории движения высокоскоростных быстро маневрирующих объектов в условиях преобразования времени, вызванных взаимной кинематикой носителя РЛС и объекта / Бескин Д.А., Грехов С.Э., заявка №2022680536 от 01.11.2022 г.; опубликовано: 9.11.2022 г.;

10. Свидетельство о государственной регистрации N 2022681069 Программа траекторией фильтрации радиолокационной информации в условиях влияния искажений, вызванных движением объекта / Бескин Д.А., Грехов С.Э., заявка №2022680534 от 01.11.2022 г.; опубликовано: 9.11.2022 г.;

11. Свидетельство о государственной регистрации N 2022681071 Программа масштабно-временного прогнозирования траектории движения объекта / Бескин Д.А., Грехов С.Э., заявка №2022680535 от 01.11.2022 г.; опубликовано: 9.11.2022 г.

Claims (1)

1. Устройство комплексной цифровой обработки информации, выполненное в корпусе стандарта CompactPCI 3U 4НР и включающее связанные каналами обмена данными типа RapidIO программируемую логическую интегральную схему и цифровой сигнальный процессор, аналого-цифровой преобразователь, подключенный к программируемой логической интегральной схеме посредством буферизированных каналов и к тактовым генераторам, модули внешней памяти типа DDR3, подключенные к программируемой логической интегральной схеме и цифровому сигнальному процессору, приемопередатчик Ethernet, связанный с цифровым сигнальным процессором, мост PCIe-PCI для обмена данными с персональным компьютером, подключенный к программируемой логической интегральной схеме, разъемы JTAG для подключения к аппаратуре тестирования и отладки, связанные с программируемой логической интегральной схемой и цифровым сигнальным процессором, буферизированные настраиваемые цифровые линии ввода/вывода стандарта LVTTL, подключенные к программируемой логической интегральной схеме, отличающееся тем, что АЦП добавлен комплектом АЦП под каждый информационный канал, кроме того, устройство дополняется блоком согласования, вход которого является входом устройства, а выходная шина соединена с одним из входов комплекта АЦП, а в ПЛИС введены блоки синхронизации и преобразования и математический траекторный сопроцессоры и процессор, при этом блок синхронизации соединен с блоком преобразования, а также входами ПЛИС, а процессор соединен с математическим и траекторным сопроцессорами, блоком преобразования, а также выходами ПЛИС.

Images