CN213518237U - 一种高速宽带信号采集处理模块 - Google Patents
一种高速宽带信号采集处理模块 Download PDFInfo
- Publication number
- CN213518237U CN213518237U CN202021666042.6U CN202021666042U CN213518237U CN 213518237 U CN213518237 U CN 213518237U CN 202021666042 U CN202021666042 U CN 202021666042U CN 213518237 U CN213518237 U CN 213518237U
- Authority
- CN
- China
- Prior art keywords
- processing module
- signal acquisition
- module
- interface
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 84
- 238000003860 storage Methods 0.000 claims abstract description 37
- 230000014759 maintenance of location Effects 0.000 claims abstract description 4
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000005070 sampling Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000036541 health Effects 0.000 description 4
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型涉及一种高速宽带信号采集处理模块，包括主机模块，信号采集处理模块，备份槽，储存模块，信号处理板，所述主机模块采用4组PCIe2.0X4分别与高速宽带信号采集处理模块和备份槽位互联，所述信号采集处理模块通过高速宽带信号采集处理模块完成，存储数据采用万兆以太网数据卸载，所述备份槽包括用于信号处理备份槽一和用于储存和信号处理备份槽二；所述储存模块是两组独立宽存储。本实用新型提供一种高速宽带信号采集处理模块结合行业应用，更换FMC子板方便不同的项目使用，母卡架构和程序不变不用调试底层软件，减少后期的联调、维护时间和费用。
Description
技术领域
本实用新型涉及计算机数据采集处理领域，尤其涉及一种高速宽带信号采集处理模块。
背景技术
在目前市面上的高速信号处理卡中，少数采用标准架构、不具有非常强的扩展性、可靠性、维修性、互换性特点。项目中使用时，将会大大增加后期的联调、维护等时间和费用。没有包含可更换FMC子板的高速信号处理卡不可在多项目使用，缺少可移植性和通用性。对于5+1空间谱监测测向应用，一般的高速信号处理卡不可对信号处理板上的芯片进行选择性焊接，无法使信号处理板成本和功耗降低高速宽带信号采集处理模块结合行业应用，采用标准架构、具有扩展性、可靠性、维修性、互换性特点，项目中使用该模块，减少后期的联调、维护等时间和费用。
实用新型内容
为本实用新型的目的在于采用高速宽带信号采集处理模块结合行业应用，采用标准架构，更换FMC子板方便不同的项目使用，由于母卡架构和程序不变，则不用再花费精力调试底层软件，可快速搭建一个复杂的高性能系统，减少后期的联调、维护等时间和费用，提供一种高速宽带信号采集处理模块。
为实现上述目的，本实用新型提出如下技术方案一种高速宽带信号采集处理模块，包括主机模块，信号采集处理模块，备份槽，储存模块，信号处理板，所述主机模块采用4组PCIe2.0 X4分别与高速宽带信号采集处理模块和备份槽位互联，所述信号采集处理模块通过高速宽带信号采集处理模块完成，存储数据采用万兆以太网数据卸载，所述备份槽包括用于信号处理备份槽一和用于储存和信号处理备份槽二；所述储存模块是两组独立DDR432bit宽存储，总容量4Gbyte；所述信号处理板包括母板与背板和前面板，背板和前背板是外扩展板，位于母板上采用插拔式卡槽连接。
优选地，所述的主机模块采用4组PCIe2.0 X4分别与高速宽带信号采集处理模块和备份槽位互联，备份槽位与高速宽带信号采集处理模块级联，可成倍扩充中频模块的信号处理能力；高速宽带信号采集处理模块结合行业应用，采用标准架构、具有非常强的扩展性、可靠性、维修性、互换性特点，其中；
互换性强；模块机械和电气特性，完全满足国际VITA规范，各厂家模块可互换；
扩展性强；单模块内两片FPGA和模块与背板之间的接口均为16x GTX接口，分别速率100Gbps，算法应用灵活，模块扩展方便；扩展槽位插入信号处理模块，则处理运算能力成倍增长；
可维护性强：模块采用I2C接口进行健康管理，可实时获取模块电压、温度等信息；通过以太网络远程配置FPGA程序，即可远程调试和固件更新；
可靠性高：选用工业级以上器件，完善的热仿真技术、减少元器件数量和种类、完备的健康状态监测和电路成熟应用等手段大大提高产品的可靠性；
方便选购主控计算机：模块与主控计算机之间采用PCIe2.0x4接口，即满足带宽要求，又方便选择主控计算机；
单板可独立工作：单模块对外具有以太网口、电源接口、SPI射频模块控制接口、天线控制接口，接上射频模块即可组成一个整机系统。
优选地，所述的信号采集处理模块外接2张高速存储模块，每张存储模块最大速率为2.5GB/s，上位机对存储模块的访问通过高速宽带信号采集处理模块完成，存储数据采用万兆以太网数据卸载，通过存储板上的万兆网进行数据卸载。
优选地，所述的备份槽包括储存信号的备份槽一和处理信号和存储信号的备份槽二，备份槽采用SRIOX16 接口，两张卡口之间的总线宽最大支持8Gbyte。
优选地，所述的储存模块是两组独立DDR432bit宽存储与背板之间的接口，其中；
P1连接4组4X GTH接口，满足SRIO规范，用于高速数据存储；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P3连接16对LVDS，用于各槽位之间互联。
优选地，所述的信号处理板包括母板和背板和前面板，背板和前背板是外扩展板，位于母板上采用插拔式卡槽连接，其中；
母板上的主芯片为XILINX公司XCKU115-2FLVF1924I，2片；
两片主FPGA之间GTH为20宽，单lane速度≥10Gbps；
两片主FPGA之间的LVDS为32宽，单线速度≥400Gbps，双沿与储存模块之间的SRLO为4组x4位宽p1，单lane速度≥6.25Gbps，与扩展板之间的SRLO为4组x4位宽p5，单线速度≥6.25Gbps；
两片主FPGA都外挂两组独立32bit的DDR4，方便乒乓数据缓存和信号处理；
FPGA与FMC+高速采集模块之间不低于44路高速GTH接口(分配到两个FMC+)；
背板具有11组独立的SPI口、2路RS232串口、1路LVTTL秒脉冲、16路GPIO接口和电源接口；
前面板J30J调试接口包括：3片FPGA的JTAG、1路RS232接口、1路千兆以太网接口；
与背板之间的接口；
与VPX-P0之间的电气接口，满足VITA IPMI相关规范；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P 2连接1路TTL-3.3V秒脉冲输入；
功耗；≤15Ow包括子卡。
本实用新型的有益效果是；结合行业应用，更换FMC子板方便不同的项目使用，母卡架构和程序不变不用调试底层软件，降低使信号处理板成本，减少后期的联调、维护时间和费用。
附图说明
图1是本实用新型提供的高速宽带信号采集处理模块结构示意图；
图2是本实用新型提供的母板示意图；
图3是本实用新型FMC子卡示意图。
具体实施方式
下面将结合本实用新型的附图，对本实用新型实施例的技术方案进行清楚、完整的描述。
本实用新型一种高速宽带信号采集处理模块，完成了结合行业应用，更换FMC子板方便不同的项目使用，母卡架构和程序不变不用调试底层软件，减少后期的联调、维护时间和节省费用提供了更好的解决方案。结合图1所示，本实用新型所揭示的一种高速宽带信号采集处理模块，包括主机模块，信号采集处理模块，备份槽，储存模块，信号处理板，其中主机模块采用4组PCIe2.0 X4分别与高速宽带信号采集处理模块和备份槽位互联，信号采集处理模块通过高速宽带信号采集处理模块完成，存储数据采用万兆以太网数据卸载，备份槽包括备份槽1用于信号处理，备份槽2用于储存和信号处理，储存模块是两组独立DDR432bit 宽存储，总容量4Gbyte，信号处理板包括母板与背板和前面板。
结合图2所示，母板主要资源与接口；
主芯片为XILINX公司XCKU115-2FLVF1924I，2片；
两片组FPGA之间的GTH为20宽，单lane速率≥10Gbps；
两片组FPGA之间的LVDS为32宽，单线速率≥400mbpe，双沿；
与储存快之间的SRIO为4组x4组位宽(p1)，单lane速率≥6.25GBPS；
与扩展板之间的SRLO为4组x4位宽(p5)，单lane速率≥6.25GBPS；
两片主FPGA都外挂两组独立32bit的DDR4，方便乒乓数据缓存和信号处理；
FPGA与FMC+高速采集模块之间不低于44路高速GTH接口(分配到两个FMC+)；
背板具有11组独立的SPI口、2路RS232串口、1路LVTTL秒脉冲、16路GPIO接口和电源接口；
前面板J30J调试接口包括：3片FPGA的JTAG、1路RS232接口、1路千兆以太网接口；
母板详细指标；
FPGA 0#及相关外设；
FPGA0型号：XCKU115-2FLVF1924I；
储存器；两组独立DDR(32bit宽)储存，总量≥4GByte；
与背板之间的接口；
P1连接4组4X GTH接口，满足SRIO规范，用于高速数据存储；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P3连接16对LVDS，用于各槽位之间互联；
FPGA 1#及相关外设；
FPGA1型号：XCKU115-2FLVF1924I；
储存器；两组独立DDR(32bit宽)储存，总量≥4GByte；
与背板之间的接口；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P5连接4组4X GTH接口，最高速率6.25Gbps，扩展备用；
P6连接16对LVDS，用于各槽位之间互联；
FPGA 2#及相关外设；
SOC型号：XC7Z035；
存储器：PS端1组DDR3(32bit宽)存储，容量1Gbyte；
Emmc储存器；≥16GB(备用)；
FLASH储存器；≥16MB；
前面板接口；
1路千兆以太网；
1路RS232串口；
与背板之间的接口；
与VPX-P0之间的电气接口，满足VITA IPMI相关规范；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P2连接1路TTL-3.3V秒脉冲输入；
P2连接2路RS232接口；
P3、P4分别连接8位TTL_5V GPIO接口，共组成16bit GPIO总线，P3连接1组四线SPI接口，TTL_3.3V 电平；
P4连接10组四线SPI接口，TTL_3.3V电平；
FPGA与SOC之间接口；
与FPGA0连接1组4X GTX接口，最高速率支持6.25Gbps；
与FPGA0和FPGA1分别连接16对LVDS；
两片主FPGA之间时钟、复位需要同步；
两片主FPGA的编程接口连到SOC，可由SOC对它们进行代码加载；
两片主FPGA的BPI FLASH的区块控制信号连接到SOC；
前面板其它接口；
板载FPGA、SOC的JTAG接口；
复位按钮、工作、状态指示灯；
支持FPGA、SOC的固件程序的远程动态加载；
支持对板卡状态自检(如温度、电压等)、故障监测及告警功能；
供电支持：直流+12V供电；
功耗；≥150W。
结合图3所示，FMC高速采集模块采用两种单宽FMC+子卡，一种板载1片12bit@5.12GSa/s采样的高速ADC芯片和1片单通道14bit@2.56GSa/s采样的高速ADC芯片；另一种板载3片双通道14bit@2.56GSa/s 采样的高速ADC芯片，每个FMC+子卡都板载同步时钟分配和外触发相关电路单元。
FMC模块主要指标；
超宽带采集通道；
ADC芯片：ADC12DJ3200；
ADC通道数：1通道；
ADC采样率：5.12GHz固定；
输入频率范围：3840MHz±1000MHz；
1920MHz±500MHz；
960MHz±250MHz；
S FDR；≥60dBFs(1920MHz)；
带有内信号平坦度：优于±2dB；
对外接口：SSMA，50Ω，带螺纹；
其它采集通道；
ADC芯片：AD9208；
ADC通道数：2通道同步采样+4通道同步采样+1通道采样(共使用4片ADC芯片)；
ADC采样率：2.56GHz固定；
输入频率范围：960MHz±250MHz(低端)；
1920MHz±500MHz(高端)；
SFDR；≥60dBFs(1920MHz)‘
带内信号平坦度；优于±2dB；
通道间隔离度；≥50dB；
通道间幅度一致性：优于±1dB；
通道间相位一致性：优于10°；
对外接口：SSMA，50Ω，带螺纹；
其它；
外同步触发(两路)：直流耦合；
外部参考时钟(两路)：100MHz，正弦波，+5dBm；
对外接口：SSMA，50Ω，带螺纹；
结构：遵循FMC+，满足VITA57.4规范，单宽。
进一步地，主机模块采用4组PCIe2.0 X4分别与高速宽带信号采集处理模块和备份槽位互联，备份槽位与高速宽带信号采集处理模块级联，可成倍扩充中频模块的信号处理能力。
进一步地，信号采集处理模块外接2张高速存储模块，每张存储模块最大速率为2.5GB/s，上位机对存储模块的访问通过高速宽带信号采集处理模块完成，存储数据采用万兆以太网数据卸载，通过存储板上的万兆网进行数据卸载。
进一步地，备份槽包括备份槽1可储存信号和处理信号，备份槽2信号处理板；
备份槽采用SRIOX16接口，两张卡口之间的总线宽最大支持8GByte。
进一步地，储存模块是两组独立DDR432bit宽存储，与背板之间的接口：P1连接4组4X GTH接口，满足SRIO规范，用于高速数据存储；P2连接1组4X GTH接口，满足PCIe 2.0规范；P3连接16对LVDS，用于各槽位之间互联。
进一步地，信号处理板包括母板和背板和前面板，背板和前背板是外扩展板，位于母板上采用插拔式卡槽连接，其中；
母板上的芯片为XILINX公司XCKU115-2FLVF1924I，2片；
两片主FPGA之间GTH为20宽，单lane速度≥10Gbps；
两片主FPGA之间的LVDS为32宽，单线速度≥400Gbps，双沿与储存模块之间的SRLO为4组x4位宽p1，单lane速度≥6.25Gbps，与扩展板之间的SRLO为4组x4位宽p5，单线速度≥6.25Gbps；
两片主FPGA都外挂两组独立32bit的DDR4，方便乒乓数据缓存和信号处理；
FPGA与FMC+高速采集模块之间不低于44路高速GTH接口(分配到两个FMC+)；
背板具有11组独立的SPI口、2路RS232串口、1路LVTTL秒脉冲、16路GPIO接口和电源接口；
前面板J30J调试接口包括：3片FPGA的JTAG、1路RS232接口、1路千兆以太网接口；
与背板之间的接口；
与VPX-P0之间的电气接口，满足VITA IPMI相关规范；
P2连接1组4X GTH接口，满足PCIe 2.0规范；
P2连接1路TTL-3.3V秒脉冲输入；
P2连接2路RS232接口；
P3、P4分别连接8位TTL_5V GPIO接口，共组成16bit GPIO总线，P3连接1组四线SPI接口，TTL_3.3V 电平；
P4连接10组四线SPI接口，TTL_3.3V电平；
与前面板其它接口
板载FPGA、SOC的JTAG接口；
复位按钮、工作、状态指示灯；
支持FPGA、SOC的固件程序的远程动态加载；
支持对板卡状态自检(如温度、电压等)、故障监测及告警功能；
供电支持：直流+12V供电。
高速宽带信号采集处理模块结合行业应用，采用标准架构、具有非常强的扩展性、可靠性、维修性、互换性特点。项目中使用该模块，将会大大减少后期的联调、维护等时间和费用。可更换FMC子板方便不同的项目使用，由于母卡架构和程序不变，则不用再花费精力调试底层软件，可快速搭建一个复杂的高性能系统。对于一般的5+1空间谱监测测向应用，也可对信号处理板上的芯片进行选择性焊接，使信号处理板成本和功耗降低。
互换性强：模块机械和电气特性，完全满足国际VITA规范，各厂家模块可互换；
扩展性强：单模块内两片FPGA和模块与背板之间的接口均为16x GTX接口，分别速率100Gbps，算法应用灵活，模块扩展方便；扩展槽位插入信号处理模块，则处理运算能力成倍增长；
可维护性强：模块采用I2C接口进行健康管理，可实时获取模块电压、温度等信息；通过以太网络远程配置FPGA程序，即可远程调试和固件更新；
可靠性高：选用工业级以上器件，完善的热仿真技术、减少元器件数量和种类、完备的健康状态监测和电路成熟应用等手段大大提高产品的可靠性；
方便选购主控计算机：模块与主控计算机之间采用PCIe2.0x4接口，即满足带宽要求，又方便选择主控计算机；
单板可独立工作：单模块对外具有以太网口、电源接口、SPI射频模块控制接口、天线控制接口，接上射频模块即可组成一个整机系统。可用于通信信号侦察、雷达信号侦察、空间谱估计、通信/雷达一体化等多种高性能应用场景(最多只需要更换FMC子卡)，使底层软件库(嵌入式和驱动)在各项目中可以通用，大大减少系统项目后期的维护、联调时间和费用成本，可作为公司高端信号处理板的统型产品，方便后期技术状态管控。
本实用新型的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示揭示而作种种不背离本实用新型精神的替换及修饰，因此，本实用新型保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求所涵盖。
Claims (4)
1.一种高速宽带信号采集处理模块，其特征在于，所述信号采集处理模块包括；主机模块，信号采集处理模块，备份槽，储存模块；所述主机模块采用4组PCIe分别与信号采集处理模块和备份槽互联；所述信号采集处理模块是外接2张高速存储模块；所述备份槽包括用于信号处理的备份槽一和用于储存和信号处理备份槽二；所述储存模块是两组独立宽存储。
2.根据权利要求1所述的高速宽带信号采集处理模块，其特征在于，所述的备份槽采用SRIOX16卡口，两张卡口之间的总线宽支持8Gbyte。
3.根据权利要求1所述的高速宽带信号采集处理模块，其特征在于，所述储存模块与处理板之间接口是P1连接4组4X GTH接口，满足SRIO规范，用于高速数据存储，P2连接1组4XGTH接口，满足PCIe 2.0规范；P3连接16对LVDS，用于各槽位之间互联。
4.根据权利要求3所述的高速宽带信号采集处理模块，其特征在于，所述的处理板包括母板和背板和前面板，背板和前背板是外扩展板，位于母板上采用插拔式卡槽连接，其中；
母板上的主芯片为XILINX公司XCKU115-2FLVF1924I，2片；
两片主芯片之间GTH为20宽，单lane速度≥10Gbps；
两片主芯片之间的LVDS为32宽，单线速度≥400Gbps，双沿与储存模块之间的SRLO为4组x4位宽p1，单lane速度≥6.25Gbps，与扩展板之间的SRLO为4组x4位宽p5，单线速度≥6.25Gbps；
两片主FPGA都外挂两组独立32bit的DDR4，方便乒乓数据缓存和信号处理；
FPGA与FMC+高速采集模块之间不低于44路高速GTH接口分配到两个FMC+；
背板具有11组独立的SPI口、2路RS232串口、1路LVTTL秒脉冲、16路GPIO接口和电源接口；
前面板J30J调试接口包括：3片FPGA的JTAG、1路RS232接口、1路千兆以太网接口；
与背板之间的接口；
与VPX-P0之间的电气接口；
P2连接1组4X GTH接口；
P2连接1路TTL-3.3V秒脉冲输入；
P2连接2路RS232接口；
P3、P4分别连接8位TTL_5V GPIO接口，共组成16bit GPIO总线,P3连接1组四线SPI接口，TTL_3.3V电平；
P4连接10组四线SPI接口，TTL_3.3V电平；
前面板接口，板载FPGA、SOC的JTAG接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021666042.6U CN213518237U (zh) | 2020-08-12 | 2020-08-12 | 一种高速宽带信号采集处理模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021666042.6U CN213518237U (zh) | 2020-08-12 | 2020-08-12 | 一种高速宽带信号采集处理模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213518237U true CN213518237U (zh) | 2021-06-22 |
Family
ID=76439799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021666042.6U Expired - Fee Related CN213518237U (zh) | 2020-08-12 | 2020-08-12 | 一种高速宽带信号采集处理模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213518237U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115407692A (zh) * | 2022-08-23 | 2022-11-29 | 成都中科微信息技术研究院有限公司 | 一种8通道高速同步宽带信号采集处理模块 |
| CN117221038A (zh) * | 2023-08-29 | 2023-12-12 | 中国船舶集团有限公司第七二三研究所 | 一种基于OpenVPX总线的信号预处理硬件平台 |
| CN117768265A (zh) * | 2023-12-19 | 2024-03-26 | 北京无线电测量研究所 | 一种基于vpx总线的中频数字接收板和工作方法 |
-
2020
- 2020-08-12 CN CN202021666042.6U patent/CN213518237U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115407692A (zh) * | 2022-08-23 | 2022-11-29 | 成都中科微信息技术研究院有限公司 | 一种8通道高速同步宽带信号采集处理模块 |
| CN117221038A (zh) * | 2023-08-29 | 2023-12-12 | 中国船舶集团有限公司第七二三研究所 | 一种基于OpenVPX总线的信号预处理硬件平台 |
| CN117768265A (zh) * | 2023-12-19 | 2024-03-26 | 北京无线电测量研究所 | 一种基于vpx总线的中频数字接收板和工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105335327B (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| TWI621022B (zh) | 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換 | |
| CN111581153A (zh) | 一种基于Open VPX的雷达信号处理装置 | |
| CN105573949A (zh) | Vpx架构具有jesd204b接口的采集处理电路 | |
| CN106095334A (zh) | 一种基于fpga的高速数据采集存储系统 | |
| CN116647247B (zh) | 一种适用于灵活连接的信号收发机及信号收发系统 | |
| CN216647349U (zh) | 一种大容量存储器及存储设备 | |
| CN207408936U (zh) | 一种多接口pcie设备转接卡 | |
| CN101963948A (zh) | 基于cpci总线的bmch协议数据收发模块 | |
| CN109542817B (zh) | 一种通用电子对抗设备控制架构 | |
| CN109194430B (zh) | 一种基于srio的c6678分布式系统时间同步方法及系统 | |
| CN117647686A (zh) | 一种高速高压脉冲信号的采集系统 | |
| CN116501508B (zh) | 一种天基边缘计算模块及设备 | |
| CN114896194A (zh) | 基于fpga和dsp的多路信号采集处理板 | |
| CN109992555A (zh) | 一种供多路服务器共用的管理板卡 | |
| CN116383107B (zh) | 一种可灵活扩展的信号收发系统 | |
| CN212484353U (zh) | 一种基于Open VPX的雷达信号处理装置 | |
| CN217085747U (zh) | 基于vpx总线的多接口通信装置 | |
| CN113849355A (zh) | I2c速率自适应调整方法、系统、终端及存储介质 | |
| CN112019402A (zh) | 一种智能网卡多功能调试装置 | |
| CN117632848A (zh) | 一种处理器平台、电路板及服务器 | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| CN210572737U (zh) | 一种二次雷达信号处理装置 | |
| CN219916339U (zh) | 基于vpx架构的100ge通用处理模块 | |
| CN116642523A (zh) | 一种针对卫星载荷数据源成像模拟装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210622 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |