CN114864576A - FinFET中集成的电容及其制作方法 - Google Patents

FinFET中集成的电容及其制作方法 Download PDF

Info

Publication number
CN114864576A
CN114864576A CN202110153109.9A CN202110153109A CN114864576A CN 114864576 A CN114864576 A CN 114864576A CN 202110153109 A CN202110153109 A CN 202110153109A CN 114864576 A CN114864576 A CN 114864576A
Authority
CN
China
Prior art keywords
layer
capacitor
finfet
resistor
polar plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110153109.9A
Other languages
English (en)
Inventor
潘瑞
叶炅翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110153109.9A priority Critical patent/CN114864576A/zh
Priority to US17/520,527 priority patent/US11887983B2/en
Publication of CN114864576A publication Critical patent/CN114864576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种FinFET中集成的电容，电容和电阻一起集成在中段工艺层中，第一氧化层，电阻和电容形成在覆盖在栅极结构和第零层层间膜的表面上的第一氧化层表面上；电阻的电阻主体层和电阻覆盖层和电容的中间介质层和下极板的形成区域共用第一光罩定义；上极板的形成区域采用第二光罩定义；上极板的覆盖区域小于下极板的覆盖区域；第一层层间膜覆盖在形成有电容和所述电阻的所述第一氧化层的表面上；下极板、上极板和电阻主体层的两端分别和顶部的金属零层连接。本发明公开了一种FinFET中集成的电容的制作方法。本发明能节约工艺成本以及提高工艺效率；还能够轻易改变电容大小从而实现可变电容。

Description

FinFET中集成的电容及其制作方法
技术领域
本发明涉及半导体集成电路的制造领域，特别涉及一种FinFET中集成的电容；本发明还涉及一种FinFET中集成的电容的制作方法。
背景技术
鳍式场效应晶体管(FinFET)技术的导入是次22纳米(nm)技术世代半导体产业的一大进展。通过FinFET技术，晶体管的栅极可以更有效地控制源漏之间的电流。但是，随着尺寸的缩小，晶体管的制作变得愈发困难。
集成电路同宏观电路一样，电阻电容电感也是基本电路元件。在14nm FinFET制程中，高阻值的电阻即HiR的制作一般放在中段工艺(MEOL)，通过沉积氮化钛(TiN)和氮化硅(SiN)实现，其中用到了一张光罩，该光罩对应的型号通常为HiR 265。
电容实质上是由绝缘体介质隔离的两个导体片。平行板电容器的计算公式为：
Figure BDA0002933197350000011
现有方法中，电容的制作一般放在后段工艺(BEOL)，通过依次沉积TiN、SiN和TiN实现，其中用到了两张光罩，这两张光罩对应的型号分别为UBM和UTM。
由于制程尺寸缩小，集成电路中的电容很难做大，约为pF量级。另外，两张光罩对于电容的制作来说具有较高的成本。
发明内容
本发明所要解决的技术问题是提供一种FinFET中集成的电容，能节约工艺成本以及提高工艺效率；还能够容易改变电容大小从而实现可变电容。为此，本发明还提供一种FinFET中集成的电容的制作方法。
为解决上述技术问题，本发明提供的FinFET中集成的电容和电阻一起集成在中段工艺层中，所述中段工艺层位于前段工艺(FEOL)层上。
所述前段工艺层中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层还包括填充在所述栅极结构之间的第零层层间膜，所述栅极结构的表面和所述第零层层间膜的表面相平。
所述中段工艺层包括：
覆盖在所述栅极结构和所述第零层层间膜的表面上的第一氧化层，所述电阻和所述电容形成在所述第一氧化层表面上。
所述电容包括依次叠加的下极板、中间介质层和上极板。
所述电阻包括依次叠加的电阻主体层和电阻覆盖层。
所述下极板和所述电阻主体层都采用第一TiN层刻蚀形成，所述中间介质层和所述电阻覆盖层都采用第二介质层刻蚀形成，所述电阻和所述电容的所述中间介质层和所述下极板的形成区域共用第一光罩定义。
所述上极板由第二TiN层刻蚀形成，所述上极板的形成区域采用第二光罩定义；所述上极板的覆盖区域小于所述下极板的覆盖区域。
第一层层间膜覆盖在形成有所述电容和所述电阻的所述第一氧化层的表面上。
在所述第一层层间膜中形成有图形化的金属零层，所述下极板、所述上极板和所述电阻主体层的两端分别和顶部的所述金属零层的金属零主层(M0P)连接。
进一步的改进是，FinFET器件的工艺节点为14nm以下。
进一步的改进是，所述第一氧化层为等离子体增强型氧化硅(PEOX)。
进一步的改进是，所述第二介质层为氮化硅。
进一步的改进是，所述电容的电容值数量级为pF。
进一步的改进是，所述栅极结构包括栅介质层、功函数层和金属栅，所述栅介质层中包括高介电常数层。
进一步的改进是，所述FinFET器件包括鳍体，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体的顶部表面和两个侧面。
为解决上述技术问题，本发明提供的FinFET中集成的电容的制作方法包括如下步骤：
步骤一、提供完成了前段工艺的半导体衬底，形成的前段工艺层中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层还包括填充在所述栅极结构之间的第零层层间膜，所述栅极结构的表面和所述第零层层间膜的表面相平。
步骤二、进行中段工艺并在中段工艺层中形成电容和电阻，所述中段工艺包括如下分步骤：
步骤2-1、形成覆盖在所述栅极结构和所述第零层层间膜的表面上的第一氧化层。
步骤2-2、在所述第一氧化层表面上依次形成第一TiN层和第二介质层。
步骤2-3、采用第一光罩进行定义形成第一掩膜，所述第一掩膜将所述电容和所述电阻的形成区域覆盖以及将所述电容和所述电阻的形成区域外打开。
步骤2-4、依次对所述第二介质层和所述第一TiN层进行刻蚀；在所述电容的形成区域中，由刻蚀后的所述第一TiN层组成下极板以及由刻蚀后的所述第二介质层组成中间介质层；在所述电阻的形成区域中，由刻蚀后的所述第一TiN层组成电阻主体层以及由刻蚀后的所述第二介质层组成电阻覆盖层。
步骤2-5、形成第二TiN层。
步骤2-6、采用第二光罩进行定义形成第二掩模，所述第二掩膜将所述电容的上极板的形成区域覆盖，所述上极板的形成区域外打开。
步骤2-7、对所述第二TiN层进行刻蚀形成所述上极板；所述上极板的覆盖区域小于所述下极板的覆盖区域。
步骤2-8、形成第一层层间膜，所述第一层层间膜覆盖在形成有所述电容和所述电阻的所述第一氧化层的表面上。
步骤2-9、在所述第一层层间膜中形成图形化的金属零层，所述下极板、所述上极板和所述电阻主体层的两端分别和顶部的所述金属零层的金属零主层连接。
进一步改进是，FinFET器件的工艺节点为14nm以下。
进一步改进是，所述第一氧化层为采用等离子体增强气相化学沉积工艺形成的等离子体增强型氧化硅。
进一步改进是，所述第二介质层为氮化硅。
进一步改进是，所述电容的电容值数量级为pF。
进一步改进是，所述栅极结构包括栅介质层、功函数层和金属栅，所述栅介质层中包括高介电常数层。
进一步改进是，所述FinFET器件包括鳍体，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体的顶部表面和两个侧面。
进一步改进是，步骤2-2中，通过调节所述第二介质层的沉积厚度调节所述电容的电容值。
进一步改进是，步骤2-1完成后以及形成所述第一TiN层之前，还包括对所述第一氧化层的表面进行刻蚀的步骤，通过对所述第一氧化层的刻蚀深度改变所述下极板的有效接触面积并从而改变所述电容的电容值。
和现有技术中电容设置在后段工艺层中以及电阻设置在中段工艺层中不同，本发明将FinFET中集成的电容和电阻一起集成在中段工艺层中，且将电阻的双层结构即电阻主体层和电阻覆盖层和电容的底部双层结构即下极板和中间介质层设置为相同，这样能将电容的底部双层结构和电阻的双层结构采用同一光罩定义并采用相同的刻蚀工艺形成，故本发明能节省一次光罩，从而能节约工艺成本以及提高工艺效率。
另外，本发明中电容由于是放置在中段工艺层中，且是利于中段工艺层的金属零层的金属零主层的连接实现电极引出，这种有利于在技术节点缩小时增加电容值以及对电容值进行较容易的改变从而实现可变电容。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施例FinFET中集成的电容的结构示意图；
图2是本发明第二实施例FinFET中集成的电容的结构示意图；
图3A-图3E是本发明实施例FinFET中集成的电容的制作方法各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明第一实施例FinFET中集成的电容的结构示意图；本发明第一实施例FinFET中集成的电容和电阻一起集成在中段工艺层102中，所述中段工艺层102位于前段工艺层101上。
所述前段工艺层101中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层101还包括填充在所述栅极结构之间的第零层层间膜108，所述栅极结构的表面和所述第零层层间膜108的表面相平。
所述中段工艺层102包括：
覆盖在所述栅极结构和所述第零层层间膜108的表面上的第一氧化层109，所述电阻和所述电容形成在所述第一氧化层109表面上。
本发明第一实施例中，所述第一氧化层109为等离子体增强型氧化硅。
所述电容包括依次叠加的下极板110a、中间介质层111a和上极板112a。
所述电阻包括依次叠加的电阻主体层110b和电阻覆盖层111b。
所述下极板110a和所述电阻主体层110b都采用第一TiN层110刻蚀形成，所述中间介质层111a和所述电阻覆盖层111b都采用第二介质层111刻蚀形成，所述电阻和所述电容的所述中间介质层111a和所述下极板110a的形成区域共用第一光罩定义。
本发明第一实施例中，所述第二介质层111为氮化硅。
所述上极板112a由第二TiN层112刻蚀形成，所述上极板112a的形成区域采用第二光罩定义；所述上极板112a的覆盖区域小于所述下极板110a的覆盖区域。
第一层层间膜113覆盖在形成有所述电容和所述电阻的所述第一氧化层109的表面上。
在所述第一层层间膜113中形成有图形化的金属零层，所述下极板110a、所述上极板112a和所述电阻主体层110b的两端分别和顶部的所述金属零层的金属零主层114a连接。
FinFET器件的工艺节点为14nm以下。
所述电容的电容值数量级为pF。
所述电阻为高电阻。
通过调节所述中间介质层111a的厚度能调节所述电容的大小，使所述电容为可变电容。
所述栅极结构包括栅介质层201、功函数层和金属栅204。
所述栅介质层201中包括高介电常数层和位于所述高介电常数层和所述半导体衬底之间的界面层以及位于所述高介电常数层表面的底部阻障层。
在所述功函数层和所述金属栅之间还具有顶部阻障层。
所述界面层的材料包括氧化硅。
所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物
所述底部阻障层的材料包括金属氮化物，组成所述底部阻障层的金属氮化物包括氮化钛或氮化钽。
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层。
所述金属栅的材料为W。
所述FinFET器件包括鳍体103，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体103中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体103的顶部表面和两个侧面。所述鳍体103是由半导体衬底刻蚀后形成，所述鳍体103会突出在刻蚀后的所述半导体衬底表面之上，图1是沿所述鳍体103的剖面结构图，故所述鳍体103和底部的所述半导体衬底呈一体结构。
图1中显示了2种类型的FinFET，即N型FinFET和P型FinFET。所述N型FinFET的所述栅极结构如虚线框105a所示，所述P型FinFET的所述栅极结构如虚线框105b。所述N型FinFET的所述栅极结构和所述P型FinFET的所述栅极结构之间的区别之处为功函数层不同，所述N型FinFET的功函数层采用N型功函数层203，N型功函数层203通常为TiAl；所述P型FinFET的功函数层采用P型功函数层202，P型功函数层202通常为TiN。由于所述N型FinFET和所述P型FinFET是集成在一起制作的，在进行所述栅极结构的功函数层的制作时，通常是先在所述半导体衬底上形成P型功函数层202；之后将N型FinFET形成区域的P型功函数层202去除；之后再在所述半导体衬底上形成N型功函数层203，故实际上在所述P型FinFEET的所述栅极结构中，在P型功函数层202表面上形成有N型功函数层203；而在所述N型FinFEET的所述栅极结构中仅具有N型功函数层203。所述顶部阻障层位于所述N型功函数层203的表面上。
所述中段工艺层102的顶部形成有后段工艺(BEOL)层，所述后段工艺层包括多层金属层和多层层间膜，所述第一层金属层形成在所述第一层层间膜113的表面上并和所述金属零层连接。本发明第一实施例中，和所述电容以及所述电阻连接的所述金属零层采用金属零主层114a，和有源区连接的所述金属零层为M0A层114b。M0P和M0A都是纵向连接结构，M0P和M0A能比接触孔实现更小的尺寸。
由图1所示可知，在所述所述鳍体103上形成有场氧104，所述场氧104通常采用浅沟槽隔离(STI)氧化层。
所述FinFET中通常还包括改变沟道区应力的嵌入式外延层，所述沟道区位于所述源区和所述漏区之间并被所述栅极结构覆盖。对于N型FinFET，所述嵌入式外延层通常采用嵌入式SiP外延层106；对于P型FinFET，所述嵌入式外延层通常采用嵌入式SiGe外延层107。
和现有技术中电容设置在后段工艺层中以及电阻设置在中段工艺层102中不同，本发明第一实施例将FinFET中集成的电容和电阻一起集成在中段工艺层102中，且将电阻的双层结构即电阻主体层110b和电阻覆盖层111b和电容的底部双层结构即下极板110a和中间介质层111a设置为相同，这样能将电容的底部双层结构和电阻的双层结构采用同一光罩定义并采用相同的刻蚀工艺形成，故本发明第一实施例能节省一次光罩，从而能节约工艺成本以及提高工艺效率。
另外，本发明第一实施例电容由于是放置在中段工艺层中，且是利于中段工艺层的金属零层的连接实现电极引出，这种有利于在技术节点缩小时增加电容值以及对电容值进行改变从而实现可变电容，例如，通过对所述第二介质层111的厚度进行调节实现电容值的改变，增加所述第二介质层111的厚度能增加电容值。
如图2所示，是本发明第二实施例FinFET中集成的电容的结构示意图；本发明第二实施例FinFET和本发明第一实施例FinFET的区别之处为，本发明第二实施例FinFET中具有如下特性：
所述下极板110的底层即所述第一氧化层109的表面包括被刻蚀区域，通过对所述第一氧化层109的刻蚀深度改变所述下极板110a的有效接触面积并从而改变所述电容的电容值。
如图3A至图3E所示，是本发明实施例FinFET中集成的电容的制作方法各步骤中的器件结构示意图，本发明提供的FinFET中集成的电容的制作方法包括如下步骤：
步骤一、如图3A所示，提供完成了前段工艺的半导体衬底，形成的前段工艺层101中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层101还包括填充在所述栅极结构之间的第零层层间膜108，所述栅极结构的表面和所述第零层层间膜108的表面相平。
本发明实施例方法中，FinFET器件的工艺节点为14nm以下。
所述栅极结构包括栅介质层201、功函数层和金属栅204。
所述栅介质层201中包括高介电常数层和位于所述高介电常数层和所述半导体衬底之间的界面层以及位于所述高介电常数层表面的底部阻障层。
在所述功函数层和所述金属栅之间还具有顶部阻障层。
所述界面层的材料包括氧化硅。
所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物
所述底部阻障层的材料包括金属氮化物，组成所述底部阻障层的金属氮化物包括氮化钛或氮化钽。
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层。
所述金属栅的材料为W。
所述FinFET器件包括鳍体103，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体103中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体103的顶部表面和两个侧面。所述鳍体103是由半导体衬底刻蚀后形成，所述鳍体103会突出在刻蚀后的所述半导体衬底表面之上，图1是沿所述鳍体103的剖面结构图，故所述鳍体103和底部的所述半导体衬底呈一体结构。
图3A中显示了2种类型的FinFET，即N型FinFET和P型FinFET。所述N型FinFET的所述栅极结构如虚线框105a所示，所述P型FinFET的所述栅极结构如虚线框105b。所述N型FinFET的所述栅极结构和所述P型FinFET的所述栅极结构之间的区别之处为功函数层不同，所述N型FinFET的功函数层采用N型功函数层203，N型功函数层203通常为TiAl；所述P型FinFET的功函数层采用P型功函数层202，P型功函数层202通常为TiN。由于所述N型FinFET和所述P型FinFET是集成在一起制作的，在进行所述栅极结构的功函数层的制作时，通常是先在所述半导体衬底上形成P型功函数层202；之后将N型FinFET形成区域的P型功函数层202去除；之后再在所述半导体衬底上形成N型功函数层203，故实际上在所述P型FinFEET的所述栅极结构中，在P型功函数层202表面上形成有N型功函数层203；而在所述N型FinFEET的所述栅极结构中仅具有N型功函数层203。所述顶部阻障层位于所述N型功函数层203的表面上。
在所述所述鳍体103上形成有场氧104，所述场氧104通常采用浅沟槽隔离氧化层。
所述FinFET中通常还包括改变沟道区应力的嵌入式外延层，所述沟道区位于所述源区和所述漏区之间并被所述栅极结构覆盖。对于N型FinFET，所述嵌入式外延层通常采用嵌入式SiP外延层106；对于P型FinFET，所述嵌入式外延层通常采用嵌入式SiGe外延层107。
步骤二、如图3A所示，进行中段工艺并在中段工艺层102中形成电容和电阻，所述中段工艺包括如下分步骤：
步骤2-1、形成覆盖在所述栅极结构和所述第零层层间膜108的表面上的第一氧化层109。
步骤2-2、在所述第一氧化层109表面上依次形成第一TiN层110和第二介质层111。
步骤2-3、采用第一光罩进行定义形成第一掩膜203，所述第一掩膜203将所述电容和所述电阻的形成区域覆盖以及将所述电容和所述电阻的形成区域外打开。
本发明实施例方法中，所述第一掩膜203的材料为光刻胶。在形成光刻胶之前，先会形成缓冲氧化层201，之后在所述缓冲氧化层201的表面形成底部抗反射(BARC)涂层301，之后在形成光刻胶，再进行曝光和显影形成所述第一掩膜203。
步骤2-4、如图3B所示，依次对所述第二介质层111和所述第一TiN层110进行刻蚀。
本发明实施例方法中，对所述第二介质层111和所述第一TiN层110进行刻蚀的具体实现方式为：以所述第一掩膜203为掩膜将所述第一掩膜203覆盖区域之外的所述第一底部抗反射涂层202、所述缓冲氧化层201、所述第二介质层111和所述第一TiN层110去除；之后，去除剩余的所述缓冲氧化层201、所述第一底部抗反射涂层202和所述第一掩膜203去除。
在所述电容的形成区域中，由刻蚀后的所述第一TiN层110组成下极板110a以及由刻蚀后的所述第二介质层111组成中间介质层111a；在所述电阻的形成区域中，由刻蚀后的所述第一TiN层110组成电阻主体层110b以及由刻蚀后的所述第二介质层111组成电阻覆盖层111b。
步骤2-5、如图3C所示，形成第二TiN层112。
步骤2-6、如图3D所示，采用第二光罩进行定义形成第二掩膜205，所述第二掩膜将所述电容的上极板112a的形成区域覆盖，所述上极板112a的形成区域外打开。
本发明实施例方法中，所述第二掩膜205的材料为光刻胶。在形成光刻胶之前，先会形成第二底部抗反射涂层205，之后在形成光刻胶，之后再进行光刻工艺的曝光和显影形成所述第二掩膜205。
步骤2-7、如图3E所示，对所述第二TiN层112进行刻蚀形成所述上极板112a；所述上极板112a的覆盖区域小于所述下极板110a的覆盖区域。
本发明实施例方法中，对所述第二TiN层112进行刻蚀的具体实现方式为：以所述第二掩膜205为掩膜将所述第二掩膜205覆盖区域之外的所述第二底部抗反射涂层205和所述第二TiN层112去除；之后，去除剩余的所述第二底部抗反射涂层205和所述第二掩膜205去除。
步骤2-8、如图1所示，形成第一层层间膜113，所述第一层层间膜113覆盖在形成有所述电容和所述电阻的所述第一氧化层109的表面上。
步骤2-9、在所述第一层层间膜113中形成图形化的金属零层，所述下极板110a、所述上极板112a和所述电阻主体层110b的两端分别和顶部的所述金属零层的金属零主层114a连接。
步骤二的所述中段工艺完成后，还包括进行后段工艺形成后段工艺层，所述后段工艺层包括多层金属层和多层层间膜，所述第一层金属层形成在所述第一层层间膜113的表面上并和所述金属零层连接。本发明实施例方法中，和所述电容以及所述电阻连接的所述金属零层采用金属零主层114a，和有源区连接的所述金属零层为M0A层114b。
所述电容的电容值数量级为pF。
所述电阻为高电阻(Hi-R)。
本发明实施例方法能实现图1所示的本发明第一实施例FinFET中集成的电容，而且能实现可变电容，可变电容形成方法为：步骤2-2中，通过调节所述第二介质层111的沉积厚度调节所述电容的电容值，使所述电容为可变电容。
本发明实施例方法也能实现图2所示的本发明第二实施例FinFET中集成的电容，而且能实现可变电容，可变电容形成方法为：步骤2-1完成后以及形成所述第一TiN层110之前，还包括对所述第一氧化层109的表面进行刻蚀的步骤，通过对所述第一氧化层109的刻蚀深度改变所述下极板110a的有效接触面积并从而改变所述电容的电容值。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种FinFET中集成的电容，其特征在于，电容和电阻一起集成在中段工艺层中，所述中段工艺层位于前段工艺层上；
所述前段工艺层中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层还包括填充在所述栅极结构之间的第零层层间膜，所述栅极结构的表面和所述第零层层间膜的表面相平；
所述中段工艺层包括：
覆盖在所述栅极结构和所述第零层层间膜的表面上的第一氧化层，所述电阻和所述电容形成在所述第一氧化层表面上；
所述电容包括依次叠加的下极板、中间介质层和上极板；
所述电阻包括依次叠加的电阻主体层和电阻覆盖层；
所述下极板和所述电阻主体层都采用第一TiN层刻蚀形成，所述中间介质层和所述电阻覆盖层都采用第二介质层刻蚀形成，所述电阻和所述电容的所述中间介质层和所述下极板的形成区域共用第一光罩定义；
所述上极板由第二TiN层刻蚀形成，所述上极板的形成区域采用第二光罩定义；所述上极板的覆盖区域小于所述下极板的覆盖区域；
第一层层间膜覆盖在形成有所述电容和所述电阻的所述第一氧化层的表面上；
在所述第一层层间膜中形成有图形化的金属零层，所述下极板、所述上极板和所述电阻主体层的两端分别和顶部的所述金属零层的金属零主层连接。
2.如权利要求1所述的FinFET中集成的电容，其特征在于：FinFET器件的工艺节点为14nm以下。
3.如权利要求1所述的FinFET中集成的电容，其特征在于：所述第一氧化层为等离子体增强型氧化硅。
4.如权利要求1所述的FinFET中集成的电容，其特征在于：所述第二介质层为氮化硅。
5.如权利要求2所述的FinFET中集成的电容，其特征在于：所述电容的电容值数量级为pF。
6.如权利要求1所述的FinFET中集成的电容，其特征在于：所述栅极结构包括栅介质层、功函数层和金属栅，所述栅介质层中包括高介电常数层。
7.如权利要求6所述的FinFET中集成的电容，其特征在于：所述FinFET器件包括鳍体，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体的顶部表面和两个侧面。
8.一种FinFET中集成的电容的制作方法，其特征在于，包括如下步骤：
步骤一、提供完成了前段工艺的半导体衬底，形成的前段工艺层中包括FinFET器件，所述FinFET器件包括栅极结构和形成于所述栅极结构两侧的源区和漏区，所述前段工艺层还包括填充在所述栅极结构之间的第零层层间膜，所述栅极结构的表面和所述第零层层间膜的表面相平；
步骤二、进行中段工艺并在中段工艺层中形成电容和电阻，所述中段工艺包括如下分步骤：
步骤2-1、形成覆盖在所述栅极结构和所述第零层层间膜的表面上的第一氧化层；
步骤2-2、在所述第一氧化层表面上依次形成第一TiN层和第二介质层；
步骤2-3、采用第一光罩进行定义形成第一掩膜，所述第一掩膜将所述电容和所述电阻的形成区域覆盖以及将所述电容和所述电阻的形成区域外打开；
步骤2-4、依次对所述第二介质层和所述第一TiN层进行刻蚀；在所述电容的形成区域中，由刻蚀后的所述第一TiN层组成下极板以及由刻蚀后的所述第二介质层组成中间介质层；在所述电阻的形成区域中，由刻蚀后的所述第一TiN层组成电阻主体层以及由刻蚀后的所述第二介质层组成电阻覆盖层；
步骤2-5、形成第二TiN层；
步骤2-6、采用第二光罩进行定义形成第二掩模，所述第二掩膜将所述电容的上极板的形成区域覆盖，所述上极板的形成区域外打开；
步骤2-7、对所述第二TiN层进行刻蚀形成所述上极板；所述上极板的覆盖区域小于所述下极板的覆盖区域；
步骤2-8、形成第一层层间膜，所述第一层层间膜覆盖在形成有所述电容和所述电阻的所述第一氧化层的表面上；
步骤2-9、在所述第一层层间膜中形成图形化的金属零层，所述下极板、所述上极板和所述电阻主体层的两端分别和顶部的所述金属零层的金属零主层连接。
9.如权利要求2所述的FinFET中集成的电容的制作方法，其特征在于：FinFET器件的工艺节点为14nm以下。
10.如权利要求8所述的FinFET中集成的电容的制作方法，其特征在于：所述第一氧化层为采用等离子体增强气相化学沉积工艺形成的等离子体增强型氧化硅。
11.如权利要求8所述的FinFET中集成的电容的制作方法，其特征在于：所述第二介质层为氮化硅。
12.如权利要求9所述的FinFET中集成的电容的制作方法，其特征在于：所述电容的电容值数量级为pF。
13.如权利要求8所述的FinFET中集成的电容的制作方法，其特征在于：所述栅极结构包括栅介质层、功函数层和金属栅，所述栅介质层中包括高介电常数层。
14.如权利要求13所述的FinFET中集成的电容的制作方法，其特征在于：所述FinFET器件包括鳍体，所述源区和所述漏区形成在所述栅极结构两侧的所述鳍体中，所述栅极结构覆盖所述源区和所述漏区之间的所述鳍体的顶部表面和两个侧面。
15.如权利要求9或12所述的FinFET中集成的电容的制作方法，其特征在于：步骤2-2中，通过调节所述第二介质层的沉积厚度调节所述电容的电容值。
16.如权利要求9或12所述的FinFET中集成的电容的制作方法，其特征在于：步骤2-1完成后以及形成所述第一TiN层之前，还包括对所述第一氧化层的表面进行刻蚀的步骤，通过对所述第一氧化层的刻蚀深度改变所述下极板的有效接触面积并从而改变所述电容的电容值。
CN202110153109.9A 2021-02-04 2021-02-04 FinFET中集成的电容及其制作方法 Pending CN114864576A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110153109.9A CN114864576A (zh) 2021-02-04 2021-02-04 FinFET中集成的电容及其制作方法
US17/520,527 US11887983B2 (en) 2021-02-04 2021-11-05 Capacitor integrated in FinFET device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110153109.9A CN114864576A (zh) 2021-02-04 2021-02-04 FinFET中集成的电容及其制作方法

Publications (1)

Publication Number Publication Date
CN114864576A true CN114864576A (zh) 2022-08-05

Family

ID=82611645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110153109.9A Pending CN114864576A (zh) 2021-02-04 2021-02-04 FinFET中集成的电容及其制作方法

Country Status (2)

Country Link
US (1) US11887983B2 (zh)
CN (1) CN114864576A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626397B2 (en) * 2020-08-28 2023-04-11 Sandisk Technologies Llc Gate material-based capacitor and resistor structures and methods of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727223B2 (en) * 2017-11-13 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film resistor
US11145709B2 (en) * 2018-09-28 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a capacitor

Also Published As

Publication number Publication date
US11887983B2 (en) 2024-01-30
US20220246604A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US10242990B2 (en) Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
TWI712084B (zh) 半導體裝置以及其製作方法
TWI795378B (zh) 積體電路與其形成方法
KR100771865B1 (ko) 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
CN103227210A (zh) 去耦finfet电容器
US8012816B2 (en) Double pass formation of a deep quantum well in enhancement mode III-V devices
CN114864576A (zh) FinFET中集成的电容及其制作方法
CN109065445B (zh) 金属栅极结构的制造方法
CN116798863A (zh) 半导体器件的制备方法
US20220384615A1 (en) Method for manufacturing metal gate
JP2809131B2 (ja) 半導体装置の製造方法
US8765548B2 (en) Capacitors and methods of manufacture thereof
US20240105777A1 (en) 3d ufet devices and methods for manufacturing the same
CN110233147B (zh) 一种叠状电感及制作方法
KR100515008B1 (ko) 복합 반도체 소자의 제조방법
TW201830712A (zh) 電容結構及其製作方法
CN115116836A (zh) 金属栅晶体管的制造方法
KR0135692B1 (ko) 반도체소자의 캐패시터 제조방법
CN111180520A (zh) 半导体器件及其制备方法、集成电路及电子设备
TWI258841B (en) Mixed-mode process
CN117810225A (zh) 半导体结构以及其制作方法
CN116072596A (zh) Fdsoi中混合外延区和有源区的隔离结构的制造方法
CN115020334A (zh) 改善大尺寸金属栅中接触孔过刻蚀的方法
JP2004104126A (ja) Ｍｏｓトランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination