CN114864541B - 微电子装置及相关存储器装置、电子系统和方法 - Google Patents

微电子装置及相关存储器装置、电子系统和方法 Download PDF

Info

Publication number
CN114864541B
CN114864541B CN202111623846.7A CN202111623846A CN114864541B CN 114864541 B CN114864541 B CN 114864541B CN 202111623846 A CN202111623846 A CN 202111623846A CN 114864541 B CN114864541 B CN 114864541B
Authority
CN
China
Prior art keywords
conductive
width
metal silicide
metal nitride
semiconductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111623846.7A
Other languages
English (en)
Other versions
CN114864541A (zh
Inventor
S·R·苏雷沙
T·B·麦克丹尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114864541A publication Critical patent/CN114864541A/zh
Application granted granted Critical
Publication of CN114864541B publication Critical patent/CN114864541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及微电子装置及相关存储器装置、电子系统和方法。一种微电子装置包括导电结构、金属氮化物材料和金属硅化物材料。所述导电结构包括具有第一宽度的第一部分，以及在所述第一部分下方且延伸到半导电材料中的第二部分。所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度。所述金属氮化物材料基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面。所述金属硅化物材料基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。

Description

微电子装置及相关存储器装置、电子系统和方法
优先权主张
本申请要求2021年2月4日提交的第17/167,853号美国专利申请“微电子装置形成方法及相关微电子装置、存储器装置和电子系统(METHODS OF FORMING AMICROELECTRONIC DEVICE,AND RELATED MICROELECTRONIC DEVICES,MEMORY DEVICES ANDELECTRONIC SYSTEMS)”的提交日的权益。
技术领域
本公开的实施例涉及半导体装置设计和制造的领域。更确切地说，本公开的实施例涉及微电子装置形成方法及相关微电子装置、存储器装置和电子系统。
背景技术
微电子装置设计者通常希望通过减小各个特征的尺寸和相邻特征之间的分离距离来提高微电子装置内特征的集成度或密度。另外，微电子装置设计者通常寻求设计不仅紧凑而且具有性能优势及简化设计的架构。
半导体装置的一个实例是存储器装置。存储器装置一般提供为计算机或其它电子装置中的内部集成电路。存在许多种存储器，包含但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、快闪存储器和电阻可变存储器。电阻可变存储器的非限制性实例包含电阻性随机存取存储器(ReRAM)、导电桥随机存取存储器(导电桥RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋力矩转移随机存取存储器(STTRAM)、氧空位类存储器和可编程导体存储器。
存储器装置的典型存储器单元包含存取装置(例如，晶体管)和存储器存储结构(例如，电容器)。存取装置一般包含一对源极/漏极区之间的沟道区，以及配置成通过沟道区域将源极/漏极区彼此电连接的栅极。存取装置可包括平面存取装置或竖直存取装置。平面存取装置可基于其源极和漏极区之间的电流流动方向而与竖直存取装置区分开来。竖直存取装置的源极和漏极区之间的电流基本上正交(例如，垂直)于其下衬底或基底结构的主(例如，主要)表面，平面存取装置的源极和漏极区之间的电流基本上平行于其下衬底或基底的主表面。
形成存储器装置的存储器单元的常规方法可对存储器单元和存储器装置的所要电特性产生不利影响。例如，包含在常规存储器单元中的导电触点可采用金属硅化物(例如，二硅化钴(CoSi2))来减少接触电阻，并采用金属氮化物(例如，氮化钛(TiN))衬里来提高导电结构(例如，导电插塞)与金属硅化物之间的粘合性。但是，可能很难将金属硅化物形成为在相对较小的触点直径(例如，小于或等于约10纳米(nm)的直径)下具有基本上均匀的厚度，从而引起金属硅化物脱离问题(例如，由于金属硅化物中产生空隙)和/或不合需要的漏电流(例如，由于金属硅化物不合需要地生长到存储器单元的含硅区中，例如其存取装置的源极/漏极区)。金属硅化物氧化也可能会不当地增加接触电阻，这需要复杂的清洁策略(特别是在触点直径相对较小时)。形成金属氮化物衬里的常规方法也可能会不理想地限制随后在其上形成的导电结构的大小，这可能会不当地增加接触电阻和/或可能需要复杂的对准过程来将其它结构连接到导电结构。
发明内容
在一些实施例中，一种微电子装置包括导电结构。所述导电结构包括具有第一宽度的第一部分。所述导电结构另外包括在所述第一部分下方且延伸到半导电材料中的第二部分。所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度。所述微电子装置另外包括基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面的金属氮化物材料。所述微电子装置进一步包括基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面的金属硅化物材料。
在额外实施例中，一种微电子装置形成方法包括形成延伸到半导电材料中的锥形开口。所述方法另外包括用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分。所述方法另外包括用金属氮化物材料基本上覆盖在所述锥形开口的边界内的所述金属硅化物材料的表面。所述方法进一步包括在所述锥形开口的所述边界内的所述金属氮化物材料的表面之上形成导电材料。
在额外实施例中，一种存储器装置包括字线、数字线，及耦合到所述字线和所述数字线的存储器单元。每一存储器单元包括竖直晶体管，其包括耦合到所述数字线中的一个的下部接触结构。所述竖直晶体管另外包括至少部分地竖直上覆于所述下部接触结构的沟道结构。所述竖直晶体管另外包括与所述沟道结构水平相邻的至少一个栅电极。所述竖直晶体管进一步包括部分地竖直上覆于所述沟道结构的上部接触结构。所述上部接触结构包括下部部分，其竖直延伸到所述沟道结构中，并且其水平截面积随着在所述沟道结构内的竖直高程的逐渐下降而不断减小。所述上部接触结构另外包括上部部分，其竖直上覆于所述沟道结构的最上部边界，并且跨其竖直高度的至少大部分展现基本上均匀的水平截面积。所述竖直晶体管另外包括电容器，其竖直上覆于且耦合到所述竖直晶体管的所述上部接触结构的所述上部部分。
在其它实施例中，一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置和所述输出装置的处理器装置，及可操作地耦合到所述处理器装置存储器装置。所述存储器装置包括半导电材料和竖直延伸到所述半导电材料中的锥形导电接触结构。所述锥形导电接触结构包括所述半导电材料上的金属硅化物材料。所述金属硅化物材料基本上水平地由所述半导电材料跨所述金属硅化物材料的整个竖直高度环绕。所述锥形导电接触结构另外包括所述金属硅化物材料上的金属氮化物材料。所述金属氮化物材料基本上水平地由所述金属硅化物材料跨小于或等于所述金属氮化物材料的整个竖直高度的竖直高度环绕。所述锥形导电接触结构进一步包括所述金属氮化物材料上的导电材料。所述导电材料基本上水平地由所述金属氮化物材料跨小于或等于所述导电材料的整个竖直高度的竖直高度环绕。
附图说明
图1A到1F是根据本公开的实施例的简化部分截面图，示出了处于微电子装置形成方法的不同处理阶段的微电子装置结构。
图2是根据本公开的额外实施例的简化部分截面图，示出了微电子装置结构。
图3是根据本公开的实施例的包含多个存储器单元的微电子装置结构的简化部分截面图。
图4是根据本公开的其它实施例的包含水平晶体管的微电子装置结构的简化部分截面图。
图5是根据本公开的实施例的存储器装置的功能框图。
图6是根据本公开的实施例的电子系统的示意性框图。
具体实施方式
以下描述提供具体细节，例如材料类型、材料厚度和处理条件，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置或电子系统的完整过程流程。下文所描述的结构并不形成完整的微电子装置或电子系统。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。用于根据所述结构形成完整微电子装置或电子系统的额外动作可通过常规制造技术来执行。
本文中呈现的附图仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。作为例如制造技术和/或公差的结果，将预期与图式中所描绘的形状不同的变化。因此，本文中所描述的实施例不应解释为限于如所说明的特定形状或区，而是包含例如由制造引起的形状偏差。举例来说，说明或描述为盒形的区可能具有粗略和/或非线性特征，且说明或描述为圆形的区可能包含一些粗略和/或线性特征。此外，所说明的锐角可以是圆角，且反之亦然。因此，图中所说明的区在性质上是示意性的，且其形状并不意图说明区的精确形状并且不限制本发明权利要求的范围。附图并不一定按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
如本文中所使用，“存储器装置”意指并包含呈现存储器功能性但不必限于存储器功能性的微电子装置。换句话说且仅借助于非限制性实例，术语“存储器装置”不仅包含常规存储器(例如，常规易失性存储器，例如常规的动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，且还包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、微电子装置组合逻辑和存储器，以及并入有存储器的图形处理单元(GPU)。
如本文中所使用，术语“配置”是指至少一个结构和至少一个设备中的一或多个的大小、形状、材料组成、材料分布、定向和布置，其以预定方式有助于所述结构和所述设备中的一或多个的操作。
如本文中所使用，词组“耦合到”是指操作性地彼此连接(例如通过直接欧姆(Ohmic)连接或通过间接连接(例如，借助于另一结构)电连接)的结构。
除非上下文另外明确指示，否则如本文中所使用，单数形式“一(a、an)”和“所述(the)”意图还包含复数形式。
如本文中所使用，“和/或”包含相关联所列项中的一或多个的任何及所有组合。
如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是关于结构的主平面且未必由地球重力场限定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对较大面积的结构的表面限定。参考各图，“水平”或“橫向”方向可垂直于所指示“Z”轴，且可平行于所指示“X”轴和/或平行于所指示“Y”轴；且“竖直”或“纵向”方向可平行于所指示“Z”轴，可垂直于所指示“X”轴，且可垂直于所指示“Y”轴。
如本文中所使用，对某一特征在额外特征“之上”的参考是指并包含特征直接地在所述额外特征的顶部、邻近(例如，水平邻近于、竖直邻近于)所述额外特征、在所述额外特征下面或与所述额外特征直接接触。它还包含元件间接地在所述额外特征的顶部、邻近(例如，水平邻近于、竖直邻近于)所述额外特征、在所述额外特征下面或靠近所述额外特征，其间定位有一或多个其它特征。相比之下，当某一元件被称为“在另一元件上”时，其间不存在中间特征。
如本文中所使用，例如“在…之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可出于易于描述的目的而使用，以如图中所说明描述一个元件或特征与另一元件或特征的关系。除非另外指定，否则除图中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图中的材料倒转，那么描述为在其它元件或特征“下方”、“之下”、“下面”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可取决于使用术语的上下文而涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒转、翻转)，且本文中所使用的空间相对描述词可相应地进行解释。
如本文中所使用，描述为彼此“相邻”的特征(例如，区、材料、结构、装置)意指并包含彼此最接近(例如，最靠近)定位的具有所公开标识(或多个标识)的特征。不匹配于“相邻”特征的所公开标识(或多个标识)的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意指并包含彼此竖直最接近(例如，竖直最靠近)定位的具有所公开标识(或多个标识)的特征。此外，描述为彼此“水平相邻”的特征意指并包含彼此水平最接近(例如，水平最靠近)定位的具有所公开标识(或多个标识)的特征。
如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(例如在可接受公差内)的程度。借助于实例，取决于基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，关于特定参数的数值的“约”或“大致”包含所述数值，且所属领域的一般技术人员将理解的与所述数值的方差度在特定参数的可接受公差内。举例来说，关于数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％到110.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内，或在所述数值的99.9％到100.1％范围内。
除非上下文另有指示，否则本文中所描述的材料可由任何适合的工艺形成，所述工艺包含但不限于旋涂、毯覆式涂布、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强型ALD、物理气相沉积(“PVD”)(包含溅镀、蒸镀、电离PVD和/或等离子体增强CVD(PECVD))或外延生长。替代地，材料可原位生长。取决于要形成的特定材料，用于沉积或生长所述材料的技术可由所属领域的一般技术人员选择。另外，除非上下文另有指示，否则本文中所描述的材料的移除可由任何适合的工艺实现，所述工艺包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子刻蚀、研磨剂平坦化(例如，化学机械平坦化(“CMP”))和/或其它已知方法。
如本文中所使用，“导电材料”意指并包含例如以下中的一或多个的导电材料：金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))；合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢、不锈钢)；含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)；以及导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。此外，“导电结构”意指并包含由导电材料形成且包含导电材料的结构。
如本文中所使用，“绝缘材料”意指并包含例如以下中的一或多个的电绝缘材料：至少一个介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)和氧化镁(MgOx)中的一或多个)；至少一个介电氮化物材料(例如，氮化硅(SiNy))；至少一个介电氮氧化物材料(例如，氮氧化硅(SiOxNy))；以及至少一个介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比与不严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指并包含具有无法由明确限定的自然数的比表示且违反定比定律(law ofdefinite proportions)的某一元素组成的化合物。此外，“绝缘结构”意指并包含由绝缘材料形成且包含绝缘材料的结构。
因此，根据本文中所描述的实施例，一种微电子装置包括导电结构、金属氮化物材料和金属硅化物材料。所述导电结构包括具有第一宽度的第一部分，及在所述第一部分下方且延伸到半导电材料中的第二部分。所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度。所述金属氮化物材料基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面。所述金属硅化物材料基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
图1A到1F是根据本公开的实施例的简化部分截面图，示出了处于微电子装置(例如，存储器装置，如DRAM装置)形成方法的不同处理阶段的微电子装置结构。根据下文提供的描述，所属领域的技术人员将很容易清楚，本文描述的方法可用于制造各个装置。换句话说，只要希望形成微电子装置，就可以使用本公开的方法。
参考图1A，微电子装置结构100可包含隔离材料102、竖直延伸(例如，在Z方向上)通过隔离材料102的半导电材料104，以及任选的水平插入于半导电材料104和隔离材料102之间的介电衬里材料106。如图1A中所示，隔离材料102、半导电材料104和介电衬里材料106的上表面可形成为彼此基本上共平面。
隔离材料102可由至少一种绝缘材料形成并且包含至少一种绝缘材料，例如介电氧化物材料(例如，SiOx)和介电氮化物材料(例如，SiNy)中的一或多种。在一些实施例中，隔离材料102由SiO2形成并且包含SiO2。在额外实施例中，隔离材料102由Si3N4形成并且包含Si3N4。
介电衬里材料106(如果经形成)可由至少一种介电材料(例如，至少一种介电氧化物材料)形成并且包含至少一种介电材料，例如氧化硅(例如，SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝和高k氧化物(例如，二氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx))中的一或多种。在一些实施例中，介电衬里材料106由SiO2形成并且包含SiO2。
介电衬里材料106的尺寸可经选择以向半导电材料104和微电子装置结构100中随后要形成(如下文进一步详细描述)的额外特征(例如，结构、材料、装置)提供所需尺寸和间距。作为非限制性实例，介电衬里材料106在X方向上的宽度可小于或等于约15nm，例如小于或等于约10nm，小于或等于约5nm，小于或等于约3nm，或小于或等于约1.5nm。在一些实施例中，介电衬里材料106的宽度小于或等于约3nm。在额外实施例中，介电材料106不形成(例如，被省略)，使得半导电材料104形成为与隔离材料102直接水平邻近。
半导电材料104可由以下中的一或多个形成并且包含以下中的一或多个：多晶、锗(Ge)、硅锗(SiGe)和至少一个氧化物半导电材料。在一些实施例中，半导电材料104由多晶硅形成并且包含多晶硅。在额外实施例中，半导电材料104由氧化物半导体材料形成并且包含氧化物半导体材料。氧化物半导电材料可例如包含以下中的一或多个(例如，一个、两个或更多个、三个或更多个)：氧化锌锡(ZnxSnyO，通常被称为“ZTO”)、氧化铟锌(InxZnyO，通常被称为“IZO”)、氧化锌(ZnxO)、氧化铟镓锌(InxGayZnzO，通常被称为“IGZO”)、氧化铟镓硅(InxGaySizO，通常被称为“IGSO”)、氧化铟钨(InxWyO，通常被称为“IWO”)、氧化铟(InxO)、氧化锡(SnxO)、氧化钛(TixO)、氮氧化锌(ZnxONz)、氧化镁锌(MgxZnyO)、氧化锆铟锌(ZrxInyZnzO)、氧化铪铟锌(HfxInyZnzO)、氧化锡铟锌(SnxInyZnzO)、氧化铝锡铟锌(AlxSnyInzZnaO)、氧化硅铟锌(SixInyZnzO)、氧化铝锌锡(AlxZnySnzO)、氧化镓锌锡(GaxZnySnzO)、氧化锆锌锡(ZrxZnySnzO)和其它类似材料。在共同(例如，集体、相互)暴露于预定蚀刻剂期间，半导电材料104可相对于隔离材料102和介电衬里材料106选择性地蚀刻。如本文中所使用，如果材料展现的蚀刻速率比另一种材料的蚀刻速率大至少约五倍(5x)，例如约十倍(10x)、约二十倍(20x)或约四十倍(40x)，那么材料可相对于另一种材料“选择性地蚀刻”。在一些实施例中，半导电材料104用作晶体管(例如，竖直晶体管)的沟道材料，如下文进一步详细描述。
接下来参考图1B，微电子装置结构100可经受第一材料移除工艺(例如，蚀刻工艺)，以使半导电材料104相对于隔离材料102和介电衬里材料106竖直凹陷并形成初始开口108，介电材料110可在初始开口108之内和之外在微电子装置结构100的表面上形成。初始开口108可从隔离材料102的最上部表面竖直延伸(例如，在Z方向上)到隔离材料102中达第一深度D1。作为非限制性实例，初始开口108的第一深度D1可小于或等于约40nm，例如约10nm到约35nm，约18nm到约25nm，或约28nm到约32nm。第一材料移除工艺可选择性地移除半导电材料104的上部部分，同时使隔离材料102和介电衬里材料106保持基本上完好(例如，未被移除、未经蚀刻)。另外，初始开口108可具有基本上均匀的水平尺寸(例如，在X方向上、在Y方向上)。
仍然参考图1B，介电材料110可在限定初始开口108的半导电材料104和介电衬里材料106的暴露表面以及在初始开口108的边界之外的介电衬里材料106和隔离材料102的表面上或之上形成(例如，共形地形成)。例如，介电材料110可跨半导电材料104的剩余部分的上表面、介电衬里材料106的内侧表面及介电衬里材料106和隔离材料102的上表面基本上连续地形成。
介电材料110可由至少一种介电材料形成并且包含至少一种介电材料，例如以下中的一或多个：介电氧化物材料(例如，氧化硅(SiOx)，如二氧化硅(SiO2)；磷硅酸盐玻璃；硼硅酸盐玻璃；硼磷硅酸盐玻璃；氟硅酸盐玻璃；氧化铝；高k氧化物，如二氧化铪(HfOx)；其组合)。在一些实施例中，介电材料110由SiO2形成并且包含SiO2。
介电材料110可以使用常规工艺和常规处理设备形成，这些常规工艺和常规处理设备在本文中不进行详细地描述。作为非限制性实例，介电材料110可以使用ALD工艺和原位生长工艺中的一或多种在半导电材料104、介电衬里材料106和隔离材料102的暴露表面上或之上共形地形成(例如，沉积)。在一些实施例中，介电材料110通过原位生长工艺形成。
接下来参考图1C，微电子装置结构100可经受至少一个第二材料移除工艺(例如，另一蚀刻工艺)以移除介电材料110的部分和半导电材料104的额外部分。如图1C中所示，第二材料移除工艺使初始开口108(图1B)竖直延伸，以形成在隔离材料102内竖直延伸到第二深度D2的开口109，所述第二深度大于初始开口108的第一深度D1。作为非限制性实例，第二深度D2可在约40nm到约60nm范围内，例如约45nm到约55nm，或约52nm到约54nm。第二材料移除工艺可从隔离材料102、介电衬里材料106和半导电材料104的水平延伸表面移除介电材料110的部分，同时留下(例如，维持)在介电衬里材料106的经暴露竖直延伸表面(例如，内部侧壁)上的介电材料110的额外部分。第二材料移除工艺可将开口109形成为在半导电材料104内具有锥形轮廓，如下文进一步详细描述。
继续参考图1C，开口109可包含延伸到第一深度D1的第一部分111(例如，上部部分)和从第一部分111的下部边界延伸到第二深度D2的第二部分113(例如，下部部分)。第一部分111可具有贯穿第一部分111的竖直高度(例如，第一深度D1)基本上均匀的第一水平尺寸(例如，在X方向上、在Y方向上)。在一些实施例中，第一部分111具有贯穿第一部分111的竖直高度基本上均匀的第一宽度W1(例如，直径)。第二部分113可具有限定贯穿第二部分113的竖直高度(例如，第二深度D2减去第一深度D1)发生变化的额外水平尺寸(例如，在X方向上、在Y方向上)的锥形轮廓。在一些实施例中，第二部分113具有限定贯穿第二部分113的竖直高度发生变化的额外宽度(例如，直径)的锥形轮廓。作为非限制性实例，第一部分111的第一宽度W1可在约18nm到约34nm之间，例如约20nm到约28nm之间，或者约为22nm。
如图1C中所示，开口109的第二部分113可在第二部分113的最上部竖直边界处包含第二宽度W2(例如，第二直径)，其相对大于第二部分113的最下部竖直边界附近的第三宽度W3(例如，第二直径)。开口109的第二部分113的宽度(例如，直径)可在向下的竖直方向(例如，负Z方向)上从最上部竖直边界处的相对较大第二宽度W2逐渐地减小到最下部竖直边界处的相对较小第三宽度W3。作为非限制性实例，第二部分113的最上部竖直边界处的第二宽度W2可在约15nm到约30nm之间，例如约18nm到约24nm之间，或者约为22nm。第二部分113的最下部竖直边界附近的第三宽度W3可在约10nm到约24nm之间，例如约12nm到约20nm之间，或者约为14nm。
在一些实施例中，半导电材料104跨开口109的第二部分113的整个竖直高度竖直地基本上水平地环绕开口109的第二部分113。半导电材料104可在第二部分113的最上部竖直边界附近(例如，在其处)基本上围绕第二部分113。如图1C中所示，在一些实施例中，第二部分113的第二宽度W2与第一部分111的最下部竖直边界处的第一宽度W1基本上相同(例如，与其相等)。因此，开口109的底切区可在开口109的第二部分113的最上部竖直边界和介电材料110的其余部分的最下部竖直边界的界面处形成。在额外实施例中，第二部分113的第二宽度W2小于第一部分111的最下部竖直边界处的第一宽度W1。换句话说，第一部分111的第一宽度W1与第二部分的第二宽度W2和介电材料110的其余部分的厚度的总和基本上相同。因此，开口109在第二部分113的最上部竖直边界和介电材料110的其余部分的最下部竖直边界的界面处可不含底切区。
仍然参考图1C，开口109的第二部分113在第二部分113的最上部竖直边界附近的第二宽度W2和第二部分113在第二部分113的最下部竖直边界附近的第三宽度W3之间的差随第二部分113的锥角θ而变。锥角θ可相对于垂直于第二部分113的最上部竖直边界延伸的方向(例如，Z方向)取得。作为非限制性实例，锥角θ可在约0度(°)到约20°范围内，例如约5°到约15°、约5°到约10°或约7°到约10°。开口109的第二部分113的竖直下部末端可以是基本上平面(例如，扁平)的，或者可至少部分地(例如，基本上)为非平面(例如，弓状、圆形)的。在一些实施例中，第二部分113的竖直下部末端具有弓状几何形状。
现在参考图1D，介电材料110(图1C)的其余部分可经选择性地移除以暴露介电衬里材料106的竖直延伸表面(例如，内侧表面)。另外，金属硅化物材料112可在半导电材料104的通过开口109暴露的部分上/之上和/或之内形成。如图1D中所示，介电衬里材料106的在开口109内的暴露部分上(例如，与其直接水平邻近)可基本上不含金属硅化物材料112。金属硅化物材料112可基本上覆盖半导电材料104的通过开口109的第二部分113暴露的部分。金属硅化物材料112可延伸到开口109的第二部分113的最上部竖直边界。开口的第一部分111可基本上不含金属硅化物材料112。金属硅化物材料112可部分地(例如，不完全地)填充开口109。在一些实施例中，金属硅化物材料112的外表面基本上被半导电材料104环绕。
如图1D中所示，当从X-Z平面观看时，金属硅化物材料112可形成为在开口109的第二部分113内展现抛物线形状(例如，U形)。在一些实施例中，金属硅化物材料112可形成为在纵向截面平面(例如，X-Z平面)中展现抛物线形状。相比于常规的金属硅化物材料配置，金属硅化物材料112的配置可使金属硅化物材料112的表面积增加约5倍或6倍，并且可因此减小完全形成的接触结构的接触电阻，如下文参考图1F进一步详细描述。
金属硅化物材料112可形成为展现基本上均匀的厚度。例如，金属硅化物材料112可形成为展现小于或等于约30nm的厚度，例如小于或等于约15nm的厚度、小于或等于约10nm的厚度，或小于或等于约5nm的厚度。在一些实施例中，金属硅化物材料112的厚度在约1.5nm到约12nm范围内，例如在约5nm到约9nm范围内。在其它实施例中，金属硅化物材料112的厚度约为8nm。
金属硅化物材料112可由至少一种金属硅化物形成并且包含至少一种金属硅化物。作为非限制性实例，金属硅化物材料112可由以下中的一或多个形成并且包含以下中的一或多个：硅化钛(TiSix)、硅化钴(CoSix)、硅化钨(WSix)、硅化钽(TaSix)、硅化钼(MoSix)和硅化镍(NiSix)。在一些实施例中，金属硅化物材料112包括CoSix(例如，CoSi2)。在额外实施例中，金属硅化物材料112包括TiSix(例如，TiSi2)。
金属硅化物材料112可以是基本上均质的，也可以是非均质的。在一些实施例中，金属硅化物材料112是基本上均质的，使得金属硅化物材料112展现出基本上均匀的(例如，均等、不可变)的元素分布。例如，金属硅化物材料112中包含的每一元素(例如，一或多种金属、Si)的数量(例如，原子浓度)贯穿金属硅化物材料112的尺寸(例如，水平尺寸、竖直尺寸)可能不会发生变化。在额外实施例中，金属硅化物材料112是基本上非均质的，使得金属硅化物材料112展现其一或多个元素的基本上不均匀(例如，不均等、可变)的分布。例如，金属硅化物材料112中包含的一或多个元素(例如，一或多种金属、Si)的数量(例如，原子浓度)贯穿金属硅化物材料112的尺寸可发生变化。所述一或多个元素的数量贯穿金属硅化物材料112的不同部分可逐级变化(例如，突然改变)，或者可连续变化(例如，逐渐改变，如线性地改变、抛物线形地改变)。
金属硅化物材料112可以使用一或多个共形沉积工艺形成，例如共形CVD工艺和ALD工艺中的一或多个。作为非限制性实例，金属硅化物材料112可以使用ALD工艺形成。在一些实施例中，ALD工艺包含暴露所述至少一个含金属前体的半导电材料104以在半导电材料104的表面上或之上形成吸附的含金属材料。含金属前体的至少一个配体可提高或促进含金属前体在半导电材料104的表面处的非配位位点的化学吸附。如本文中所使用，术语“化学吸附(chemisorb/chemisorption)”意指并包含其中至少一种前体通过化学键(例如，共价键和离子键中的一或多种)吸附或结合到材料的至少一个表面的机制。此后，可将吸附的含金属材料暴露于至少一种反应物以形成吸附的含金属材料的金属薄膜。在一些实施例中，反应物包括与吸附的含金属材料反应并沉积硅材料的含硅反应物。含硅反应物可例如移除吸附的含金属材料的至少一个配体以形成金属薄膜以及与金属薄膜竖直邻近的硅薄膜。接着，微电子装置结构100可经受至少一个退火工艺，以增强或促进金属薄膜和硅材料(例如，硅薄膜)之间的材料(例如，金属)扩散并形成金属硅化物材料112。在额外实施例中，反应物不包含硅。反应物可例如配制成与吸附的含金属材料反应，以移除吸附的含金属材料的至少一个配体并形成金属薄膜。接着，微电子装置结构100可经受至少一个退火工艺，以增强或促进金属薄膜和半导电材料104之间的材料(例如，金属)以形成金属硅化物材料112。
接下来参考图1E，金属氮化物材料114可形成于开口109内部的暴露表面上或之上。例如，如图1E中所示，金属氮化物材料114可在金属硅化物材料112和介电衬里材料106的暴露于开口109内的暴露表面上共形地形成。在开口109的边界内，金属氮化物材料114可跨金属硅化物材料112和介电衬里材料106的表面基本上连续地延伸，并且基本上覆盖所述表面。在形成期间，金属氮化物材料114的部分还可在开口109的边界之外形成，但是随后可被移除，同时基本上维持在开口109的边界内的部分。
如图1E中所示，当从X-Z平面观看时，金属氮化物材料114可形成为在开口109的第二部分113内展现抛物线形状(例如，U形)。在一些实施例中，金属氮化物材料114的在开口109的第二部分113的竖直边界内的部分在纵向截面平面(例如，X-Z平面)中具有抛物线形状。
金属氮化物材料114可由至少一种金属氮化物形成并且包含至少一种金属氮化物。作为非限制性实例，金属氮化物材料114可包括至少一种耐火金属氮化物，例如元素周期表的IIIA、IVA、VA和VIA族的一或多个元素的一或多个氮化物，如TiNy、WNy、TaNy和MoNy中的一或多个。在一些实施例中，金属氮化物材料114包括TiNy(例如，TiN)。
金属氮化物材料114可形成为展现所要厚度。金属氮化物材料114的厚度可例如小于或等于约5nm，例如小于或等于约2.5nm，或小于或等于约2nm。在一些实施例中，金属氮化物材料114的厚度在约0.5nm到约2nm范围内。在其它实施例中，金属氮化物材料114的厚度约为1.5nm。
金属氮化物材料114可使用一或多个常规的共形沉积工艺形成，例如常规共形CVD工艺和常规ALD工艺中的一或多个。例如，微电子装置结构100(在图1D中描绘的处理阶段)可被提供到配置成接收至少一个含金属反应物和至少一个含氮反应物的交替脉冲的沉积腔室(ALD腔室、CVD腔室)中。含金属反应物可包括以下两者的络合物：用于包含在金属氮化物材料114中的至少一种金属物质(例如，Ti、W、Ta、Co、Mo、Ni)，及配制成与含氮反应物反应以形成金属氮化物材料114的至少一部分的至少一个配体。
接下来参考图1F，导电材料116可形成在开口109(图1E)的剩余(例如，未填充)部分内。导电材料116可形成于金属硅化物材料112和金属氮化物材料114的在开口109(图1E)内的部分上或之上。任选地，导电材料116的上部部分可形成为延伸超出开口109(图1E)的边界(例如，上部竖直边界、水平边界)。如图1F中所示，在一些实施例中，导电材料116的上表面形成为与金属氮化物材料114、介电衬里材料106和隔离材料102的上表面基本上共平面。在额外实施例中，导电材料116可形成为竖直延伸超出开口109的边界(例如，竖直边界、水平边界)。
如图1F中所示，金属硅化物材料112、金属氮化物材料114和导电材料116可一起形成微电子装置结构100的导电接触结构117。导电接触结构117可例如用于将包含半导电材料104的装置(例如，晶体管，如竖直晶体管)耦合到随后形成为上覆于所述装置的额外装置(例如，电容器)，如下文进一步详细描述。
导电接触结构117的导电材料116可包含在开口109(图1E)的第一部分111的边界内的上部部分118，及在开口109(图1E)的第二部分113的边界内的下部部分120。导电材料116的上部部分118可竖直延伸(例如，在Z方向上)到开口109(图1E)的第一部分111的第一深度D1。下部部分120可竖直终止于开口109的高于第二深度D2的第三深度D3处。在一些实施例中，第三深度D3和第二深度D2之间的竖直偏移等于金属硅化物材料112的厚度和金属氮化物材料114的厚度的总和。导电材料116的下部部分120可包含其上部边界处的第四宽度W4(例如，第一直径)及其下部边界附近的小于第四宽度W4的第五宽度W5(例如，第二直径)。导电材料116的下部部分120的竖直高度(例如，在Z方向上)可等于第三深度D3减去第一深度D1。如图1F中所示，在一些实施例中，导电材料116的下部部分120的竖直高度大于导电材料116的上部部分118的竖直高度(例如，第一深度D1)。在额外实施例中，导电材料116的上部部分118的竖直高度大于导电材料116的下部部分120的竖直高度。
导电材料116的上部部分118可向外水平延伸超出导电材料116的下部部分120的最大水平尺寸(例如，在X方向上、在Y方向上)。例如，导电材料116的上部部分118的大部分可具有大于下部部分120在下部部分120的上部边界处的第四宽度W4的第六宽度W6(例如，直径)。第六宽度W6可以是基本上均匀的，使得导电材料116的上部部分118展现基本上垂直于导电材料116的上表面定向的水平边界(例如，侧壁)。如图1F中所示，导电材料116的上部部分118的在开口109(图1C)的第一部分111(图1C)的下部边界(例如，由第一深度D1限定)附近的竖直下部区可在向下的竖直方向(例如，负Z方向)上展现出从第六宽度W6到下部部分120在下部部分120的上部边界处的第四宽度W4的可变宽度(例如，直径)。在一些实施例中，导电材料116的上部部分118沿着上部部分118的竖直高度具有基本上均匀的宽度(例如，第六宽度W6等于下部部分120在下部部分120的上部边界处的第四宽度W4)。
仍然参考图1F，导电材料116的下部部分120可具有锥形纵向截面轮廓，其限定从其上部边界处的第四宽度W4变成其下部边界处的第五宽度W5的额外宽度(例如，直径)。下部部分120的第四宽度W4可例如在约20nm到约28nm范围内，例如约22nm到约26nm范围内，或者约为24nm。下部部分120的第五宽度W5可例如在约8nm到约14nm范围内，例如约9nm到约13nm范围内，或约10nm到约12nm范围内。导电材料116的下部部分120的第五宽度W5与导电材料116的下部部分120的第四宽度W4的比率可在约1:7到约1:1.5范围内，例如约1:5到约1:2、约1:3或约1:4范围内。在一些实施例中，导电材料116在其下部边界处具有基本上为圆顶形的表面，用于缓解(例如，基本上消除)在第一材料移除工艺期间和/或在第二材料移除工艺期间形成的氧缺陷。在一些实施例中，导电材料116的下部部分120的第五宽度W5对应于公式：W5＝W4-2*(tan(θ)*(D3-D1))。在一些实施例中，导电材料116的下部部分120的第五宽度W5与导电材料116的下部部分120的第四宽度W4的比率在约1:5到约1:2范围内。下部部分120可形成为展现所需锥形形状(例如，圆锥形、圆顶、角锥形或其任何组合)。
导电材料116可由至少一种导电材料形成并且包含至少一种导电材料。在一些实施例中，导电材料116由W形成并且包含W。导电材料116可以是基本上均质的，也可以是非均质的。
导电材料116可使用常规工艺(例如，常规材料沉积工艺、常规材料移除工艺)形成，这些常规工艺在本文中不进行详细地描述。作为非限制性实例，导电材料116可在开口109(图1F)之内和之外在微电子装置结构100的暴露表面上不共形地形成(例如，通过PVD工艺和非共形CVD工艺中的一或多个不共形地沉积)；并且然后可以移除(例如，通过研磨剂平坦化工艺，如CMP工艺)在开口109(图1F)的边界之外的导电材料116的部分，同时维持在开口109(图1F)的边界内的额外部分。
在形成导电材料116之后，导电接触结构117的上部区可包含导电材料116的上部部分118和金属氮化物材料114的上部部分，但是在其竖直边界内可能基本上不含金属硅化物材料112。另外，导电接触结构117的下部区可包含导电材料116的下部部分120、金属氮化物材料114的下部部分及基本上所有在其竖直边界内的金属硅化物材料112。导电接触结构117的下部区展现锥形轮廓。如图1F中所示，导电接触结构117的金属氮化物材料114基本上环绕导电材料116的上部部分118和下部部分120的外侧表面(例如，外侧壁)。另外，金属硅化物材料112基本上覆盖在开口109(图1E)的第二部分113(图1F)的竖直边界内的金属氮化物材料114的外表面。
相比于常规方法和常规微电子装置，上文参考图1A到1F所描述的方法的各方面(例如，处理动作和结构)可在额外的微电子装置形成方法中采用，以促进一或多个益处(例如，通过先前参考图1A到1F描述的方法实现的益处中的至少一些和/或额外益处)。
采用参考图1A-1F描述的方法可有助于形成相比于常规方法和常规微电子装置结构展现出增强性能的微电子装置结构(例如，处于图1F中描绘的处理阶段或在此之后的微电子装置结构100)。例如，与具有由常规工艺形成的常规几何配置的金属硅化物材料的表面积相比，形成开口109(图1F)可使其中形成的金属硅化物材料112的表面积增加约五倍或约六倍。相比于通过常规方法形成的常规微电子装置，金属硅化物材料112的经增加表面积可例如促进包含微电子装置结构100的微电子装置中的导电触点电阻减小及电流(例如，源极-漏极电流(Ids))增加。此外，在金属硅化物材料112、金属氮化物材料114和导电材料116的下部部分之间形成圆形(例如，弓状)界面可减少材料移除工艺(例如，蚀刻)可能产生的氧缺陷。
因此，根据本公开的实施例，微电子装置形成方法包括形成延伸到半导电材料中的锥形开口。方法另外包括用金属硅化物材料基本上覆盖半导电材料的在锥形开口内暴露的部分。方法进一步包括用金属氮化物材料基本上覆盖在锥形开口的边界内的金属硅化物材料的表面。方法还进一步包括在锥形开口的边界内的金属氮化物材料的表面之上形成导电材料。
在额外实施例中，导电接触结构117(包含其金属硅化物材料112、金属氮化物材料114和导电材料116)和半导电材料104可形成为展现不同于在图1F中示出及先前参考图1F描述的那些几何配置的几何配置。例如，图2是根据本公开的额外实施例的简化部分截面图，示出了微电子装置结构200。在图2和相关联的描述中，用增加100的类似附图标记指代功能类似的特征(例如，结构、材料)。为免重复，并非图2示出的所有特征都在本文详细地描述。相反，除非下文另外描述，否则图2中的用先前所述特征的附图标记增加100的附图标记表示的特征应理解为与先前所述特征基本上类似。
图2所示的微电子装置结构200可基本上类似于微电子装置结构100，并且可通过先前参考图1F描述的处理阶段以基本上相同的方式形成，但与导电接触结构217相关联的深度D1、D2、D3和锥角θ不同于图1D到1F中所示的那些。例如，导电材料216的上部部分218的第一深度D1可形成为大于微电子装置结构100(图1F)的导电材料116(图1F)的上部部分118(图1F)的第一深度D1；且导电材料216的下部部分220的第三深度D3可形成为小于微电子装置结构100(图1F)的导电材料116(图1F)的下部部分120(图1F)的第三深度D3。因此，半导电材料204、金属硅化物材料212、金属氮化物材料214和导电材料216的下部部分220中的每一个在用于形成导电接触结构217的开口(例如，对应于开口109(图1C-1E))的第二部分213的竖直边界内的部分的锥角θ可大于微电子装置结构100的半导电材料104、金属硅化物材料112、金属氮化物材料114和导电接触结构117的导电材料116的下部部分120中的每一个的部分的锥角θ。
本公开的导电接触结构(例如，导电接触结构117、217)可包含在本公开的存储器单元中。例如，图3是根据本公开的实施例的包含存储器单元301阵列的微电子装置结构300的简化部分截面图。微电子装置结构300的单个存储器单元301可包含竖直晶体管330和竖直上覆于竖直晶体管330的电容器340。如下文进一步详细描述，竖直晶体管330可包含导电接触结构317，其基本上类似于本文中先前所描述的导电接触结构117(图1F)和导电接触结构217(图2)中的一个，且以基本上相同的方式形成。导电接触结构317可竖直插入于竖直晶体管330的半导电材料304和电容器340之间。微电子装置结构300，包含其每一存储器单元301，进一步包含额外特征(例如，结构、材料、装置)，如下文进一步详细描述。
单个存储器单元301的单个竖直晶体管330的导电接触结构317可用于将所述存储器单元301的所述竖直晶体管330耦合到所述存储器单元301的电容器340。导电接触结构317可用作竖直晶体管330的触点。导电接触结构317可包含金属硅化物材料312、金属氮化物材料314和导电材料316。金属硅化物材料312、金属氮化物材料314和导电材料316可相应地基本上类似于本文中先前所描述的导电接触结构117(图1F)的金属硅化物材料112(图1F)、金属氮化物材料114(图1F)和导电材料116(图1F)，并且可分别以基本上相同的方式形成。
仍然参考图3，每一存储器单元301的竖直晶体管330可进一步包含半导电材料304、与半导电材料304的竖直边界横向相邻且在所述竖直边界内的一或多个(例如，一个、两个)栅电极326，及横向介入于半导电材料304和所述至少一个栅电极326之间的介电衬里材料306。
对于单个竖直晶体管330，半导电材料304可用作竖直晶体管330的沟道材料。半导电材料304可基本上类似于本文中先前所描述的半导电材料104(图1F)，并且可以基本上相同的方式形成。另外，介电衬里材料306可用作竖直晶体管330的栅极介电材料。介电衬里材料306可基本上类似于本文中先前所描述的介电衬里材料106(图1F)。
如图3所示，在一些实施例中，单个竖直晶体管330形成为展现“双栅极”配置，其中竖直晶体管330包含与半导电材料304的两个相对侧横向相邻的两个栅电极326，并且介电衬里材料306的部分横向介入于半导电材料304和所述两个栅电极326中的每一个之间。在额外实施例中，单个竖直晶体管330形成为展现“单栅极”配置，其中竖直晶体管330包含与半导电材料304的侧面横向相邻的一个栅电极326，但是不包含与半导电材料304的相对侧横向相邻的一个栅电极326。例如，隔离材料302可代替第二栅电极326与半导电材料304的相对侧横向相邻。
栅电极326可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂半导体材料。栅电极326可例如由以下中的一或多个形成并且包含以下中的一或多个：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx、RuTiN和导电掺杂硅。
仍然参考图3，对于单个存储器单元301，其电容器340可耦合到其竖直晶体管330。在一些实施例中，对于单个存储器单元301，其电容器340至少部分地(例如，基本上)与其竖直晶体管330水平对准。在额外实施例中，对于单个存储器单元301，其电容器340水平偏离其竖直晶体管330。在此类实施例中，可采用重布结构将存储器单元301的电容器340耦合到存储器单元301的竖直晶体管330。电容器340可配置成存储表示可编程逻辑状态的电荷。在一些实施例中，单个存储器单元301的电容器340包括铁电电容器。电容器340可例如包含第一电极342(例如，下部电极)、第二电极346(例如，上部电极)和在第一电极342和第二电极346之间的介电结构344。第一电极342和第二电极346可各自分别包括至少一种导电材料(例如，W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx、RuTiN和导电掺杂硅中的一或多个)。介电结构344可例如包括高介电常数(HDC)介电材料(例如，介电常数大于或等于约20的介电材料)，例如以下中的一或多个：钛酸钡锶(BST)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、钽酸铅钪(PST)、钽酸锶铋(SBT)、钽酸钡铋(BBT)、钛酸钡(BT)、钛酸锶(ST)和五氧化二钽(Ta2O5)。
如图3所示，微电子装置结构300可进一步包含横向介入于每个竖直晶体管330之间且竖直上覆于线形导电结构350的隔离材料302、竖直插入于隔离材料302和线形导电结构350之间的任选的额外线形导电结构352，以及竖直上覆于隔离材料302且横向介入于每个电容器340之间的额外隔离材料354。
隔离材料302可形成为水平介入于水平相邻的竖直晶体管330之间。隔离材料302可从竖直晶体管330的介电衬里材料306的竖直边界延伸并在其之间延伸。隔离材料302可基本上类似于本文中先前所描述的隔离材料102(图1F)，并且可以基本上相同的方式形成。
线形导电结构350可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂半导体材料。作为非限制性实例，线形导电结构350可各自由以下中的一或多个形成并且包含以下中的一或多个：Ru、W、WNx、Ni、Ta、TaNx、TaSix、Pt、Cu、Ag、Au、Al、Mo、Ti、TiNx、TiSix、TiSixNy、TiAlxNy、MoNx、Ir、IrOx、RuOx、RuTixNy和导电掺杂硅。在一些实施例中，线形导电结构350用作微电子装置结构的数字线(例如，数据线、位线)。微电子装置结构300可形成为包含多行线形导电结构350，它们在X方向上平行延伸并在Y方向上彼此分隔开。每个线形导电结构350可耦合到一行存储器单元301并由其共享。
线形导电结构350可形成为展现所需横向尺寸(例如，X方向、Y方向)。例如，单个线形导电结构350的尺寸可至少部分地基于微电子装置结构300的功能及额外组件(例如，晶体管)的尺寸和所需间距来选择。单个线形导电结构350可在第一横向方向(例如，X方向)上展现相对较大的尺寸，并在垂直于第一横向方向的第二横向方向(例如，Y方向)上展现相对较小的尺寸。
额外线形导电结构352(如果存在)可在线形导电结构350上或之上形成。相比于线形导电结构350，额外线形导电结构352可在基本上相同的方向(例如，X方向)上横向延伸，并且可展现基本上类似的横向尺寸(例如，在X方向上、在Y方向上)。如图3所示，额外线形导电结构352(如果形成)可展现相对于线形导电结构350减小的厚度(例如，在Z方向上)。额外线形导电结构352的部分可被移除，使得竖直晶体管330的半导电材料304竖直地延伸到线形导电结构350的上表面。
每个单独的额外线形导电结构352(如果形成)可用作被一行竖直晶体管330(以及因此一行存储器单元301)共享的触点。额外线形导电结构352可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂半导体材料。作为非限制性实例，额外线形导电结构352可各自由以下中的一或多个形成并且包含以下中的一或多个：Ru、W、WNx、Ni、Ta、TaNx、TaSix、Pt、Cu、Ag、Au、Al、Mo、Ti、TiNx、TiSix、TiSixNy、TiAlxNy、MoNx、Ir、IrOx、RuOx、RuTixNy和导电掺杂硅。
仍然参考图3，额外隔离材料354可形成为水平介入于水平相邻的电容器340之间。额外隔离材料354可从电容器340的第一电极342的竖直边界延伸并在其之间延伸。要形成电容器340，额外隔离材料354的部分可被移除以在额外隔离材料354中形成开口，然后电容器340的材料可在所述开口内形成。
额外隔离材料354可由绝缘材料形成，例如介电氧化物材料(例如，SiOx)和介电氮化物材料(例如，SiNy)中的一或多个。在一些实施例中，额外隔离材料354由SiO2形成并且包含SiO2。在额外实施例中，额外隔离材料354由Si3N4形成并且包含Si3N4。
尽管图3描绘了各自包含与本公开的导电接触结构317操作性地相关联的竖直晶体管330的存储器单元301，但本公开不限于此。相反，本公开的导电接触结构可与包含在本公开的额外存储器单元中的本公开的水平晶体管操作性地相关联。例如，图4是根据本公开的实施例的简化部分截面图，示出了包含水平晶体管430的微电子装置结构400。
如图4中所示出，水平晶体管430包含源极区432、漏极区434、水平插入于源极区432和漏极区434之间的沟道区405、竖直地位于沟道区405的水平边界之上及之内的栅电极426，以及竖直插入于沟道区405和栅电极426之间的介电材料406。源极区432、漏极区434和沟道区405可各自为半导电材料404的部分。在一些实施例中，栅电极426在半导电材料404的最上部边界的竖直上方形成，且介电材料406竖直插入于半导电材料404的最上部边界和栅电极426之间。在额外实施例中，栅电极426至少部分(例如，基本上)形成在半导电材料404的最上部边界的竖直下方。例如，栅电极426可形成为至少部分(例如，基本上)嵌入于半导电材料404内。在此实施例中，介电材料406插入于半导电材料404和栅电极426之间。沟道区405围绕半导电材料404内栅电极426和介电材料406的外围部分沿循弓形路径。
如图4中所示出，微电子装置结构400进一步包含与单个水平晶体管430的源极区432和漏极区434操作性地相关联的导电接触结构417。导电接触结构417可用于将水平晶体管430耦合到微电子装置结构400的额外结构。例如，与水平晶体管430的漏极区434操作性地相关联的导电接触结构417可将水平晶体管430耦合到电容器440以形成存储器单元401。另外，与水平晶体管430的源极区434操作性地相关联的导电接触结构417可将水平晶体管430耦合到导电线结构421(例如，导电线结构，如数字线结构)。
每个导电接触结构417可单独地形成在水平晶体管430的源极区432或漏极区434内。另外，每个导电接触结构417可包含金属硅化物材料412、在金属氮化物材料414上或之上的金属氮化物材料414，及在金属氮化物材料414上或之上的导电材料416。
水平晶体管430的导电接触结构417(包含其金属硅化物材料412、金属氮化物材料414和导电材料416)可各自形成为具有类似于形成在开口109(图1E)的第二部分113(图1F)内的导电接触结构117(图1F)的部分(例如，下部部分)的几何配置(例如，尺寸、形状)。例如，微电子装置结构400可经受至少一种材料移除工艺(例如，蚀刻)以移除源极区432和漏极区434内的材料(例如，经掺杂半导电材料)的部分，并在源极区432和漏极区434中的每一个内形成达深度D1的开口。在一些实施例中，每个开口(以及因此导电接触结构417)的深度D1(例如，竖直高度)小于或等于40nm，例如约10nm到约35nm、约12nm到约27nm，或约17nm到约20nm。材料移除工艺可将开口形成为在源极区432和漏极区434内具有锥形轮廓，基本上类似于开口109(图1E)的第二部分113(图1E)的轮廓。在开口形成之后，金属硅化物材料412、金属氮化物材料414和导电材料416可依序在开口内形成。金属硅化物材料412、金属氮化物材料414和导电材料416可分别具有基本上类似于本文中先前所描述的金属硅化物材料112(图1F)、金属氮化物材料114(图1F)和导电材料116(图1F)的材料组成和厚度，并且可以基本上相同的方式形成。
金属硅化物材料412和金属氮化物材料414可各自形成为当从X-Z平面观看时在源极区432和漏极区434内展现抛物线形状(例如，U形)。另外，如图4中所示出，金属硅化物材料412、金属氮化物材料414和导电材料416的最上部表面可形成为彼此基本上共平面。在一些实施例中，导电接触结构417的最上部表面(包含其金属硅化物材料412、金属氮化物材料414和导电材料416的最上部表面)形成为与源极区432和漏极区434的最上部表面基本上共平面。在额外实施例中，导电接触结构417的最上部表面形成为竖直偏离源极区432和漏极区434的最上部表面。如图4中所示出，导电接触结构417可耦合到额外导电结构419，以将导电接触结构417(以及因水平晶体管430)耦合到形成为包含水平晶体管430的微电子装置的额外特征(例如，结构、材料、装置)。
继续参考图4，半导电材料404可由至少一种半导电材料形成并且包含至少一种半导电材料，例如以下中的一或多个：硅材料、硅锗材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料。作为非限制性实例，半导电材料404可由至少一种硅材料(例如，单晶硅、多晶硅)形成并且包含至少一种硅材料。
水平晶体管430的源极区432和漏极区434可包括半导电材料404的导电掺杂区。在一些实施例中，源极区432和漏极区434各自包括掺杂有一或多种P型掺杂剂(例如，硼、铝和镓中的一或多个)的半导体材料(例如，多晶硅)。在额外实施例中，源极区432和漏极区434各自包括掺杂有一或多种N型导电材料(例如，砷、磷、锑和铋中的一或多个)的半导体材料(例如，多晶硅)。
水平晶体管430的沟道区405可包括半导电材料404的掺杂区或未掺杂区。在一些实施例中，沟道区405包括半导电材料404的基本未经掺杂区。
水平晶体管430的栅电极426可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂半导电材料。栅电极426可例如由以下中的一或多个形成并且包含以下中的一或多个：W、WNy、Ni、Ta、TaNy、TaSix、Pt、Cu、Ag、Au、Al、Mo、Ti、TiNy、TiSix、TiSixNy、TiAlxNy、MoNx、Ir、IrOz、Ru和RuOz。
本公开的微电子装置结构(例如，先前分别参考图1F、2、3和4描述的微电子装置结构100，200，300、400)可包含在本公开的微电子装置(例如，存储器装置)内。例如，接下来参考图5，示出了根据本公开的实施例的所述存储器装置500的功能框图。存储器装置500可包含例如本文中先前所描述的微电子装置结构(例如，微电子装置结构100，200，300、400)中的一或多个的实施例。如图5所示，存储器装置500可包含存储器单元501、数字线502、字线504、行解码器506、列解码器508、存储器控制器510、感测装置512和输入/输出装置514。
存储器装置500的存储器单元501可例如，对应于本文中先前参考图3所描述的存储器单元301。存储器单元501可编程为至少两个不同的逻辑状态(例如，逻辑0和逻辑1)。本文中先前所描述的微电子装置结构100，200，300、400的部分可形成存储器装置500的存储器单元501的部分。每一存储器单元501可单独地包含本文中先前所描述的电容器(例如，电容器340(图3))和晶体管(例如，竖直晶体管330(图3)或水平晶体管430(图4))。电容器存储表示存储器单元501的可编程逻辑状态的电荷(例如，带电荷电容器可表示第一逻辑状态，例如逻辑1；且不带电荷的电容器可表示第二逻辑状态，例如逻辑0)。晶体管在向其半导电沟道施加最小阈值的电压以在存储节点结构上操作(例如，读取、写入、重写)后准予存取电容器。
数字线502连通过存储器单元501的晶体管接到存储器单元501的电容器(例如，电容器340(图3))。字线504垂直于数字线502延伸，并且连接到存储器单元501的晶体管的栅极。可通过激活适当的数字线502和字线504而在存储器单元501上执行操作。激活数字线502或字线504可包含向数字线502或字线504施加电压电势。每列存储器单元501可各自连接到数字线502中的一个，每行存储器单元501可各自连接到字线504中的一个。各个存储器单元501可通过数字线502和字线504的相交点(例如，交叉点)来寻址和存取。
存储器控制器510可通过各种组件控制存储器单元501的操作，包含行解码器506、列解码器508和感测装置512。存储器控制器510可生成被引导到行解码器506以激活(例如，施加电压电势到)预定字线504的行地址信号，并且可生成被引导到列解码器508以激活(例如，施加电压电势到)预定数字线502的列地址信号。存储器控制器510还可生成和控制在存储器装置500的操作期间采用的各个电压电势。一般来说，所施加电压的幅度、形状和/或持续时间可进行调整(例如，改变)，并且可针对存储器装置500的各种操作有所不同。
在存储器装置500的使用和操作期间，在存取之后，存储器单元501可由感测装置512读取(例如，感测)。感测装置512可比较适当数字线502的信号(例如，电压)与参考信号，以便确定存储器单元501的逻辑状态。如果例如数字线502的电压高于参考电压，那么感测装置512可确定存储器单元501的所存储逻辑状态是逻辑1，且反之亦然。感测装置512可包含晶体管和放大器，用于检测和放大信号差异(本领域中一般称为“锁存”)。检测到的存储器单元501的逻辑状态可通过列解码器508输出到输入/输出装置514。另外，存储器单元501可通过以类似方式激活存储器装置500的适当字线504和适当数字线502来设置(例如，写入)。通过在字线504被激活时控制502，存储器单元501可被设置(例如，逻辑值可存储于存储器单元501中)。列解码器508可接受来自输入/输出装置514的数据以写入到存储器单元501。此外，存储器单元501还可通过读取存储器单元501来刷新(例如，再充电)。读取操作将存储器单元501的内容置于适当的数字线502上，然后此数字线被感测装置512一直拉动到全电平(例如，全充电或放电)。当与存储器单元501相关联的字线504撤销激活时，与字线504相关联的行中的所有存储器单元501恢复到全充电或放电。
因此，在至少一些实施例中，存储器装置包括字线、数字线，及耦合到字线和数字线的存储器单元。每一存储器单元包括竖直晶体管和电容器。竖直晶体管包括下部接触结构、沟道结构、至少一个栅电极和上部接触结构。下部接触结构耦合到数字线中的一个。沟道结构至少部分地竖直上覆于下部接触结构。所述至少一个栅电极与沟道结构水平相邻。上部接触结构部分地竖直上覆于沟道结构。上部接触结构包括下部部分和上部部分。下部部分竖直地延伸到沟道结构中，并且其水平截面积随着在沟道结构内的竖直高程的逐渐下降而不断减小。上部部分竖直地上覆于沟道结构的最上部边界，并且跨其竖直高度的至少大部分展现基本上均匀的水平截面积。电容器竖直地上覆于且耦合到竖直晶体管的上部导电接触结构的上部部分。
本公开的微电子装置结构(例如，先前分别参考图1F、2、3和4描述的微电子装置结构100，200，300、400)和微电子装置(例如，先前参考图5描述的存储器装置500)可包含在本公开的电子系统中。例如，参考图6，示出了根据本公开的实施例的电子系统600的功能框图。电子系统600可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、启用Wi-Fi或蜂窝的平板计算机(例如或/>平板计算机)、电子书、导航装置等。电子系统600包含至少一个存储器装置602。存储器装置602可包括例如本文中先前所描述的微电子装置结构(例如，微电子装置结构100，200，300、400)和微电子装置(例如，存储器装置500)中的一或多个的实施例。电子系统600可进一步包含至少一个电子信号处理器装置604(通常称为“微处理器”)。电子信号处理器装置604可任选地包含本文中先前所描述的微电子装置结构(例如，微电子装置结构100，200，300、400)和微电子装置(例如，存储器装置500)的实施例。尽管存储器装置602和电子信号处理器装置604在图6中描绘为两(2)个单独的装置，但是在额外实施例中，电子系统600中包含单个(例如，仅一个)具有存储器装置602和电子信号处理器装置604的功能的存储器/处理器装置。在此类实施例中，存储器/处理器装置可包含本文中先前所描述的微电子装置结构(例如，微电子装置结构100，200，300、400)和微电子装置(例如，存储器装置500)中的一或多个。电子系统600可进一步包含供用户将信息输入到电子系统600中的一或多个输入装置606，例如鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统600可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置608，例如监视器、显示器、打印机、音频输出插孔和/或扬声器。在一些实施例中，输入装置606和输出装置608可包括可同时用于向电子系统600输入信息及向用户输出视觉信息的单个触摸屏装置。输入装置606和输出装置608可与存储器装置602和电子信号处理器装置604中的一或多个电连通。
因此，在一些实施例中，电子系统包括输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，及可操作地耦合到处理器装置的存储器装置。存储器装置包括半导电材料和竖直延伸到半导电材料中的锥形导电接触结构。锥形导电接触结构包括金属硅化物材料、金属氮化物材料和导电材料。金属硅化物材料在半导电材料上且基本上水平地由半导电材料跨金属硅化物材料的整个竖直高度环绕。金属氮化物材料在金属硅化物材料上且基本上水平地由金属硅化物材料跨小于或等于金属氮化物材料的整个竖直高度的竖直高度环绕。导电材料在金属氮化物材料上且基本上水平地由金属氮化物材料跨小于或等于导电材料的整个竖直高度的竖直高度环绕。
本公开的方法可有助于形成微电子装置(例如，微电子装置、晶体管、存储器装置)和系统(例如，电子系统)，相比于常规装置(例如，常规存取装置、常规半导体装置、常规存储器装置)和常规系统(例如，常规电子系统)，它们具有以下中的一或多个：增强的性能、提高的效率、增强的可靠性和增强的耐久性。
可以如下文所阐述但不限于如下文所阐述的方式进一步表征本公开的实施例。
实施例1：一种微电子装置，其包括：导电结构，其包括：具有第一宽度的第一部分；及在所述第一部分下方且延伸到半导电材料中的第二部分，所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度；金属氮化物材料，其基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面；以及金属硅化物材料，其基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
实施例2：根据实施例1所述的微电子装置，其中所述金属硅化物材料的外表面基本上被所述半导电材料环绕。
实施例3：根据实施例1或实施例2所述的微电子装置，其中所述导电结构的所述第二部分的所述下部边界展现圆顶形状。
实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中：所述导电结构的所述第一部分具有第一竖直高度；且所述导电结构的所述第二部分具有不同于所述第一竖直高度的第二竖直高度。
实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中基本上环绕所述导电结构的所述第二部分的外表面的所述金属氮化物材料的下部部分在纵向截面平面中展现抛物线形状。
实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述金属硅化物材料在所述纵向截面平面中展现所述抛物线形状。
实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中所述第二宽度与所述第一宽度的比率在约1:5到约1:2范围内。
实施例8：根据实施例1到7中任一实施例所述的微电子装置，其中从垂直于所述导电结构的所述第二部分的所述上部边界的方向测量，所述导电结构的所述第二部分的锥角在约5°到约15°范围内。
实施例9：根据实施例1到8中任一实施例所述的微电子装置，其中所述半导电材料跨所述导电结构的所述第二部分的整个竖直高度基本上水平地环绕所述导电结构的所述第二部分。
实施例10：根据实施例1到9中任一实施例所述的微电子装置，其中所述半导电材料包括多晶硅。
实施例11：根据实施例1到10中任一实施例所述的微电子装置，其中：所述金属硅化物材料包括硅化钴；所述氮化物材料包括氮化钛；且所述导电结构包括钨。
实施例12：根据实施例1到11中任一实施例所述的微电子装置，其中所述金属硅化物材料的厚度在约4nm到约10nm范围内。
实施例13：一种微电子装置形成方法，其包括：形成延伸到半导电材料中的锥形开口；用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分；用金属氮化物材料基本上覆盖在所述锥形开口的边界内的所述金属硅化物材料的表面；以及在所述锥形开口的所述边界内的所述金属氮化物材料的表面之上形成导电材料。
实施例14：根据实施例13所述的方法，其中形成锥形开口包括：将所述锥形开口的第一部分形成为跨其竖直高度展现基本上均匀的宽度；以及将下伏于所述第一部分的所述锥形开口的第二部分形成为展现锥形轮廓，所述锥形轮廓由从所述第二部分的上部边界处的第一宽度变成所述第二部分的下部边界附近的第二宽度的额外宽度限定。
实施例15：根据实施例13或实施例14所述的方法，其中形成锥形开口包括：使所述半导电材料相对于水平环绕所述半导电材料的绝缘材料竖直凹陷以形成初始开口；在限定所述初始开口的所述半导电材料和所述绝缘材料的部分上形成介电材料；移除所述半导电材料上的介电材料的部分，同时基本上维持所述绝缘材料上的所述介电材料的额外部分；在移除所述介电材料的所述部分之后使所述初始开口竖直延伸到所述半导电材料中以形成锥形开口；以及在形成所述锥形开口之后，从所述绝缘材料移除所述介电材料的所述额外部分。
实施例16：根据实施例15所述的方法，其中形成介电材料包括在限定所述初始开口的所述绝缘材料和所述半导电材料的表面上共形地形成介电氧化物材料。
实施例17：根据实施例15或实施例16所述的方法，其中使所述初始开口竖直延伸到所述半导电材料中包括移除下伏于所述初始开口的所述半导电材料的额外部分，使得所述锥形开口包括具有与所述初始开口的纵向截面形状基本上相同的纵向截面形状的上部部分，及具有不同于所述上部部分的所述纵向截面形状的锥形纵向截面形状的下部部分。
实施例18：根据实施例13到17中的任一实施例所述的方法，其中用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分包括基本上仅在所述半导电材料的所述部分上形成所述金属硅化物材料。
实施例19：根据实施例13到18中的任一实施例所述的方法，其进一步包括将所述金属氮化物材料形成为基本上覆盖竖直上覆于所述金属硅化物材料的绝缘材料的表面，所述绝缘材料的所述表面部分地限定所述锥形开口。
实施例20：一种存储器装置，其包括：字线；数字线；以及耦合到所述字线和所述数字线的存储器单元，每一存储器单元包括：竖直晶体管，其包括：耦合到所述数字线中的一个的下部接触结构；至少部分地竖直上覆于所述下部接触结构的沟道结构；与所述沟道结构水平相邻的至少一个栅电极；部分地竖直上覆于所述沟道结构的上部接触结构，其包括：下部部分，其竖直延伸到所述沟道结构中并且其水平截面积随着在所述沟道结构内的竖直高程的逐渐下降而不断减小；以及上部部分，其竖直上覆于所述沟道结构的最上部边界，并且跨其竖直高度的至少大部分展现基本上均匀的水平截面积；以及电容器，其竖直上覆于且耦合到所述竖直晶体管的所述上部接触结构的所述上部部分。
实施例21：根据实施例20所述的存储器装置，其中所述上部接触结构的所述下部部分具有从垂直于所述上部接触结构的上表面的方向测量在约5°到约15°范围内的锥角。
实施例22：根据实施例20或实施例21所述的存储器装置，其中所述上部接触结构的所述下部部分包括：在所述沟道结构上的金属硅化物材料；在所述金属硅化物材料上的金属氮化物材料的第一部分；以及在所述金属氮化物材料上的导电材料的第一部分。
实施例23：根据实施例20到22中任一实施例所述的存储器装置，其中所述上部接触结构的所述上部部分包括：所述金属氮化物材料的第二部分，其直接水平邻近与所述沟道结构水平相邻的绝缘材料；以及所述导电材料的第二部分，其直接水平邻近所述金属氮化物材料的所述第二部分。
实施例24：一种电子系统，其包括：输入装置；输出装置；可操作地耦合到所述输入装置和所述输出装置的处理器装置；以及可操作地耦合到所述处理器装置的存储器装置，所述存储器装置包括：半导电材料；以及锥形导电接触结构，其竖直延伸到所述半导电材料中且包括：在所述半导电材料上的金属硅化物材料，所述金属硅化物材料基本上水平地由所述半导电材料跨所述金属硅化物材料的整个竖直高度环绕；在所述金属硅化物材料上金属氮化物材料，所述金属氮化物材料基本上水平地由所述金属硅化物材料跨小于或等于所述金属氮化物材料的整个竖直高度的竖直高度环绕；以及在所述金属氮化物材料上的导电材料，所述导电材料基本上水平地由所述金属氮化物材料跨小于或等于所述导电材料的整个竖直高度的竖直高度环绕。
实施例25：根据实施例24所述的电子系统，其中所述锥形导电接触结构的所述金属硅化物材料、所述金属氮化物材料和所述导电材料中的每一个的部分展现从正交于所述锥形导电接触结构的最上部表面的方向测量在约5°到约15°范围内的锥角。
虽然本公开易有各种修改和替代形式，但具体实施例已经在图式中借助于实例展示且已在本文中详细描述。然而，本公开并不意图限于所公开的特定形式。实际上，本公开将涵盖属于由所附权利要求书和其法定等同物限定的本公开的范围内的所有修改、等同物和替代方案。例如，关于本公开的一个实施例所公开的元件和特征可与关于本公开的其它实施例所公开的元件和特征组合。

Claims (21)

1.一种微电子装置，其包括：
导电结构，其包括：
第一部分，其具有第一宽度；以及
第二部分，其在所述第一部分下方且延伸到半导电材料中，所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度，所述第二宽度与所述第一宽度的比率在约1:5到约1:2范围内；
金属氮化物材料，其基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面；以及
金属硅化物材料，其基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
2.根据权利要求1所述的微电子装置，其中所述金属硅化物材料的外表面基本上被所述半导电材料环绕。
3.根据权利要求1所述的微电子装置，其中所述导电结构的所述第二部分的所述下部边界展现圆顶形状。
4.根据权利要求1所述的微电子装置，其中：
所述导电结构的所述第一部分具有第一竖直高度；且
所述导电结构的所述第二部分具有不同于所述第一竖直高度的第二竖直高度。
5.根据权利要求1所述的微电子装置，其中基本上环绕所述导电结构的所述第二部分的外表面的所述金属氮化物材料的下部部分在纵向截面平面中展现抛物线形状。
6.根据权利要求5所述的微电子装置，其中所述金属硅化物材料在所述纵向截面平面中展现所述抛物线形状。
7.根据权利要求1所述的微电子装置，其中从垂直于所述导电结构的所述第二部分的所述上部边界的方向测量，所述导电结构的所述第二部分的锥角在约5°到约15°范围内。
8.根据权利要求1所述的微电子装置，其中所述半导电材料跨所述导电结构的所述第二部分的整个竖直高度基本上水平地环绕所述导电结构的所述第二部分。
9.根据权利要求1所述的微电子装置，其中：
所述金属硅化物材料包括硅化钴；
所述金属氮化物材料包括氮化钛；且
所述导电结构包括钨。
10.根据权利要求1所述的微电子装置，其中所述金属硅化物材料的厚度在约4nm到约10nm范围内。
11.一种微电子装置，其包括：
导电结构，其包括：
第一部分，其具有第一宽度；以及
第二部分，其在所述第一部分下方且延伸到多晶硅材料中，所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度，从垂直于所述导电结构的上表面的方向测量，所述第二部分的锥角在约5°到约15°范围内；
金属氮化物材料，其基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面；以及
金属硅化物材料，其基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
12.一种微电子装置形成方法，其包括：
形成延伸到半导电材料中的锥形开口，所述锥形开口包括：
第一部分，其具有第一宽度；以及
第二部分，其下伏于所述第一部分下方且展现为锥形轮廓，所述锥形轮廓由从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界附近的第二宽度的额外宽度限定，所述第二宽度与所述第一宽度的比率在约1:5到约1:2范围内；
用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分；
形成金属氮化物材料，以基本上覆盖在所述锥形开口的边界内的所述金属硅化物材料的表面以及竖直上覆于所述金属硅化物材料的绝缘材料的表面，所述绝缘材料的所述表面部分地限定所述锥形开口；以及
在所述锥形开口的所述边界内的所述金属氮化物材料的表面之上形成导电材料。
13.根据权利要求12所述的方法，其中用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分包括基本上仅在所述半导电材料的所述部分上形成所述金属硅化物材料。
14.一种用于形成微电子装置的方法，其包括：
使半导电材料相对于水平环绕所述半导电材料的绝缘材料竖直凹陷以形成初始开口；
在限定所述初始开口的所述半导电材料和所述绝缘材料的部分上形成介电材料；
移除所述半导电材料上的介电材料的部分，同时基本上维持所述绝缘材料上的所述介电材料的额外部分；
在移除所述介电材料的所述部分之后使所述初始开口竖直延伸到所述半导电材料中以形成锥形开口；以及
在形成所述锥形开口之后，从所述绝缘材料移除所述介电材料的所述额外部分；
用金属硅化物材料基本上覆盖在所述锥形开口内暴露的所述半导电材料的部分；
用金属氮化物材料基本上覆盖在所述锥形开口的边界内的所述金属硅化物材料的表面；以及
在所述锥形开口的所述边界内的所述金属氮化物材料的表面之上形成导电材料。
15.根据权利要求14所述的方法，其中形成介电材料包括在限定所述初始开口的所述绝缘材料和所述半导电材料的表面上共形地形成介电氧化物材料。
16.根据权利要求14所述的方法，其中使所述初始开口竖直延伸到所述半导电材料中包括移除下伏于所述初始开口的所述半导电材料的额外部分，使得所述锥形开口包括具有与所述初始开口的纵向截面形状基本上相同的纵向截面形状的上部部分，及
具有不同于所述上部部分的所述纵向截面形状的锥形纵向截面形状的下部部分。
17.一种存储器装置，其包括：
字线；
数字线；以及
耦合到所述字线和所述数字线的存储器单元，每一存储器单元包括：
竖直晶体管，其包括：
耦合到所述数字线中的一个的下部接触结构；
至少部分地竖直上覆于所述下部接触结构的沟道结构；
与所述沟道结构水平相邻的至少一个栅电极；
上部接触结构，其部分地竖直上覆于所述沟道结构且包括：
下部部分，其竖直延伸到所述沟道结构中并且其水平截面积随着在所述沟道结构内的竖直高程的逐渐下降而不断减小，所述下部部分具有从垂直于所述上部接触结构的上表面的方向测量在约5°到约15°范围内的锥角；以及
上部部分，其竖直上覆于所述沟道结构的最上部边界，并且跨其竖直高度的至少大部分展现基本上均匀的水平截面积；以及
电容器，其竖直上覆于且耦合到所述竖直晶体管的所述上部接触结构的所述上部部分。
18.根据权利要求17所述的存储器装置，其中所述上部接触结构的所述下部部分包括：
在所述沟道结构上的金属硅化物材料；
在所述金属硅化物材料上的金属氮化物材料的第一部分；以及
在所述金属氮化物材料上的导电材料的第一部分。
19.根据权利要求18所述的存储器装置，其中所述上部接触结构的所述上部部分包括：
所述金属氮化物材料的第二部分，其直接水平邻近与所述沟道结构水平相邻的绝缘材料；以及
所述导电材料的第二部分，其直接水平邻近所述金属氮化物材料的所述第二部分。
20.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及
存储器装置，其可操作地耦合到所述处理器装置，所述存储器装置包括：
半导电材料；以及
锥形导电接触结构，其竖直延伸到所述半导电材料中且包括：
在所述半导电材料上的金属硅化物材料，所述金属硅化物材料基本上水平地由所述半导电材料跨所述金属硅化物材料的整个竖直高度环绕；
在所述金属硅化物材料上的金属氮化物材料，所述金属氮化物材料基本上水平地由所述金属硅化物材料跨小于或等于所述金属氮化物材料的整个竖直高度的竖直高度环绕；以及
在所述金属氮化物材料上的导电材料，所述导电材料基本上水平地由所述金属氮化物材料跨小于或等于所述导电材料的整个竖直高度的竖直高度环绕，
所述导电材料包括：
第一部分，其具有第一宽度；以及
第二部分，其在所述第一部分下方且延伸到半导电材料中，所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度，
所述第二宽度与所述第一宽度的比率在约1:5到约1:2范围内。
21.根据权利要求20所述的电子系统，其中所述锥形导电接触结构的所述金属硅化物材料、所述金属氮化物材料和所述导电材料的所述第二部分中的每一个的部分展现从正交于所述锥形导电接触结构的最上部表面的方向测量在约5°到约15°范围内的锥角。
CN202111623846.7A 2021-02-04 2021-12-28 微电子装置及相关存储器装置、电子系统和方法 Active CN114864541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/167,853 2021-02-04
US17/167,853 US11393908B1 (en) 2021-02-04 2021-02-04 Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems

Publications (2)

Publication Number Publication Date
CN114864541A CN114864541A (zh) 2022-08-05
CN114864541B true CN114864541B (zh) 2023-10-20

Family

ID=82385135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111623846.7A Active CN114864541B (zh) 2021-02-04 2021-12-28 微电子装置及相关存储器装置、电子系统和方法

Country Status (2)

Country Link
US (1) US11393908B1 (zh)
CN (1) CN114864541B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
US11557593B2 (en) * 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11948991B2 (en) * 2021-12-09 2024-04-02 Nanya Technology Corporation Semiconductor structure having an electrical contact
US11830762B2 (en) 2021-12-09 2023-11-28 Nanya Technology Corporation Method of manufacturing semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751230A (zh) * 2011-04-21 2012-10-24 飞思卡尔半导体公司 浅沟槽隔离内的隔离电容器
CN106531719A (zh) * 2015-09-15 2017-03-22 三星电子株式会社 包括接触塞的半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010737A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
US8067798B2 (en) * 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
US7880210B2 (en) * 2008-05-23 2011-02-01 Qimonda Ag Integrated circuit including an insulating structure below a source/drain region and method
US20100171173A1 (en) * 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
US20100200912A1 (en) * 2009-02-11 2010-08-12 Force Mos Technology Co. Ltd. Mosfets with terrace irench gate and improved source-body contact
KR101820022B1 (ko) * 2010-11-11 2018-01-19 삼성전자주식회사 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조방법
KR101993355B1 (ko) * 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
US9905648B2 (en) * 2014-02-07 2018-02-27 Stmicroelectronics, Inc. Silicon on insulator device with partially recessed gate
KR102600998B1 (ko) * 2016-09-28 2023-11-13 삼성전자주식회사 반도체 장치
KR102624631B1 (ko) * 2016-12-02 2024-01-12 삼성전자주식회사 반도체 장치
US10297290B1 (en) * 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
JP7177260B2 (ja) * 2018-10-09 2022-11-22 マイクロン テクノロジー，インク． 水素障壁材料を有する垂直トランジスタを含むデバイス及び関連する方法
US11205720B2 (en) * 2019-05-30 2021-12-21 Rohm Co., Ltd. Semiconductor device with contact plugs
US11189523B2 (en) * 2019-06-12 2021-11-30 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
US11088251B2 (en) * 2019-10-01 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain contacts for semiconductor devices and methods of forming
US11043497B1 (en) * 2019-12-19 2021-06-22 Micron Technology, Inc. Integrated memory having non-ohmic devices and capacitors
US11309402B2 (en) * 2020-03-05 2022-04-19 Sandisk Technologies Llc Semiconductor device containing tubular liner spacer for lateral confinement of self-aligned silicide portions and methods of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751230A (zh) * 2011-04-21 2012-10-24 飞思卡尔半导体公司 浅沟槽隔离内的隔离电容器
CN106531719A (zh) * 2015-09-15 2017-03-22 三星电子株式会社 包括接触塞的半导体装置

Also Published As

Publication number Publication date
CN114864541A (zh) 2022-08-05
US20220246736A1 (en) 2022-08-04
US11393908B1 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
CN112997319B (zh) 形成装置的方法以及相关装置及电子系统
CN114864541B (zh) 微电子装置及相关存储器装置、电子系统和方法
US11127745B2 (en) Devices, methods of forming a device, and memory devices
CN112514069A (zh) 形成包含气隙的装置的方法及相关装置及电子系统
US11476259B2 (en) Memory devices including void spaces between transistor features, and related semiconductor devices and electronic systems
US11653488B2 (en) Apparatuses including transistors, and related methods, memory devices, and electronic systems
CN116326238A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
CN112970121A (zh) 包含异构沟道的晶体管及相关装置、电子系统及方法
US11658246B2 (en) Devices including vertical transistors, and related methods and electronic systems
US10985165B2 (en) Methods of forming microelectronic devices
CN117641902A (zh) 微电子装置及相关存储器装置、电子系统及方法
US20210296167A1 (en) Methods for reliably forming microelectronic devices with conductive contacts to silicide regions, and related systems
CN115942748A (zh) 包含阶梯结构的微电子装置，及相关存储器装置、电子系统及方法
US20240038588A1 (en) Methods of forming the microelectronic devices, and related microelectonic devices and electronic systems
US11257766B1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US20230397398A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US20240032295A1 (en) Electronic devices including an implant structure, and related systems and methods
CN115696917A (zh) 形成包括碳化硅材料的设备的方法以及相关的微电子装置和系统
CN115696915A (zh) 包括碳化硅材料的设备以及相关电子系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant