CN112514069A - 形成包含气隙的装置的方法及相关装置及电子系统 - Google Patents

形成包含气隙的装置的方法及相关装置及电子系统 Download PDF

Info

Publication number
CN112514069A
CN112514069A CN201980050615.6A CN201980050615A CN112514069A CN 112514069 A CN112514069 A CN 112514069A CN 201980050615 A CN201980050615 A CN 201980050615A CN 112514069 A CN112514069 A CN 112514069A
Authority
CN
China
Prior art keywords
nitride
semiconductor
dielectric material
redistribution
digit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980050615.6A
Other languages
English (en)
Other versions
CN112514069B (zh
Inventor
A·F·希姆谢克-埃格
杨广军
王国镇
M·K·阿赫塔尔
香下胜美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112514069A publication Critical patent/CN112514069A/zh
Application granted granted Critical
Publication of CN112514069B publication Critical patent/CN112514069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种装置包括：半导体柱；数字线，其侧向介于所述半导体柱之间；氮化物罩盖，其垂直地上覆于所述数字线；氮化物结构，其上覆于所述氮化物罩盖的表面；重布材料结构，其包括上覆于所述氮化物罩盖及所述氮化物结构的上表面的上部部分、及上覆于所述半导体柱的上表面的下部部分；低K电介质材料，其侧向介于所述数字线与所述半导体柱之间；气隙，其侧向介于所述低K电介质材料与所述半导体柱之间，且具有所述氮化物罩盖的所述上表面下方的上边界；及氮化物电介质材料，其侧向介于所述气隙与所述半导体柱之间。还描述存储器装置、电子系统、及形成装置的方法。

Description

形成包含气隙的装置的方法及相关装置及电子系统
优先权主张
本申请案主张2018年8月22日申请的“形成半导体装置的方法及相关的半导体装置、存储器装置及电子系统(Methods of Forming Semiconductor Devices,and RelatedSemiconductor Devices,Memory Devices,and Electronic Systems)”的序列号为16/109,215的美国专利申请案的申请日期的权利。
技术领域
本发明的实施例涉及半导体装置设计及制造的领域。更明确来说，本发明的实施例涉及形成包含气隙的半导体装置结构的方法，且涉及相关半导体装置、存储器装置及电子系统。
背景技术
半导体装置设计者通常期望通过减小个别特征的尺寸且通过减小邻近特征之间的分开距离而增大半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常期望设计不仅紧凑，而且提供性能优势、以及简化设计的架构。
相对常见半导体装置是存储器装置。存储器装置可包含具有布置成网格图案的若干存储器单元的存储器阵列。一种类型的存储器单元是动态随机存取存储器(DRAM)。在最简单设计配置中，DRAM单元包含一个存取装置(例如晶体管)及一个存储装置(例如电容器)。存储器装置的现代应用可利用布置成行及列的阵列的大量DRAM单元单元。DRAM单元可通过沿阵列的行及列布置的数字线及字线电存取。
减小存储器装置特征的尺寸及间隔对用于形成存储器装置特征的方法提出越来越高的要求。举例来说，DRAM装置制造商在减小DRAM单元面积方面面临巨大挑战，这是因为特征间隔减小以适应增大特征密度。减小紧密布置数字线之间的间隔可能导致非所要电耦合(例如，电容耦合)效应，这可能导致高速DRAM应用的显著感测边缘损失。减少此类非所要电耦合效应的一个方法是在阵列的数字线附近形成气隙(例如，间隔的空隙)。然而，形成此类气隙的常规工艺可能非所要地侵蚀(例如，蚀刻)定位成紧邻气隙的阵列的其它特征(例如，重布层(RDL)结构)的导电材料(例如，金属)。此侵蚀可实现减小特征及装置可靠性，通常导致将导电材料沉积于气隙内，这可在DRAM装置的使用及操作期间实现电短路。
因此，需要形成用于半导体装置(例如，DRAM装置)的半导体装置结构(例如(举例来说)包含邻近其数字线的气隙的DRAM装置结构)的新的、简单且具成本效率的方法。
发明内容
本文描述形成使用包含气隙的装置的方法，如为相关装置、存储器装置及电子系统。举例来说，在一些实施例中，一种形成半导体装置的方包括：形成半导体装置结构，其包括半导体柱、介于所述半导体柱之间的数字线、上覆于所述数字线且具有偏离所述半导体柱的上表面的上表面的氮化物罩盖、及延伸在所述半导体柱与所述数字线之间且各自包括低K电介质材料、氧化物材料、及氮化物材料的电介质堆叠。在所述氮化物罩盖及所述氧化物材料的表面上方形成氮化物结构。在所述半导体柱、所述氮化物结构、及所述氮化物罩盖的暴露表面上方形成重布材料结构。选择性地移除未被所述重布材料结构覆盖的所述氮化物结构的部分以部分展露所述氧化物材料。在所述重布材料结构、所述氮化物结构、及所述氧化物材料的暴露表面上方形成另一氮化物材料。选择性地移除上覆于所述氧化物材料的所述另一氮化物材料的部分。选择性地移除所述氧化物材料的部分以在所述数字线与所述半导体柱的剩余部分之间形成气隙。在所述重布材料结构及所述另一氮化物材料的暴露表面上方形成隔离材料同时大体上维持所述气隙。
在额外实施例中，一种装置包括半导体柱；数字线，其侧向介于所述半导体柱之间；氮化物罩盖，其垂直地上覆于所述数字线；氮化物结构，其上覆于所述氮化物罩盖的表面；重布材料结构，其包括上覆于所述氮化物罩盖及所述氮化物结构的上表面的上部部分、及上覆于所述半导体柱的上表面的下部部分；低K电介质材料，其侧向介于所述数字线与所述半导体柱之间；气隙，其侧向介于所述低K电介质材料与所述半导体柱之间，且具有所述氮化物罩盖的所述上表面下方的上边界；及氮化物电介质材料，其侧向介于所述气隙与所述半导体柱之间。
在另外实施例中，一种存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元、单元接触结构、氮化物结构、重布结构、低K电介质材料、气隙及氮化物电介质材料。所述行解码器可操作地耦合到所述存储器控制器。所述列解码器可操作地耦合到所述存储器控制器。所述字线可操作地耦合到所述行解码器。所述数字线延伸到并且可操作地耦合到所述列解码器。所述存储器单元定位于所述字线及所述数字线的交点处，并且包括电容器及电连接到所述电容器的晶体管。所述单元接触结构侧向介于所述数字线之间。所述重布结构可操作地耦合到所述单元接触结构及所述存储器单元的所述电容器且在其之间延伸。所述重布结构包括上覆于所述氮化物结构的上表面的上部部分，及上覆于所述单元接触结构的上表面的下部部分。所述低K电介质材料侧向介于所述数字线与所述单元接触结构之间。所述气隙侧向介于所述低K电介质材料与所述单元接触结构之间，且具有所述氮化物结构的所述上表面下方的上边界。所述氮化物电介质材料侧向介于所述气隙与所述单元接触结构之间。
在又一实施例中，一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置及所述输出装置的处理器装置，及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括半导体装置结构，其包括侧向交替的半导体柱及数字线；低K电介质材料，其中介于所述数字线与所述半导体柱之间；气隙，其中介于所述低K电介质材料与所述半导体柱之间；氮化物电介质材料，其中介于所述气隙与所述半导体柱之间；氮化物电介质结构，其垂直地上覆于所述数字线且具有所述气隙的最上边界垂直上方的最上边界；及导电重布结构，其将所述半导体柱电连接到电容器。所述导电重布结构的上部部分垂直地上覆于所述氮化物电介质结构的所述最上边界，且所述导电重布结构的下部部分垂直地上覆于所述半导体柱的最上边界。
附图说明
图1到11是说明根据本发明的实施例的形成半导体装置结构的方法的简化、部分横截面视图。
图12是根据本发明的实施例的存储器装置的功能框图。
图13是根据本发明的实施例的电子系统的示意性框图。
具体实施方式
本文中描述形成半导体装置的方法，以及相关半导体装置、存储器装置及电子系统。在一些实施例中，一种形成半导体装置的方法包括形成半导体装置结构，其包括：侧向交替的半导体柱及数字线；氮化物罩盖，其在所述数字在线或上方且具有偏离所述半导体柱的上表面(例如，相对于其升高)的上表面；低K电介质材料，其侧向邻近所述数字线；氧化物电介质材料，其侧向邻近所述低K电介质材料；及第一氮化物电介质材料，其侧向邻近所述低K电介质材料。可选择性地移除氧化物电介质材料的部分以使氧化物电介质材料相对于半导体柱的上表面凹入。可在半导体柱、氮化物罩盖、低K电介质材料、氧化物材料、及第一氮化物材料的暴露表面上或上方形成(例如，保形地形成)第二氮化物电介质材料。可选择性地移除(例如，非等向性地蚀刻)第二氮化物电介质材料及半导体柱的部分以形成氮化物电介质结构且进一步使半导体柱凹入。可在半导体柱、氮化物电介质结构、及氮化物罩盖的暴露表面上或上方形成重布材料(RDM)结构(也被称为“重布层(RDL)结构”)。可选择性地移除未被RDM结构覆盖的氮化物结构的部分以部分展露(例如，暴露)氧化物电介质材料。可在RDM结构、氮化物电介质结构、及氧化物电介质材料的暴露表面上或上方形成第三氮化物电介质材料。可选择性地移除(例如，非等向性地蚀刻)上覆于氧化物电介质材料的第三氮化物电介质材料的部分以再次部分展露(例如，暴露)氧化物电介质材料。接着，可选择性地移除(例如，发掘)氧化物电介质材料的部分以形成侧向介于数字线与半导体柱的剩余部分之间的气隙。可在RDM结构及第三电介质氮化物材料的暴露表面上或上方形成(例如，非保形地形成)隔离材料同时大体上维持(例如，未填充)气隙。本发明的方法可促成半导体装置结构(例如，DRAM装置结构，例如DRAM单元)、半导体装置(例如，存储器装置，例如DRAM装置)、及依靠高特征密度的电子系统的提高的可靠性及性能。
以下描述提供例如材料类型、材料厚度、及处理条件的特定细节以便提供本发明的实施例的详尽描述。然而，所属领域的一般技术人员将了解，可在未采用这些特定细节的情况下实践本发明的实施例。实际上，可结合产业中采用的常规制造技术来实践本发明的实施例。另外，下文提供的描述未形成用于制造半导体装置的完整工艺流程。下文描述的半导体装置结构未形成完整半导体装置。下文仅详细描述理解本发明的实施例所必需的所述工艺行为及结构。由半导体装置结构形成完整半导体装置的额外行为可由常规制造技术执行。还注意，本申请案附带的任何图式仅出于阐释性目的，且因此未按比例绘制。此外，图之间共同的元件可保留相同元件符号。
如本文中使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者的以预定方式促成所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物、材料分布、定向、及布置。
如本文中使用，单数形式“一”、“一个”及“所述”希望同样包含复数形式，除非上下文另外明确指示。
如本文中使用，“及/或”包含相关联列出品项中的一或多者的任何及全部组合。
如本文中使用，术语“纵向”、“垂直”、“侧向”及“水平”是指其中或其上形成一或多个结构及/或特征的衬底(例如，基底材料、基底结构、基底构造等)的主平面且不一定由地球的重力场界定。“侧向”或“水平”方向是大体上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是大体上垂直于衬底的主平面的方向。由与衬底的其它表面相比具有相对较大面积的衬底的表面界定衬底的主平面。
如本文中使用，特征被引用为“在”额外特征“上方”意味着且包含特征直接在额外特征顶上、邻近(例如，侧向邻近、垂直邻近)额外特征、在额外特征下方、或与额外特征直接接触。其还包含元件间接在额外特征顶上、邻近(例如，侧向邻近、垂直邻近)额外特征、在额外特征下方、或在额外特征附近，其中其它特征定位于其间。相比之下，当元件被称为“在”另一元件“上”时，其间不存在中介特征。
如本文中使用，为便于描述，例如“在…下面”、“在…下方”、“下”、“底部”、“在…上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似者的空间相对术语可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，除图中描绘的定向以外，空间相对术语还希望涵盖材料的不同定向。举例来说，如果图中的材料倒转，那么被描述为“在”其它元件或特征“下方”或“下面”或“下”或“底部上”的元件将接着定向成“在”其它元件或特征“上方”或“顶上”。因此，术语“在…下方”可涵盖上方及下方的定向，此取决于使用术语的背景内容，其对于所属领域的一般技术人员来说将是显而易见的。材料可以其它方式经定向(例如，旋转90度、倒转、翻转等)且本文中使用的空间相对描述符相应地解释。
如本文中使用，关于给定参数、性质或条件的术语“大体上”意味着且包含在一定程度上所属领域的一般技术人员将了解，给定参数、性质或条件在一定程度的变化下得到满足，例如在可接受公差内。举实例，取决于大体上被满足的特定参数、性质或条件，参数、性质或条件可能至少满足90.0％、至少满足95.0％、至少满足99.0％、至少满足99.9％、或甚至满足100.0％。
如本文中使用，关于特定参数的数值的“约”或“近似”包含数值及所属领域的一般技术人员将了解在特定参数的可接受公差内的数值的一定程度的变化。举例来说，关于数值的“约”或“近似”可包含从数值的90.0％到110.0％的范围内，例如从数值的95.0％到105.0％的范围内、从数值的97.5％到102.5％的范围内、从数值的99.0％到101.0％的范围内、从数值的99.5％到100.5％的范围内、或从数值的99.9％到100.1％的范围内的额外数值。
除非上下文另外指示，否则可通过包含(但不限于)旋涂、毯覆式掩模涂覆(blanket coating)、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强ALD、物理气相沉积(“PVD”)(包含溅镀、蒸镀、离子化PVD、及/或等离子体增强CVD)、或外延生长的任何合适工艺形成本文中描述的材料。取决于待形成的特定材料，可由所属领域的一般技术人员选择用于沉积或生长所述材料的技术。另外，除非上下文另外指示，否则可通过包含(但不限于)蚀刻(例如，干式蚀刻、湿式蚀刻、蒸气蚀刻)、离子铣削、研磨平坦化、或其它已知方法的任何合适工艺完成本文中描述的材料的移除。
图1到11是说明形成用于半导体装置(例如，存储器装置，例如DRAM装置)的半导体装置结构(例如，存储器装置结构，例如DRAM结构)的方法的实施例的简化部分横截面视图。运用下文提供的描述，所属领域的一般技术人员将容易明白，本文中描述的方法可用于各种装置中。换句话说，每当期望形成半导体装置时可使用本发明的方法。
参考图1，半导体装置结构100可形成为包含：半导体柱102；数字线104(例如，数据线、位线)，其侧向中介于半导体柱102之间且分离半导体柱102；氮化物罩盖106，其垂直地上覆于数字线104；半导体结构122，其垂直地下伏于数字线104；导电互连结构124，其垂直地下伏于半导体结构122；及低K电介质材料108、氧化物电介质材料110、及氮化物电介质材料112的侧向延伸堆叠，其侧向中介于半导体柱102与数字线104、氮化物罩盖106、及半导体结构122之间且分离半导体柱102与数字线104、氮化物罩盖106、及半导体结构122。另外，如图1中展示，数字线104可形成为包含有源数字线104A及无源数字线104B。有源数字线104A经形成为通过其下方的半导体结构122与其下方的导电互连结构124电连通。无源数字线104B经形成为通过隔离结构120与其下方的导电互连结构124电隔离，隔离结构120经形成为垂直地中介于垂直地下伏于无源数字线104B的半导体结构122与其下方的导电互连结构124之间。
半导体柱102可各自个别地由半导体材料形成且包含所述半导体材料，包含(但不限于)硅材料、硅锗材料、锗材料、砷化镓材料、氮化镓材料、及磷化铟材料中的一或多者。在一些实施例中，半导体柱102由至少一种硅材料形成且包含至少一种硅材料。如本文中使用，术语“硅材料”意味着且包含材料，所述材料包含元素硅或硅的化合物。半导体柱102可(举例来说)各自个别地由单晶硅、多晶硅、或其组合形成且包含单晶硅、多晶硅、或其组合。在一些实施例中，半导体柱102各自包括多晶硅。在随后处理之后，半导体柱102可充当存储器单元(例如，DRAM单元)接触(例如，所属领域中常被称为“单元接触”)结构，如下文进一步详细描述。
包含有源数字线104A及无源数字线104B的数字线104可各自个别地由导电材料形成且包含所述导电材料，包含(但不限于)金属(例如，钨、钛、镍、铂、金)、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗)中的一或多者。举非限制实例，数字线104可个别地包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素铱(Ir)、氧化铱(IrOx)、元素钌(Ru)、氧化钌(RuOx)、及其合金中的一或多者。如图1中展示，半导体柱102中的每一者可包含位于其相对侧的侧翼的两(2)条数字线104。举例来说，每一半导体柱102可包含侧向邻近其第一侧的有源数字线104A中的一者、及侧向邻近其与第一侧相对的第二侧的无源数字线104B中的一者。
氮化物罩盖106可各自个别地由电介质氮化物材料(例如氮化硅(Si3N4))形成且包含所述电介质氮化物材料。在额外实施例中，可代替或结合电介质氮化物材料采用不同电介质材料(例如，氧化物电介质材料、氮氧化物电介质材料、碳氮化物电介质材料、碳氧氮化物电介质材料)。氮化物罩盖106可各自形成为具有所要高度H(例如，Z方向上的垂直尺寸)。氮化物罩盖106的高度H可(举例来说)在从约50纳米(nm)到约100nm(例如从约60nm到约100nm)的范围内。在一些实施例中，氮化物罩盖106中的每一者的高度H是约60nm。氮化物罩盖106垂直地延伸超过半导体柱102的最上边界，使得氮化物罩盖106的上表面116大体上与半导体柱102的上表面114非共面(例如，不均匀)。
继续参考图1，可在数字线104、氮化物罩盖106、及半导体结构122的侧表面(例如，侧壁)上或上方形成低K电介质材料108。低K电介质材料108可由具有比Si3N4更低的电介质常数(K)且具有至少相对于氧化物电介质材料110的蚀刻选择性的至少一个电介质材料形成且包含所述至少一个电介质材料。如下文进一步详细描述，可相对于低K电介质材料108选择性地移除氧化物电介质材料110的部分。举非限制实例，低K电介质材料108可包括碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)、氢化碳氧化硅(SiCxOyHz)、及氧碳氮化硅(SiOxCyNz)中的一或多者。上文包含“x”、“y”及“z”中的一或多者的配方(例如，SiOxCy、SiOxNy、SiCxOyHz、SiOxCyNz)表示材料，其含有针对硅(Si)的每一个原子的一个元素的“x”个原子、另一元素的“y”个原子、及额外元素(如果有)的“z”个原子的平均比率。由于配方表示相对原子比率且非严格化学结构，因此低K电介质材料108可包括一或多个化学计量化合物及/或一或多个非化学计量化合物，且“x”、“y”及“z”(如果有)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”意味着且包含具有无法由明确定义自然数的比率表示且违反定比定律的元素组合物的化学化合物。在一些实施例中，低K电介质材料108包括SiOxCyNz。另外，低K电介质材料108可形成为任何所要厚度(例如，X方向上的侧向尺寸)，例如小于或等于约5nm的厚度，例如在从约1nm到约3nm或约2nm的范围内。低K电介质材料108可促成相对于Si3N4的经改进电气性质(例如，较小电流电阻)，且还可在较小厚度(例如，小于约4nm的厚度，例如在从约1nm到约3nm、或约2nm的范围内)下展示相对于Si3N4的经改进连续性以在随后材料移除(例如，蚀刻)工艺期间优选地保护至少数字线104的导电材料(例如，金属)。在额外实施例中，可代替低K电介质材料108采用不同电介质材料(例如，氮化物电介质材料，例如Si3N4)，只要可相对于不同电介质材料选择性地移除氧化物电介质材料110的部分。
可在低K电介质材料108的表面上或上方形成氧化物电介质材料110。氧化物电介质材料110可由具有相对于低K电介质材料108及氮化物电介质材料112的蚀刻选择性的一或多个氧化物电介质材料形成且包含所述一或多个氧化物电介质材料。如下文进一步详细描述，可相对于低K电介质材料108及氮化物电介质材料112选择性地移除氧化物电介质材料110的部分。举非限制实例，氧化物电介质材料110可包括二氧化硅(SiO2)、氧化铝(Al2O3)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、及氟硅酸盐玻璃中的一或多者。在一些实施例中，氧化物电介质材料110包括SiO2。在额外实施例中，可代替氧化物电介质材料110采用不同电介质材料(例如，氮化物电介质材料、氮氧化物电介质材料、碳氮化物电介质材料、碳氧氮化物电介质材料)，只要不同电介质材料具有相对于低K电介质材料108及氮化物电介质材料112的蚀刻选择性。另外，氧化物电介质材料110可形成为任何所要厚度(例如，X方向上的侧向尺寸)，例如小于或等于约10nm、小于或等于约6nm、或小于或等于约4nm的厚度。
可在氧化物电介质材料110的表面上或上方形成氮化物电介质材料112。氮化物电介质材料112可侧向中介于氧化物电介质材料110与半导体柱102之间。氮化物电介质材料112可由具有相对于氧化物电介质材料110的蚀刻选择性的一或多个氮化物电介质材料形成且包含所述一或多个氮化物电介质材料。如下文进一步详细描述，可相对于氮化物电介质材料112选择性地移除氧化物电介质材料110的部分。氮化物电介质材料112的材料组合物可能大体上与氮化物罩盖106的材料组合物相同或可能不同于氮化物罩盖106的材料组合物。举非限制实例，氮化物电介质材料112可包括Si3N4。在额外实施例中，可代替氮化物电介质材料112采用不同电介质材料(例如，氧化物电介质材料、氮氧化物电介质材料、碳氮化物电介质材料、碳氧氮化物电介质材料)，只要可相对于不同电介质材料选择性地移除氧化物电介质材料110的部分。另外，氮化物电介质材料112可形成为任何所要厚度(例如，X方向上的侧向尺寸)，例如小于或等于约10nm、小于或等于约6nm、或小于或等于约4nm的厚度。
如先前提及，半导体柱102的上表面114相对于氮化物罩盖106的上表面凹入。半导体柱102的上表面114可垂直地偏离氮化物罩盖106的上表面达具有从氮化物罩盖106的高度H的约四分之一(1/4)到约三分之一(1/3)的范围内的量值的第一垂直距离D1(例如，深度)。举非限制实例，如果氮化物罩盖106展现约60nm的高度，那么半导体柱102的上表面114与氮化物罩盖106的上表面之间的第一垂直距离D1可在从约15nm到约20nm的范围内。半导体柱102的上表面114又与数字线104的上表面之间的垂直距离可占氮化物罩盖106的高度H的剩余部分。举非限制实例，如果氮化物罩盖106展现约60nm的高度，那么半导体柱102的上表面114与数字线104的上表面之间的垂直距离可在从约45nm(例如，如果垂直距离D1是约15nm)到约40nm(例如，如果垂直距离D1是约20nm)的范围内。半导体柱102的上表面114可(举例来说)通过选择性地回蚀具有更加垂直紧邻氮化物罩盖106的上表面116的一或多个上表面的初始半导体材料而形成为垂直地偏离氮化物罩盖106的上表面116。如图1中展示，半导体柱102的上表面114可形成侧向中介(例如，沿X方向)于侧向邻近氮化物罩盖106之间的开口118(例如，沟槽、盲孔)的底板。可(举例来说)至少由半导体柱102的上表面114及氮化物电介质材料112及氧化物电介质材料110的暴露侧表面(例如，侧壁)界定开口118。
接着参考图2，可选择性地移除氧化物电介质材料110的上部部分以为氧化物电介质材料110赋予相对于半导体柱102的上表面114及氮化物电介质材料112的上表面凹入的上表面117。氧化物电介质材料110的凹入上表面117可垂直地偏离氮化物罩盖106的上表面达具有等于第一垂直距离D1加上从氮化物罩盖106的高度H的约四分之一(1/4)到约三分之一(1/3)的量值的第二垂直距离D2(例如，深度)。举非限制实例，如果氮化物罩盖106的高度H是约60nm且半导体柱102的上表面114与氮化物罩盖106的上表面116之间的第一垂直距离D1是约20nm，那么氧化物电介质材料110的凹入上表面117与氮化物罩盖106的上表面116之间的第二垂直距离D2可在从约20nm到约40nm的范围内。氧化物电介质材料110的凹入上表面117又与数字线104的上表面之间的垂直距离可占氮化物罩盖106的高度H的剩余部分。举非限制实例，如果氮化物罩盖106的高度H是约60nm且第一垂直距离D1是约20nm，那么氧化物电介质材料110的凹入上表面117与数字线104的上表面之间的垂直距离可在从约15nm(例如，如果第二垂直距离D2是约35nm)到约20nm(例如，如果第二垂直距离D2是约40nm)的范围内。
可通过用经配制以在大体上未移除半导体柱102、氮化物罩盖106、低K电介质材料108、及氮化物电介质材料112的暴露部分的情况下选择性地移除氧化物电介质材料110的暴露部分的至少一个蚀刻剂(例如，湿式蚀刻剂)处理半导体装置结构100而选择性地移除氧化物电介质材料110的上部部分。举非限制实例，蚀刻剂可包括氢氟酸(HF)、缓冲氧化物蚀刻剂(BOE)、及硝酸(HNO3)中的一或多者。在一些实施例中，蚀刻剂包括以从约500:1到约100:1的范围内的比率的水及HF的溶液。半导体装置结构100可使用本文中未详细描述的常规工艺(例如，旋涂工艺、喷涂工艺、浸涂工艺、蒸涂工艺、浸泡工艺、其组合)及常规处理设备暴露于蚀刻剂。
接着，参考图3，可在半导体装置结构100的暴露(例如，未覆盖、裸露)表面(例如，半导体柱102、氮化物罩盖106、低K电介质材料108、氧化物电介质材料110、及氮化物电介质材料112的暴露表面)上或上方形成额外(例如，第二)氮化物电介质材料128。如图3中展示，额外氮化物电介质材料128可至少部分(例如，大体上)符合由在其上形成额外氮化物电介质材料128的表面(例如，上表面、侧表面)界定的形貌。额外氮化物电介质材料128可由具有相对于氧化物电介质材料110的蚀刻选择性的一或多个氮化物电介质材料形成且包含所述一或多个氮化物电介质材料。额外氮化物电介质材料128的材料组合物可能大体上与氮化物罩盖106及/或氮化物电介质材料112的材料组合物相同或可能与其不同。举非限制实例，额外氮化物电介质材料128可包括Si3N4。在额外实施例中，可代替额外氮化物电介质材料128采用不同电介质材料(例如，氧化物电介质材料、氮氧化物电介质材料、碳氮化物电介质材料、碳氧氮化物电介质材料)，只要不同电介质材料具有相对于氧化物电介质材料110的蚀刻选择性。另外，额外氮化物电介质材料128可经形成为任何所要厚度，例如从半导体柱102中的每一者的直径(例如，宽度)的约25％到约40％的范围内的厚度。举例来说，如果半导体柱102各自具有约10nm的宽度，那么额外氮化物电介质材料128可具有从约2.5nm到约4nm的范围内的厚度。
可使用本文中未详细描述的常规工艺(例如，常规保形沉积工艺)来形成(例如，保形地形成)额外氮化物电介质材料128。举非限制实例，可通过常规ALD工艺形成额外氮化物电介质材料128。
接着，参考图4，可移除(所属领域中常被称为“穿通”)上覆于半导体柱102的额外氮化物电介质材料128(图3)的部分，连同半导体柱102的上部部分，以形成氮化物电介质结构130且修改半导体柱102(例如，减小其高度)以展现凹入上表面132。半导体柱102的凹入上表面132可垂直地偏离氮化物罩盖106的上表面达大于第二垂直距离D2(图3)的第三垂直距离D3(例如，深度)。相应地，移除工艺可增大开口118的深度。半导体柱102的凹入上表面132可垂直地定位于数字线104的垂直边界(例如，上表面、下表面)处或其之间。如图4中展示，在一些实施例中，半导体柱102的凹入上表面132定位成垂直紧邻数字线104的上表面(例如，大体上与其共面)。在额外实施例中，半导体柱102的凹入上表面132相对于数字线104的上表面垂直地凹入且相对于数字线104的下表面垂直地升高。
可使用本文中未详细描述的常规工艺(例如，常规材料移除工艺)选择性地移除额外氮化物电介质材料128(图3)及半导体柱102的部分。举非限制实例，额外氮化物电介质材料128(图3)及半导体柱102可能经受非等向性蚀刻(例如，非等向性干式蚀刻，例如反应性离子蚀刻(RIE)、深RIE、等离子体蚀刻、反应性离子束蚀刻、及化学辅助离子束蚀刻中的一或多者)以选择性地移除其部分且形成氮化物电介质结构130及半导体柱102的凹入上表面132。
接着，参考图5，可在半导体柱102上或上方形成硅化物材料133，且可在硅化物材料133上或上方形成重布材料(RDM)结构134(也被称为“重布层(RDL)结构”)。硅化物材料133可经配置且经配制以将半导体柱102的半导体材料耦合(例如，物理耦合、电耦合)到RDM结构134。举非限制实例，硅化物材料133可包括硅化钴(CoSi)、硅化钨(WSi)、硅化钽(TaSi)、硅化钼(MoSi)、硅化镍(NiSi)及硅化钛(TiSi)中的一或多者。
RDM结构134可经配置以有效地移位(例如，交错、调整、修改)半导体柱102的侧向位置(例如，沿X方向)以适应在半导体柱102垂直上方且与半导体柱102电连通的存储节点(例如，电容器)结构的所要布置(例如，六边形紧密堆积布置)。RDM结构134可各自个别地由导电材料形成且包含所述导电材料，包含(但不限于)金属(例如，钨、钛、镍、铂、金)、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗)中的一或多者。举非限制实例，RDM结构134可个别地包括TiN、TaN、WN、TiAlN、Ti、Pt、Rh、Ir、IrOx、Ru、RuOx、及其合金中的一或多者。
如图5中展示，RDM结构134可部分填充垂直地上覆于半导体柱102的开口118(图4)。RDM结构134的下部部分可定位在开口118(图4)内，且定位在上覆于半导体柱102的上表面的硅化物材料133上或上方。RDM结构134的上部部分可定位在开口118(图4)外部，且定位在至少氮化物罩盖106、低K电介质材料108、及氮化物电介质结构130的上表面上或上方。另外，对于各开口118(图4)，与其相关联的RDM结构134可大体上覆盖与开口118(图4)起安置的侧向邻近氮化物电介质结构130中的一者的侧表面(例如，侧壁)而大体上未覆盖与开口118(图4)起安置的侧向邻近氮化物电介质结构130中的另一者的侧表面(例如，侧壁)。因此，RDM结构134可部分界定孔隙136且通过孔隙136侧向分离，孔隙136具有侧向偏离(例如，沿X方向)RDM结构134部分定位于其内的开口118(图4)的中心线的中心线。每一孔隙136可(举例来说)个别地展现下部部分垂直边界(例如，底板)及由RDM结构134中的一者(例如，第一者)界定的第一侧向边界、及由氮化物电介质结构130中的一者及垂直地上覆于氮化物电介质结构130中的一者的RDM结构134中的另一者(例如，第二者)界定的第二侧向边界。
可使用本文中未详细描述的常规工艺(例如，常规材料沉积工艺、常规光刻图案化工艺、常规材料移除工艺)及常规处理设备来形成硅化物材料133及RDM结构134。
接着，参考图6，半导体装置结构100可能经受至少一个材料移除工艺以选择性地移除可通过孔隙136接近的至少氮化物电介质结构130、氧化物电介质材料110、及氮化物电介质材料112的部分。如图6中展示，材料移除工艺可移除未由RDM结构134保护(例如，未由其覆盖)的氮化物电介质结构130、氧化物电介质材料110、及氮化物电介质材料112的部分。材料移除工艺可(举例来说)回蚀经暴露或变得暴露在孔隙136内的氮化物电介质结构130、氧化物电介质材料110、及氮化物电介质材料112的侧表面。相应地，对于每一孔隙136，材料移除工艺可侧向扩展孔隙136的侧(例如，由氮化物电介质结构130中的一者界定的侧)以形成侧向延伸于RDM结构134中的一者的上部部分下方的底切区142，而未大体上侧向扩展孔隙136的另一侧(例如，由RDM结构134中的另一者界定的侧)。材料移除工艺可使氧化物电介质材料110的表面146暴露在孔隙136内。
可通过用对RDM结构134上方的氮化物电介质结构130、氧化物电介质材料110、及氮化物电介质材料112具选择性的至少一个蚀刻剂(例如，湿式蚀刻剂)处理半导体装置结构100而选择性地移除可通过孔隙136接近的氮化物电介质结构130、氧化物电介质材料110、及氮化物电介质材料112的部分。举非限制实例，蚀刻剂可包括一或多个基于HF的蚀刻剂。在一些实施例中，蚀刻剂包括包含以从约500:1到约100:1的范围内的比率的水及HF的溶液。半导体装置结构100可使用本文中未详细描述的常规工艺(例如，旋涂工艺、喷涂工艺、浸涂工艺、蒸涂工艺、浸泡工艺、其组合)及常规处理设备暴露于蚀刻剂。
接着，参考图7，可在半导体装置结构100的暴露(例如，未覆盖、裸露)表面(例如，RDM结构134、氮化物电介质结构130、低K电介质材料108、氧化物电介质材料110、及氮化物电介质材料112的暴露表面)上或上方形成另一(例如，第三)氮化物电介质材料144。如图7中展示，另一氮化物电介质材料144可至少部分(例如，大体上)符合由在其上形成另一氮化物电介质材料144的表面(例如，上表面、侧表面)界定的形貌。另一氮化物电介质材料144可由具有相对于氧化物电介质材料110的蚀刻选择性的一或多个氮化物电介质材料形成且包含所述一或多个氮化物电介质材料。另一氮化物电介质材料144的材料组合物可能大体上与氮化物罩盖106、氮化物电介质材料112、及/或氮化物电介质结构130的材料组合物相同或可能与其不同。举非限制实例，另一氮化物电介质材料144可包括Si3N4。在额外实施例中，可代替另一氮化物电介质材料144采用不同电介质材料(例如，氧化物电介质材料、氮氧化物电介质材料、碳氮化物电介质材料、碳氧氮化物电介质材料)，只要不同电介质材料具有相对于氧化物电介质材料110的蚀刻选择性。另外，另一氮化物电介质材料144可形成为任何所要厚度，例如小于或等于约10nm、小于或等于约8nm、或从约4nm到约8nm的范围内的厚度。在一些实施例中，另一氮化物电介质材料144经形成为约8nm的厚度。
可使用本文中未详细描述的常规工艺(例如，常规保形沉积工艺)来形成(例如，保形地形成)另一氮化物电介质材料144。举非限制实例，可通过常规ALD工艺形成另一氮化物电介质材料144。
接着，参考图8，可移除(例如，“穿通”)上覆于孔隙136内的氧化物电介质材料110的另一氮化物电介质材料144的部分以再次暴露(例如，展露)孔隙136内的氧化物电介质材料110的表面146。可维持孔隙136内的另一氮化物电介质材料144的其它部分(例如，上覆于RDM结构134的部分)。另一氮化物电介质材料144的剩余部分可用于在随后处理(例如，随后蚀刻工艺)期间保护其下方的特征，如下文进一步详细描述。
可使用本文中未详细描述的常规工艺选择性地移除上覆于孔隙136内的氧化物电介质材料110的另一氮化物电介质材料144的部分。举非限制实例，另一氮化物电介质材料144可能经受非等向性蚀刻(例如，非等向性干式蚀刻，例如RIE、深RIE、等离子体蚀刻、反应性离子束蚀刻、及化学辅助离子束蚀刻中的一或多者)以选择性地移除其上覆于孔隙136内的氧化物电介质材料110的部分。
接着，参考图9，可选择性地移除(例如，发掘)可通过孔隙136接近的氧化物电介质材料110的部分以形成侧向邻近数字线104的气隙148。气隙148可从数字线104的上表面垂直上方(但在RDM结构134、氮化物罩盖106、及氮化物电介质结构130的上表面下方)的位置垂直地延伸到数字线104的下表面垂直下方的位置。如图9中展示，在一些实施例中，气隙148垂直地终止于紧邻数字线104的下表面的位置处。因而，可维持定位于数字线104的下表面垂直下方的氧化物电介质材料110的至少一些部分。在额外实施例中，可移除额外数量(例如，全部；更多，但少于全部)的氧化物电介质材料110，使得气隙148垂直地终止于更远离数字线104的下表面的位置处。
可通过用经配制以选择性地移除氧化物电介质材料110的暴露部分而大体上未移除另一氮化物电介质材料144、RDM结构134、氮化物电介质结构130、氮化物罩盖106、低K电介质材料108、及氮化物电介质材料112的暴露部分的至少一个蚀刻剂(例如，湿式蚀刻剂)处理半导体装置结构100而选择性地移除可通过孔隙136接近的氧化物电介质材料110的部分。举非限制实例，蚀刻剂可包括HF、BOE、及HNO3中的一或多者。在一些实施例中，蚀刻剂包括包含以从约500:1到约100:1的范围内的比率的水及HF的溶液。可使用本文中未详细描述的常规工艺(例如，旋涂工艺、喷涂工艺、浸涂工艺、蒸涂工艺、浸泡工艺、其组合)及常规处理设备使半导体装置结构100暴露于蚀刻剂。
接着，参考图10，可在半导体装置结构100的暴露表面上方非保形地形成隔离材料150。如图10中展示，隔离材料150可大体上填充孔隙136(图9)的剩余部分而大体上未填充气隙148。相应地，气隙148可在形成隔离材料150之后保持侧向邻近数字线104。隔离材料150可包括至少一个电介质材料，例如电介质氧化物材料(例如，二氧化硅；磷硅酸盐玻璃；硼硅酸盐玻璃；硼磷硅酸盐玻璃；氟硅酸盐玻璃；氧化铝；高k氧化物，例如HfOx；其组合)、电介质氮化物材料(例如，SiN)、电介质氮氧化物材料(例如，SiON)、电介质碳氮化物材料(例如，SiCN)、及电介质碳氧氮化物材料(例如，SiOCN)、及非晶碳中的一或多者。隔离材料150的材料组合物可能大体上与氮化物罩盖106、低K电介质材料108、氧化物电介质材料110、氮化物电介质材料112、氮化物电介质结构130、及另一氮化物电介质材料144中的一或多者的材料组合物相同或可能与其不同。
可使用本文中未详细描述的常规工艺(例如，常规沉积工艺)及常规处理设备来形成隔离材料150。举例来说，可使用一或多个常规非保形沉积工艺(例如，非保形PVD工艺)在半导体装置结构100的暴露表面的部分上或上方形成隔离材料150。
在形成隔离材料150之后，半导体装置结构100可能根据需要经受额外处理。举例来说，参考图11，存储节点结构152(例如，电容器结构)可形成为在RDM结构134垂直上方且与RDM结构134电连通。此额外处理可采用常规工艺及常规处理设备，且因此在本文中未详细描述。
因此，根据本发明的实施例，一种形成半导体装置的方法包括形成半导体装置结构，所述半导体装置结构包括：半导体柱；数字线，其介于所述半导体柱之间；氮化物罩盖，其上覆于所述数字线且具有偏离所述半导体柱的上表面的上表面；及电介质堆叠，其延伸在所述半导体柱与所述数字线之间且各自包括低K电介质材料、氧化物材料、及氮化物材料。在氮化物罩盖及氧化物材料的表面上方形成氮化物结构。在半导体柱、氮化物结构、及氮化物罩盖的暴露表面上方形成重布材料结构。选择性地移除未被重布材料结构覆盖的氮化物结构的部分以部分展露氧化物材料。在重布材料结构、氮化物结构、及氧化物材料的暴露表面上方形成另一氮化物材料。选择性地移除上覆于氧化物材料的另一氮化物材料的部分。选择性地移除氧化物材料的部分以在数字线与半导体柱的剩余部分之间形成气隙。在重布材料结构及另一氮化物材料的暴露表面上方形成隔离材料同时大体上维持气隙。
此外，根据本发明的实施例的半导体装置包括：半导体柱；数字线，其侧向介于所述半导体柱之间；氮化物罩盖，其垂直地上覆于所述数字线；氮化物结构，其上覆于所述氮化物罩盖的表面；重布材料结构，其包括上覆于所述氮化物罩盖及所述氮化物结构的上表面的上部部分、及上覆于所述半导体柱的上表面的下部部分；低K电介质材料，其侧向介于所述数字线与所述半导体柱之间；气隙，其侧向介于所述低K电介质材料与所述半导体柱之间，且具有所述氮化物罩盖的所述上表面下方的上边界；及氮化物电介质材料，其侧向介于所述气隙与所述半导体柱之间。
图12说明根据本发明的实施例的存储器装置200的功能框图。存储器装置200可包含(举例来说)本文中先前描述的半导体装置结构100的实施例。如图12中展示，存储器装置200可包含存储器单元202、数字线204(例如，位线)、字线206(例如，存取线)、行解码器208、列解码器210、存储器控制器212、感测装置214、及输入/输出装置216。
存储器装置200的存储器单元202可编程为至少两个不同逻辑状态(例如，逻辑0及逻辑1)。每一存储器单元202可个别地包含电容器及晶体管(例如，传递晶体管)。电容器存储表示存储器单元202的可编程逻辑状态(例如，经充电电容器可表示第一逻辑状态，例如逻辑1；且未充电电容器可表示第二逻辑状态，例如逻辑0)的电荷。晶体管在将最小阈值电压施加(例如，通过字线206中的一者)到其半导体沟道时授予对电容器进行存取以对电容器进行操作(例如，读取、写入、重写)。
数字线204通过存储器单元202的晶体管连接到存储器单元202的电容器。字线206垂直于数字线204延伸，且连接到存储器单元202的晶体管的栅极。可通过激活适当数字线204及字线206而对存储器单元202执行操作。激活数字线204或字线206可包含将电压电势施加到数字线204或字线206。存储器单元202的每一列可个别地连接到数字线204中的一者，且存储器单元202的每一行可个别地连接到字线206中的一者。个别存储器单元202可经寻址且通过数字线204及字线206的交点(例如，交叉点)进行存取。
存储器控制器212可通过包含行解码器208、列解码器210、及感测装置214的各个组件来控制存储器单元202的操作。存储器控制器212可产生经引导到行解码器208以激活(例如，将电压电势施加到)预定字线206的行地址信号，且可产生经引导到列解码器210以激活(例如，将电压电势施加到)预定数字线204的列地址信号。存储器控制器212还可产生且控制在存储器装置200的操作期间所采用的各种电压电势。一般来说，所施加电压的振幅、形状及/或持续时间可经调整(例如，改变)，且可针对存储器装置200的各种操作而不同。
在存储器装置200的使用及操作期间，在存取之后，可通过感测装置214读取(例如，感测)存储器单元202。感测装置214可比较适当数字线204的信号(例如，电压)与参考信号以便确定存储器单元202的逻辑状态。如果(举例来说)数字线204具有比参考电压更高的电压，那么感测装置214可确定存储器单元202的所存储逻辑状态是逻辑1，且反之亦然。感测装置214可包含用以检测及放大信号的差异(所属领域中常被称为“锁存”)的晶体管及放大器。存储器单元202的所检测逻辑状态可通过列解码器210输出到输入/输出装置216。另外，可通过类似地激活存储器装置200的适当字线206及适当数字线204而设置(例如，写入)存储器单元202。通过在激活字线206时控制数字线204，可设置存储器单元202(例如，可将逻辑值存储于存储器单元202中)。列解码器210可接受来自输入/输出装置216的数据以写入到存储器单元202。此外，存储器单元202还可通过读取存储器单元202而刷新(例如，再充电)。读取操作会将存储器单元202的内容放置于适当数字线204上，接着通过感测装置214将所述适当数字线204上拉到完全电平(例如，完全充电或放电)。当与存储器单元202相关联的字线206被撤销激活时，与字线206相关联的行中的全部存储器单元202复原到完全充电或放电。
因此，根据本发明的实施例的存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元、单元接触结构、氮化物结构、重布结构、低K电介质材料、气隙、及氮化物电介质材料。行解码器可操作地耦合到存储器控制器。列解码器可操作地耦合到存储器控制器。字线可操作地耦合到行解码器。数字线延伸到列解码器且可操作地耦合到所述行解码器。存储器单元经定位于字线及数字线的交点处，且包括电容器及电连接到所述电容器的晶体管。单元接触结构侧向介于数字线之间。重布结构可操作地耦合到单元接触结构及存储器单元的电容器且在其之间延伸。重布结构包括上覆于氮化物结构的上表面的上部部分、及上覆于单元接触结构的上表面的下部部分。低K电介质材料侧向介于数字线与单元接触结构之间。气隙侧向介于低K电介质材料与单元接触结构之间，且具有氮化物结构的上表面下方的上边界。氮化物电介质材料侧向介于气隙与单元接触结构之间。
根据本发明的实施例的半导体装置结构(例如，半导体装置结构100)及半导体装置(例如，存储器装置200)可用于本发明的电子系统的实施例中。举例来说，图13是根据本发明的实施例的阐释性电子系统300的框图。电子系统300可包括(举例来说)计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或蜂窝式启用平板计算机(例如(举例来说)
Figure BDA0002922779320000161
或
Figure BDA0002922779320000162
平板计算机)、电子书、导航装置等。电子系统300包含至少一个存储器装置302。存储器装置302可包括(举例来说)本文中先前描述的半导体装置结构(例如，半导体装置结构100)及半导体装置(例如，存储器装置200)中的一或多者的实施例。电子系统300可进一步包含至少一个电子信号处理器装置304(通常被称为“微处理器”)。电子信号处理器装置304可任选地包含本文中先前描述的半导体装置结构(例如，半导体装置结构100)及半导体装置(例如，存储器装置200)的实施例。电子系统300可进一步包含用于由用户将信息输入到电子系统300中的一或多个输入装置306，例如(举例来说)鼠标或其它指针设备、键盘、触摸垫、按钮、或控制面板。电子系统300可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置308，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置306及输出装置308可包括单个触摸屏幕装置，所述单个触摸屏幕装置可用于将信息输入到电子系统300且将视觉信息输出给用户。输入装置306及输出装置308可与存储器装置302及电子信号处理器装置304中的一或多者电连通。
因此，根据本发明的实施例的电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置及所述输出装置的处理器装置、及可操作地耦合到所述处理器装置的存储器装置。存储器装置包括半导体装置结构，所述半导体装置结构包括：侧向交替半导体柱及数字线；低K电介质材料，其中介于所述数字线与所述半导体柱之间；气隙，其中介于所述低K电介质材料与所述半导体柱之间；氮化物电介质材料，其中介于所述气隙与所述半导体柱之间；氮化物电介质结构，其垂直地上覆于所述数字线且具有所述气隙的最上边界垂直上方的最上边界；及导电重布结构，其将所述半导体柱电连接到电容器。导电重布结构的上部部分垂直地上覆于氮化物电介质结构的最上边界，且导电重布结构的下部部分垂直地上覆于半导体柱的最上边界。
相较于常规半导体装置(例如，常规存储器装置，例如常规DRAM装置)及常规系统(例如，常规电子系统)，本发明的方法可促成形成具有提高性能、提高效率、提高可靠性、及提高耐久性中的一或多者的半导体装置(例如，存储器装置，例如DRAM装置)及系统(例如，电子系统)。举例来说，本发明的方法可促成形成侧向邻近数字线的气隙以实现非所要电容耦合的减少，同时还保护导电特征(例如，RDM结构)使的在形成气隙期间不被非所要地蚀刻以便维持导电特征及气隙两者的完整性。保护导电特征使的在形成气隙期间不被蚀刻(例如，通过本发明的氮化物结构及材料)可(举例来说)大体上防止其导电材料沉积于气隙内，这可能以其它方式增加电短路的风险。本发明的氮化物结构(例如，氮化物结构130)还可为本发明的RDM结构(例如，RDM结构134)提供增强支撑，从而减轻或防止本发明的半导体装置中的非所要结构变形(例如，弯曲)。
下面描述本发明的非限制性实例实施例。
实施例1：一种形成半导体装置的方法，其包括：形成半导体装置结构，其包括半导体柱、介于所述半导体柱之间的数字线、上覆于所述数字线且具有偏离所述半导体柱的上表面的上表面的氮化物罩盖、及延伸在所述半导体柱与所述数字线之间且各自包括低K电介质材料、氧化物材料、及氮化物材料的电介质堆叠；在所述氮化物罩盖及所述氧化物材料的表面上方形成氮化物结构；在所述半导体柱、所述氮化物结构、及所述氮化物罩盖的暴露表面上方形成重布材料结构；选择性地移除未被所述重布材料结构覆盖的所述氮化物结构的部分以部分展露所述氧化物材料；在所述重布材料结构、所述氮化物结构、及所述氧化物材料的暴露表面上方形成另一氮化物材料；选择性地移除上覆于所述氧化物材料的所述另一氮化物材料的部分；选择性地移除所述氧化物材料的部分以在所述数字线与所述半导体柱的剩余部分之间形成气隙；及在所述重布材料结构及所述另一氮化物材料的暴露表面上方形成隔离材料同时大体上维持所述气隙。
实施例2：根据实施例1所述的方法，其中形成半导体装置结构包括使所述半导体柱的所述上表面形成为相对于所述氮化物罩盖的所述上表面垂直地凹入达从所述氮化物罩盖的高度的约四分之一到约三分之一的范围内的距离。
实施例3：根据实施例1所述的方法，其进一步包括选择所述低K电介质材料以包括SiOxCy、SiOxNy、SiCxOyHz及SiOxCyNz中的一或多者。
实施例4：根据实施例1到3中任一实施例所述的方法，其中在所述氮化物罩盖及所述氧化物材料的表面上方形成氮化物结构包括：使所述氧化物材料相对于所述半导体柱的所述上表面凹入；在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的暴露表面上方形成额外氮化物材料；及移除所述额外氮化物材料及所述半导体柱的部分以形成所述氮化物结构且进一步使所述半导体柱凹入。
实施例5：根据实施例4所述的方法，其中使所述氧化物材料相对于所述半导体柱的所述上表面凹入包括：选择性地移除所述氧化物材料的上部部分，以使所述氧化物材料的上表面从所述半导体柱的所述上表面垂直地凹入达从所述氮化物罩盖的高度的约四分之到约三分之的范围内的距离。
实施例6：根据实施例4所述的方法，其中在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的暴露表面上方形成额外氮化物材料包括：在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的所述暴露表面上方保形地形成所述额外氮化物材料。
实施例7：根据实施例4所述的方法，其中移除所述额外氮化物材料及所述半导体柱的部分包括：选择性地非等向性地蚀刻上覆于所述半导体柱的所述额外氮化物材料的部分及其下方的所述半导体柱的上部部分。
实施例8：根据实施例1到7中任一实施例所述的方法，其中在所述半导体柱、所述氮化物结构、及所述氮化物罩盖的暴露表面上方形成重布材料结构包括：形成所述重布材料结构以展现上覆于所述半导体柱的上边界的下部部分及侧向偏离所述下部部分且上覆于所述氮化物结构及所述氮化物罩盖的上边界的上部部分。
实施例9：根据实施例8所述的方法，其中选择性地移除未被所述重布材料覆盖的所述氮化物结构的部分包括：形成在所述重布材料结构的所述上部部分下面侧向延伸的底切区。
实施例10：根据实施例1到9中任一实施例所述的方法，其中在所述重布材料结构、所述氮化物结构、及所述氧化物材料的暴露表面上方形成另一氮化物材料包括：将所述另一氮化物材料保形地沉积于所述重布材料结构、所述氮化物结构、及所述氧化物材料的所述暴露表面上方。
实施例11：根据实施例1到10中任一实施例所述的方法，其中选择性地移除上覆于所述氧化物材料的所述另一氮化物材料的部分包括：选择性地非等向性地干式蚀刻所述另一氮化物材料的所述部分。
实施例12：根据实施例1到11中任一实施例所述的方法，其中选择性地移除所述氧化物材料的部分以在所述数字线与所述半导体柱的剩余部分之间形成气隙包括：使所述气隙形成为从所述氮化物罩盖的所述上表面下方的上边界垂直地延伸到所述数字线的下表面下方的下边界。
实施例13：根据实施例1到12中任一实施例所述的方法，其中在所述重布材料结构及所述另一氮化物材料的暴露表面上方形成隔离材料同时大体上维持所述气隙包括：非保形地沉积所述隔离材料。
实施例14：根据实施例1到13中任一实施例所述的方法，其进一步包括形成在所述重布材料结构的最上表面上方且与所述最上表面电接触的电容器。
实施例15：一种装置，其包括：半导体柱；数字线，其侧向介于所述半导体柱之间；氮化物罩盖，其垂直地上覆于所述数字线；氮化物结构，其上覆于所述氮化物罩盖的表面；重布材料结构，其包括上覆于所述氮化物罩盖及所述氮化物结构的上表面的上部部分、及上覆于所述半导体柱的上表面的下部部分；低K电介质材料，其侧向介于所述数字线与所述半导体柱之间；气隙，其侧向介于所述低K电介质材料与所述半导体柱之间，且具有所述氮化物罩盖的所述上表面下方的上边界；及氮化物电介质材料，其侧向介于所述气隙与所述半导体柱之间。
实施例16：根据实施例15所述的装置，其中所述低K电介质材料具有比Si3N4更低的电介质常数及从约1nm到约3nm的范围内的厚度。
实施例17：根据实施例15及16所述的装置，其中所述气隙从所述数字线的下表面垂直下方的位置垂直地延伸到所述数字线的上表面垂直上方的其它位置。
实施例18：根据实施例15到17中任一实施例所述的装置，其进一步包括在所述气隙垂直下方且与所述气隙接触的氧化物电介质材料。
实施例19：根据实施例15到18中任一实施例所述的装置，其中所述重布材料结构包括与所述半导体柱电连通的导电材料。
实施例20：根据实施例15到19中任一实施例所述的装置，其进一步包括垂直地上覆于所述重布材料结构的所述上部部分且与所述上部部分电连通的电容器。
实施例21：根据实施例15到20中任一实施例所述的装置，其中所述氮化物罩盖及所述氮化物结构包括彼此不同的电介质氮化物材料。
实施例22：一种存储器装置，其包括：存储器控制器；行解码器，其可操作地耦合到所述存储器控制器；列解码器，其可操作地耦合到所述存储器控制器；字线，其可操作地耦合到所述行解码器；数字线，其可操作地耦合到所述列解码器；存储器单元，其定位于所述字线及所述数字线的交点处，所述存储器单元包括电容器及电连接到所述电容器的晶体管；单元接触结构，其侧向介于所述数字线之间；氮化物结构，其垂直地上覆于所述数字线；重布结构，其可操作地耦合到所述单元接触结构及所述存储器单元的所述电容器且在其之间延伸，所述重布结构包括：上部部分，其上覆于所述氮化物结构的上表面；及下部部分，其上覆于所述单元接触结构的上表面；低K电介质材料，其侧向介于所述数字线与所述单元接触结构之间；气隙，其侧向介于所述低K电介质材料与所述单元接触结构之间，且具有所述氮化物结构的所述上表面下方的上边界；及氮化物电介质材料，其侧向介于所述气隙与所述单元接触结构之间。
实施例23：根据实施例22所述的装置，其中所述气隙从所述数字线的最上边界上方的位置垂直地延伸到所述数字线的最下边界下方的额外位置。
实施例24：根据实施例22及23所述的装置，其中所述低K电介质材料包括具有比Si3N4更低的电介质常数的含碳电介质材料。
实施例25：根据实施例22到24中任一实施例所述的装置，其中所述单元接触结构包括与所述数字线侧向交替的半导体柱。
实施例26：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入设备及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括半导体装置结构，所述半导体装置结构包括：侧向交替的半导体柱及数字线；低K电介质材料，其中介于所述数字线与所述半导体柱之间；气隙，其中介于所述低K电介质材料与所述半导体柱之间；氮化物电介质材料，其中介于所述气隙与所述半导体柱之间；氮化物电介质结构，其垂直地上覆于所述数字线且具有所述气隙的最上边界垂直上方的最上边界；及导电重布结构，其将所述半导体柱电连接到电容器，所述导电重布结构的上部部分垂直地上覆于所述氮化物电介质结构的所述最上边界，且所述导电重布结构的下部部分垂直地上覆于所述半导体柱的最上边界。
虽然本发明易于以多种修改及替代形式呈现，但特定实施例已举实例在图式中展示且已在本文中详细描述。然而，本发明不希望限于所揭示的特定形式。而是，本发明将涵盖落在如通过以下所附权利要求书及其合法等效物定义的本发明的范围内的全部修改、等效物、及替代。

Claims (20)

1.一种形成装置的方法，其包括：
形成装置结构，其包括半导体柱、介于所述半导体柱之间的数字线、上覆于所述数字线且具有偏离所述半导体柱的上表面的上表面的氮化物罩盖、及延伸在所述半导体柱与所述数字线之间且各包括低K电介质材料、氧化物材料、及氮化物材料的电介质堆叠；
在所述氮化物罩盖及所述氧化物材料的表面上方形成氮化物结构；
在所述半导体柱、所述氮化物结构、及所述氮化物罩盖的暴露表面上方形成重布材料结构；
选择性地移除未被所述重布材料结构覆盖的所述氮化物结构的部分以部分展露所述氧化物材料；
在所述重布材料结构、所述氮化物结构、及所述氧化物材料的暴露表面上方形成另一氮化物材料；
选择性地移除上覆于所述氧化物材料的所述另一氮化物材料的部分；
选择性地移除所述氧化物材料的部分以在所述数字线与所述半导体柱的剩余部分之间形成气隙；及
在所述重布材料结构及所述另一氮化物材料的暴露表面上方形成隔离材料同时大体上维持所述气隙。
2.根据权利要求1所述的方法，其中形成装置结构包括使所述半导体柱的所述上表面形成为相对于所述氮化物罩盖的所述上表面垂直地凹入达从所述氮化物罩盖的高度的约四分之一到约三分之一的范围内的距离。
3.根据权利要求1所述的方法，其进一步包括选择所述低K电介质材料以包括SiOxCy、SiOxNy、SiCxOyHz及SiOxCyNz中的一或多者。
4.根据权利要求1所述的方法，其中在所述氮化物罩盖及所述氧化物材料的表面上方形成氮化物结构包括：
使所述氧化物材料相对于所述半导体柱的所述上表面凹入；
在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的暴露表面上方形成额外氮化物材料；及
移除所述额外氮化物材料及所述半导体柱的部分以形成所述氮化物结构且进一步使所述半导体柱凹入。
5.根据权利要求4所述的方法，其中使所述氧化物材料相对于所述半导体柱的所述上表面凹入包括：选择性地移除所述氧化物材料的上部部分，以使所述氧化物材料的上表面从所述半导体柱的所述上表面垂直地凹入达从所述氮化物罩盖的高度的约四分之到约三分之的范围内的距离。
6.根据权利要求4所述的方法，其中在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的暴露表面上方形成额外氮化物材料包括：在所述半导体柱、所述氮化物罩盖、所述低K电介质材料、所述氧化物材料、及所述氮化物材料的所述暴露表面上方保形地形成所述额外氮化物材料。
7.根据权利要求4所述的方法，其中移除所述额外氮化物材料及所述半导体柱的部分包括：选择性地非等向性地蚀刻上覆于所述半导体柱的所述额外氮化物材料的部分及其下方的所述半导体柱的上部部分。
8.根据权利要求1到7中任一权利要求所述的方法，其中在所述半导体柱、所述氮化物结构、及所述氮化物罩盖的暴露表面上方形成重布材料结构包括：形成所述重布材料结构以展现上覆于所述半导体柱的上边界的下部部分及侧向偏离所述下部部分且上覆于所述氮化物结构及所述氮化物罩盖的上边界的上部部分。
9.根据权利要求8所述的方法，其中选择性地移除未被所述重布材料覆盖的所述氮化物结构的部分包括：形成在所述重布材料结构的所述上部部分下面侧向延伸的底切区。
10.根据权利要求1到7中任一权利要求所述的方法，其中在所述重布材料结构、所述氮化物结构、及所述氧化物材料的暴露表面上方形成另一氮化物材料包括：将所述另一氮化物材料保形地沉积于所述重布材料结构、所述氮化物结构、及所述氧化物材料的所述暴露表面上方。
11.根据权利要求1到7中任一权利要求所述的方法，其中选择性地移除所述氧化物材料的部分以在所述数字线与所述半导体柱的剩余部分之间形成气隙包括：使所述气隙形成为从所述氮化物罩盖的所述上表面下方的上边界垂直地延伸到所述数字线的下表面下方的下边界。
12.根据权利要求1到7中任一权利要求所述的方法，其进一步包括形成在所述重布材料结构的最上表面上方且与所述最上表面电接触的电容器。
13.一种装置，其包括：
半导体柱；
数字线，其侧向介于所述半导体柱之间；
氮化物罩盖，其垂直地上覆于所述数字线；
氮化物结构，其上覆于所述氮化物罩盖的表面；
重布材料结构，其包括上覆于所述氮化物罩盖及所述氮化物结构的上表面的上部部分、及上覆于所述半导体柱的上表面的下部部分；
低K电介质材料，其侧向介于所述数字线与所述半导体柱之间；
气隙，其侧向介于所述低K电介质材料与所述半导体柱之间，且具有所述氮化物罩盖的所述上表面下方的上边界；及
氮化物电介质材料，其侧向介于所述气隙与所述半导体柱之间。
14.根据权利要求13所述的装置，其中所述低K电介质材料具有比Si3N4更低的电介质常数及从约1nm到约3nm的范围内的厚度。
15.根据权利要求13所述的装置，其中所述气隙从所述数字线的下表面垂直下方的位置垂直地延伸到所述数字线的上表面垂直上方的其它位置。
16.根据权利要求13到15中任一权利要求所述的装置，其进一步包括在所述气隙垂直下方且与所述气隙接触的氧化物电介质材料。
17.根据权利要求13到15中任一权利要求所述的装置，其中所述重布材料结构包括与所述半导体柱电连通的导电材料。
18.根据权利要求17所述的装置，其进一步包括垂直地上覆于所述重布材料结构的所述上部部分且与所述上部部分电连通的电容器。
19.根据权利要求13到15中任一权利要求所述的装置，其进一步包括：
存储器控制器；
行解码器，其可操作地耦合到所述存储器控制器；
列解码器，其可操作地耦合到所述存储器控制器及所述数字线；
字线，其可操作地耦合到所述行解码器；及
存储器单元，其定位于所述字线及所述数字线的交点处，所述存储器单元包括：
电容器，其可操作地耦合到所述重布结构，所述重布结构在所述半导体柱与所述电容器之间延伸；及
晶体管，其电连接到所述电容器。
20.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
根据权利要求13所述的装置，其可操作地耦合到所述处理器装置。
CN201980050615.6A 2018-08-22 2019-05-16 形成包含气隙的装置的方法及相关装置及电子系统 Active CN112514069B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/109,215 US10707215B2 (en) 2018-08-22 2018-08-22 Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US16/109,215 2018-08-22
PCT/US2019/032652 WO2020040834A1 (en) 2018-08-22 2019-05-16 Methods of forming devices including air gaps, and related devices, and electronic systems

Publications (2)

Publication Number Publication Date
CN112514069A true CN112514069A (zh) 2021-03-16
CN112514069B CN112514069B (zh) 2024-10-29

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706913B2 (en) 2021-12-09 2023-07-18 Nanya Technology Corporation Method for manufacturing semiconductor memory device
US11832437B2 (en) 2021-12-09 2023-11-28 Nanya Technology Corporation Semiconductor memory device with air gaps for reducing current leakage

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178688A1 (en) * 2002-03-22 2003-09-25 Shih-Hsien Yang Stacked spacer structure and process
CN1485897A (zh) * 2002-08-12 2004-03-31 ���ǵ�����ʽ���� 通过形成镶嵌互连制造半导体器件的方法
US20060205141A1 (en) * 2005-03-11 2006-09-14 Park Je-Min Method of fabricating semiconductor devices having buried contact plugs
US20110042804A1 (en) * 2009-08-19 2011-02-24 Chien-Hung Liu Chip package and fabrication method thereof
US20120061763A1 (en) * 2010-09-09 2012-03-15 Samsung Electronics Co., Ltd. Methods of forming non-volatile memory devices including low-k dielectric gaps in substrates and devices so formed
CN102403267A (zh) * 2010-09-07 2012-04-04 三星电子株式会社 半导体器件及其制造方法
CN102769030A (zh) * 2011-05-03 2012-11-07 爱思开海力士有限公司 半导体器件及其制造方法
US20140027924A1 (en) * 2012-07-30 2014-01-30 SK Hynix Inc. Semiconductor devices including spacers on sidewalls of conductive lines and methods of manufacturing the same
CN103903994A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 包括气隙的半导体器件及其制造方法
US20160148967A1 (en) * 2013-02-08 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding Pad on a Back Side Illuminated Image Sensor
US20160329337A1 (en) * 2013-11-07 2016-11-10 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US20180019245A1 (en) * 2016-07-14 2018-01-18 Micron Technology, Inc. Methods Of Forming An Elevationally Extending Conductor Laterally Between A Pair Of Conductive Lines
CN110364485A (zh) * 2018-04-11 2019-10-22 长鑫存储技术有限公司 存储器及其制备方法、半导体器件

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178688A1 (en) * 2002-03-22 2003-09-25 Shih-Hsien Yang Stacked spacer structure and process
CN1485897A (zh) * 2002-08-12 2004-03-31 ���ǵ�����ʽ���� 通过形成镶嵌互连制造半导体器件的方法
US20060205141A1 (en) * 2005-03-11 2006-09-14 Park Je-Min Method of fabricating semiconductor devices having buried contact plugs
US20110042804A1 (en) * 2009-08-19 2011-02-24 Chien-Hung Liu Chip package and fabrication method thereof
CN102403267A (zh) * 2010-09-07 2012-04-04 三星电子株式会社 半导体器件及其制造方法
US20120061763A1 (en) * 2010-09-09 2012-03-15 Samsung Electronics Co., Ltd. Methods of forming non-volatile memory devices including low-k dielectric gaps in substrates and devices so formed
CN102769030A (zh) * 2011-05-03 2012-11-07 爱思开海力士有限公司 半导体器件及其制造方法
US20140027924A1 (en) * 2012-07-30 2014-01-30 SK Hynix Inc. Semiconductor devices including spacers on sidewalls of conductive lines and methods of manufacturing the same
CN103903994A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 包括气隙的半导体器件及其制造方法
US20160148967A1 (en) * 2013-02-08 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding Pad on a Back Side Illuminated Image Sensor
US20160329337A1 (en) * 2013-11-07 2016-11-10 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US20180019245A1 (en) * 2016-07-14 2018-01-18 Micron Technology, Inc. Methods Of Forming An Elevationally Extending Conductor Laterally Between A Pair Of Conductive Lines
CN110364485A (zh) * 2018-04-11 2019-10-22 长鑫存储技术有限公司 存储器及其制备方法、半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706913B2 (en) 2021-12-09 2023-07-18 Nanya Technology Corporation Method for manufacturing semiconductor memory device
US11832437B2 (en) 2021-12-09 2023-11-28 Nanya Technology Corporation Semiconductor memory device with air gaps for reducing current leakage

Also Published As

Publication number Publication date
TWI721521B (zh) 2021-03-11
WO2020040834A1 (en) 2020-02-27
US20200312857A1 (en) 2020-10-01
TW202025452A (zh) 2020-07-01
US10707215B2 (en) 2020-07-07
US20200066729A1 (en) 2020-02-27
US11239240B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US11239240B2 (en) Methods of forming a semiconductor device
TWI725572B (zh) 形成裝置之方法，以及相關之裝置及電子系統
US10593678B1 (en) Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11393908B1 (en) Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems
US11925014B2 (en) Apparatuses including elongate pillars of access devices
CN112397514B (zh) 包括单晶材料的设备以及相关方法、电子装置和电子系统
US20240038588A1 (en) Methods of forming the microelectronic devices, and related microelectonic devices and electronic systems
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
CN112514069B (zh) 形成包含气隙的装置的方法及相关装置及电子系统
US11729964B2 (en) Methods of forming an apparatus including laminate spacer structures
US20230028297A1 (en) Methods of forming an apparatus comprising silicon carbide materials and related microelectronic devices and systems
US20230022071A1 (en) Apparatus comprising silicon carbide materials and related electronic systems and methods
US20240032295A1 (en) Electronic devices including an implant structure, and related systems and methods
US20240074178A1 (en) Electronic devices comprising blocking regions, and related electronic systems and methods
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US11257766B1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN111508958A (zh) 包括数位线触点的半导体装置及相关系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant