CN114861574A - 一种应用于层次化物理设计的逻辑简化方法 - Google Patents

一种应用于层次化物理设计的逻辑简化方法 Download PDF

Info

Publication number
CN114861574A
CN114861574A CN202210434315.1A CN202210434315A CN114861574A CN 114861574 A CN114861574 A CN 114861574A CN 202210434315 A CN202210434315 A CN 202210434315A CN 114861574 A CN114861574 A CN 114861574A
Authority
CN
China
Prior art keywords
file
cells
design
logic
def
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210434315.1A
Other languages
English (en)
Other versions
CN114861574B (zh
Inventor
赵少峰
杨昕禾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongke Semiconductor Anhui Co ltd
Original Assignee
Dongke Semiconductor Anhui Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongke Semiconductor Anhui Co ltd filed Critical Dongke Semiconductor Anhui Co ltd
Priority to CN202210434315.1A priority Critical patent/CN114861574B/zh
Publication of CN114861574A publication Critical patent/CN114861574A/zh
Application granted granted Critical
Publication of CN114861574B publication Critical patent/CN114861574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例涉及一种应用于层次化物理设计的逻辑简化方法。包括：遍历原始网表文件中所有单元(ce l l)，识别并移除原始网表文件中除了时序器件和宏单元外的其他单元(ce l l)，得轻量化的网表文件；根据轻量化的网表文件执行顶层的布局规划(f l oorp l an)，得到轻量化的数据文件(database)；根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现。

Description

一种应用于层次化物理设计的逻辑简化方法
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种应用于层次化物理设计的逻辑简化方法。
背景技术
展平化的设计方法是一种自下而上的设计思路，这种设计方法会一下子导入所有芯片中所需要的元件，而每个元件都要经过充分的验证，确保各个元件的功能无误。而后将所有这些原件组合，构成整个芯片系统。工程师在设计的时候，可以随意调动任意一个原件，也就是说所有元件都是看得到的，也就是说工程师可以看到芯片所有内容的完整的设计，因此这样的设计通常由一个或少数几个工程师来完成。
然而，随着芯片的规模越来越大，全芯片模式的设计数据量和复杂程度与过去相比已经不可同日而语，直接完成全芯片设计的工作越来越不现实。层次化设计逐渐替代了展平式设计，成为了主流的设计方法。
层次化的设计方法是一种自上而下的设计思路。对于前端设计来说，它会首先分析整个芯片要实现的功能，而后划分(partition)为不同的功能模块，在划分的时候只关心每个模块的输入输出，不考虑模块内部具体是怎么构成的。之后对划分的每个单一的一个功能模块可以分派给一位工程师完成设计，在功能模块内部还可以再进行进一步的展平化设计或者层次化设计，直到最终最低一级的模块的展平化设计。设计工作就可以层层展开由不同的工程师完成，以此将复杂庞大的全芯片设计拆解为多级子模块的设计，对于各子模块保证时序收敛，没有设计规则违例(DRC)等等，而后由一位工程师在顶层将所有功能模块连接起来，最终做到整个芯片功能正常。层次化设计最大的优点就是可以并行处理多个功能模块，大大减少设计周期。
在划分(partition)后，需要生成将每个单一的一个功能模块的数据文件(database)，以提供给该功能模块的工程师以实现设计。但是对于当前越来越庞大的芯片规模，一个功能模块所包含的单元(cell)的数量也是很庞大的，工具需要花大量的时间来生成各个功能模块的数据文件(database)，造成层次化设计的逻辑繁琐，需要处理大量的数据，对设计周期造成了一定影响。
发明内容
本发明的目的是提供一种应用于层次化物理设计的逻辑简化方法，加速顶层的布局规划(floorplan)，通过简化设计逻辑来实现设计周期的缩短。
为此，本发明实施例提供了一种应用于层次化物理设计的逻辑简化方法，所述逻辑简化方法包括：
遍历原始网表文件中所有单元(cell)，识别并移除原始网表文件中除了时序器件和宏单元外的其他单元(cell)，得轻量化的网表文件；
根据轻量化的网表文件执行顶层的布局规划(floorplan)，得到轻量化的数据文件(database)；
根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现。
优选的，所述识别的方法包括：
根据各单元的库单元(library cell)中的属性，识别原始网表文件中除了时序器件和宏单元外的其他单元(cell)。
优选的，所述移除的方法包括：
从原始网表文件中移除所述其他单元，并将每一个所述其他单元的输入节点和输出节点以连线进行直接连接。
优选的，所述设计交换格式(DEF)文件包括各逻辑功能模块的形状、位置和管脚位置的信息。
进一步优选的，所述根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现具体为：
根据轻量化的数据文件生成设计交换格式(DEF)文件；
结合所述设计交换格式(DEF)文件和根据原始网表文件初始化生成的完整数据文件database、约束条件和综合面积，进行逻辑功能模块的设计实现。
优选的，所述其他单元为组合逻辑单元。
优选的，所述其他单元包括缓冲器或反相器。
本发明实施例提供的应用于层次化物理设计的逻辑简化方法，对原始网表文件中除了时序器件和宏单元外的单元(cell)进行移除得到轻量化的网表文件，从而减少布局规划工具需要处理的单元数量，再执行布局规划(floorplan)，从而得到设计交换格式(DEF)文件。在接下来的各功能模块设计的阶段通过轻量化的数据文件生成的设计交换格式(DEF)文件结合原始网表文件得到完整的数据文件，再进行逻辑功能模块的设计实现。本发明的应用于层次化物理设计的逻辑简化方法能够加速顶层的布局规划(floorplan)的过程，通过简化设计逻辑来实现设计周期的缩短。
附图说明
图1为本发明实施例提供的应用于层次化物理设计的逻辑简化方法的流程示意图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
传统的层次化设计中，在进行顶层的布局规划(floorplan)时，是根据原始网表文件(netlist)直接进行布局规划(floorplan)，然后得到完整的database(数据文件)来进行划分(partition)从而实现层次化的模块设计。
但是这种方式下，根据原始网表文件(netlist)直接进行布局规划(floorplan)，数据量很大，尤其对于大规模芯片的复杂设计来说，需要的时间很长,时间上占用设计周期的比重很大。
因此，本发明实施例提供了一种应用于层次化物理设计的逻辑简化方法，该方法通过对布局规划工具需要处理的单元(cell)进行简化，将不是时序器件或宏单元的单元进行移除以来简化顶层布局规划(floorplan)需要处理的单元数量，再执行布局规划(floorplan)，通过简化设计逻辑来实现设计周期的缩短。
图1为本发明实施例提供的应用于层次化物理设计的逻辑简化方法步骤流程图，下面结合附图，对本发明提供的方法进行说明。
如图1所示，主要步骤包括：
步骤110，遍历原始网表文件中所有单元(cell)，识别并移除原始网表文件中除了时序器件和宏单元外的其他单元(cell)，得轻量化的网表文件；
根据原始网表文件(netlist)进行单元(cell)的遍历，根据各单元(cell)的库单元(librarycell)中的属性识别原始网表文件中除了时序器件和宏单元外的其他单元(cell)。这里所说的其他单元是指组合逻辑单元，例如缓冲器(BUF)、反相器(INV)这样的单元。
将识别出来的除了时序器件和宏单元外的其他单元(cell)从原始网表中移除，剩余内容形成一个轻量化的网表文件。
在移除过程中，对于被移除的单元，将该单元的输入节点和输出节点以连线进行直接连接，使得该路径不被破坏。
本发明之所以选择移除组合逻辑单元，是因为组合逻辑相对寄存器和锁存器(latch)这样的时序器件来说，数量多很多,更有移除价值，能够确实起到轻量化网表的作用；另外，组合逻辑移除,对走线连接没有影响，而保留时序器件,是便于观察各个层次的时序器件数量,另外基本上需要划分出的各个层次里面都有时序器件,保留时序器件可以让工具保留这个层次,不然就会被工具删除。出于以上考虑，本发明采用了移除组合逻辑单元来实现网表文件的轻量化。
步骤120，根据轻量化的网表文件执行顶层的布局规划(floorplan)，得到轻量化的数据文件(database)；
用布局规划的工具读取轻量化的网表文件执行布局规划，生成轻量化的数据文件(database)。
步骤130，根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现。
用轻量化的数据文件执行布局规划(floorplan)，得到设计交换格式(DEF)文件。设计交换格式(DEF)文件包括各逻辑功能模块的形状、位置和管脚位置的信息。
然后，结合设计交换格式(DEF)文件和根据原始网表文件初始化生成的完整数据文件(database)、约束条件和综合面积，进行逻辑功能模块的设计实现。
原始网表文件初始化的步骤，可以在步骤110之前进行执行，也可以在本步之前再执行。通过原始网表文件初始化，能够得到完整数据文件(database)、约束条件和综合面积。
设计工具可以提供给设计工程师设计交换格式(DEF)文件，同时设计工程师也可以通过设计工具获取到原始网表文件。由此，通过逻辑功能模块的形状、位置和管脚位置、完整数据文件(database)、约束条件和综合面积，可以拼成要被单独物理实现的逻辑功能模块(也就是在层次化设计中一个单一的将被分配给独立的一位工程师实现设计的功能模块)的数据文件，就可以进行逻辑功能模块的设计实现了。
本发明实施例提供的应用于层次化物理设计的逻辑简化方法，对原始网表文件中除了时序器件和宏单元外的单元(cell)进行移除得到轻量化的网表文件，从而减少布局规划工具需要处理的单元数量，再执行布局规划(floorplan)，从而得到设计交换格式(DEF)文件。在接下来的各功能模块设计的阶段通过轻量化的数据文件生成的设计交换格式(DEF)文件结合原始网表文件得到完整的数据文件，再进行逻辑功能模块的设计实现。本发明的应用于层次化物理设计的逻辑简化方法能够加速顶层的布局规划(floorplan)的过程，通过简化设计逻辑来实现设计周期的缩短。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种应用于层次化物理设计的逻辑简化方法，其特征在于，所述逻辑简化方法包括：
遍历原始网表文件中所有单元(cell)，识别并移除原始网表文件中除了时序器件和宏单元外的其他单元(cell)，得轻量化的网表文件；
根据轻量化的网表文件执行顶层的布局规划(floorplan)，得到轻量化的数据文件(database)；
根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现。
2.根据权利要求1所述的逻辑简化方法，其特征在于，所述识别的方法包括：
根据各单元的库单元(library cell)中的属性，识别原始网表文件中除了时序器件和宏单元外的其他单元(cel l)。
3.根据权利要求1所述的逻辑简化方法，其特征在于，所述移除的方法包括：
从原始网表文件中移除所述其他单元，并将每一个所述其他单元的输入节点和输出节点以连线进行直接连接。
4.根据权利要求1所述的逻辑简化方法，其特征在于，所述设计交换格式(DEF)文件包括各逻辑功能模块的形状、位置和管脚位置的信息。
5.根据权利要求1或4所述的逻辑简化方法，其特征在于，所述根据轻量化的数据文件生成设计交换格式(DEF)文件，并结合原始网表文件进行逻辑功能模块的设计实现具体为：
根据轻量化的数据文件执行布局规划(floorplan)生成设计交换格式(DEF)文件；
结合所述设计交换格式(DEF)文件和根据原始网表文件初始化生成的完整数据文件(database)、约束条件和综合面积，进行逻辑功能模块的设计实现。
6.根据权利要求1所述的逻辑简化方法，其特征在于，所述其他单元为组合逻辑单元。
7.根据权利要求1所述的逻辑简化方法，其特征在于，所述其他单元包括缓冲器或反相器。
CN202210434315.1A 2022-04-24 2022-04-24 一种应用于层次化物理设计的逻辑简化方法 Active CN114861574B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210434315.1A CN114861574B (zh) 2022-04-24 2022-04-24 一种应用于层次化物理设计的逻辑简化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210434315.1A CN114861574B (zh) 2022-04-24 2022-04-24 一种应用于层次化物理设计的逻辑简化方法

Publications (2)

Publication Number Publication Date
CN114861574A true CN114861574A (zh) 2022-08-05
CN114861574B CN114861574B (zh) 2024-01-12

Family

ID=82633592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210434315.1A Active CN114861574B (zh) 2022-04-24 2022-04-24 一种应用于层次化物理设计的逻辑简化方法

Country Status (1)

Country Link
CN (1) CN114861574B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117592401A (zh) * 2023-11-14 2024-02-23 广芯微电子（广州）股份有限公司 一种基于设计交换格式文件的数据传递方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198553A (zh) * 1997-04-14 1998-11-11 国际商业机器公司 促进多重设计的高速缓存和体系结构特定功能分层的方法
CN101505267A (zh) * 2009-02-24 2009-08-12 南京联创科技股份有限公司 二级缓冲在大并发量实时信用控制中的应用方法
CN111630950B (zh) * 2011-12-29 2014-09-03 上海复旦微电子集团股份有限公司 一种基于双立互锁电路和冗余结构的集成电路设计方法
CN104731994A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 非标准单元库原理图网表生成方法
CN106777720A (zh) * 2016-12-23 2017-05-31 深圳市国微电子有限公司 电路验证方法及装置
JP2018036455A (ja) * 2016-08-31 2018-03-08 日本電信電話株式会社 光論理回路
CN112199750A (zh) * 2020-10-27 2021-01-08 中铁第五勘察设计院集团有限公司 轨道交通建设管理的多格式集成方法及gis平台
CN113140037A (zh) * 2021-05-13 2021-07-20 天讯方舟(北京)信息科技有限公司 一种建筑信息模型轻量化和三维场景可视化系统
CN113255258A (zh) * 2021-06-23 2021-08-13 上海国微思尔芯技术股份有限公司 逻辑综合方法、装置、电子设备及存储介质
CN114021394A (zh) * 2021-12-06 2022-02-08 北京达美盛软件股份有限公司 一种倾斜摄影模型优化方法及装置
CN114119927A (zh) * 2021-12-06 2022-03-01 北京达美盛软件股份有限公司 一种倾斜摄影模型优化的模型处理方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198553A (zh) * 1997-04-14 1998-11-11 国际商业机器公司 促进多重设计的高速缓存和体系结构特定功能分层的方法
CN101505267A (zh) * 2009-02-24 2009-08-12 南京联创科技股份有限公司 二级缓冲在大并发量实时信用控制中的应用方法
CN111630950B (zh) * 2011-12-29 2014-09-03 上海复旦微电子集团股份有限公司 一种基于双立互锁电路和冗余结构的集成电路设计方法
CN104731994A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 非标准单元库原理图网表生成方法
JP2018036455A (ja) * 2016-08-31 2018-03-08 日本電信電話株式会社 光論理回路
CN106777720A (zh) * 2016-12-23 2017-05-31 深圳市国微电子有限公司 电路验证方法及装置
CN112199750A (zh) * 2020-10-27 2021-01-08 中铁第五勘察设计院集团有限公司 轨道交通建设管理的多格式集成方法及gis平台
CN113140037A (zh) * 2021-05-13 2021-07-20 天讯方舟(北京)信息科技有限公司 一种建筑信息模型轻量化和三维场景可视化系统
CN113255258A (zh) * 2021-06-23 2021-08-13 上海国微思尔芯技术股份有限公司 逻辑综合方法、装置、电子设备及存储介质
CN114021394A (zh) * 2021-12-06 2022-02-08 北京达美盛软件股份有限公司 一种倾斜摄影模型优化方法及装置
CN114119927A (zh) * 2021-12-06 2022-03-01 北京达美盛软件股份有限公司 一种倾斜摄影模型优化的模型处理方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张辉: "高速印刷电路板的设计及DDR2仿真", 中国优秀硕士学位论文全文数据库信息科技辑, no. 04, pages 135 - 109 *
李晓佳: "基于九点控制器的无刷直流电机控制器的设计", 中国优秀硕士学位论文全文数据库工程科技Ⅱ辑, no. 09, pages 042 - 94 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117592401A (zh) * 2023-11-14 2024-02-23 广芯微电子（广州）股份有限公司 一种基于设计交换格式文件的数据传递方法及装置

Also Published As

Publication number Publication date
CN114861574B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
US9092314B2 (en) On-the-fly technical support
US11922106B2 (en) Memory efficient scalable distributed static timing analysis using structure based self-aligned parallel partitioning
US11132486B1 (en) Systems and methods for multi-bit memory with embedded logic
US8719752B1 (en) Hierarchical crosstalk noise analysis model generation
JPH03156572A (ja) 論理回路比較検証システムおよび方法
WO2007066319A1 (en) Conversion of switching signals of a circuit simulation into a transaction model
US8869091B2 (en) Incremental clock tree synthesis
US8495535B2 (en) Partitioning and scheduling uniform operator logic trees for hardware accelerators
US11055463B1 (en) Systems and methods for gate array with partial common inputs
US8701059B2 (en) Method and system for repartitioning a hierarchical circuit design
US7584448B1 (en) Constructing a model of a programmable logic device
US20160239278A1 (en) Generating a schedule of instructions based on a processor memory tree
US10303833B1 (en) Parallelizing timing-based operations for circuit designs
CN114861574A (zh) 一种应用于层次化物理设计的逻辑简化方法
US10210299B1 (en) Methods, systems, and computer program product for dynamically abstracting virtual hierarchies for an electronic design
US11675726B2 (en) Interconnect repeater planning and implementation flow for abutting designs
JPH06274568A (ja) 階層図形データの展開方法
US7086029B1 (en) Incremental design using a group area designation
US20100293514A1 (en) Design-driven metal critical dimension (cd) biasing
US20190080037A1 (en) Method, system, and storage medium for engineering change order scheme in circuit design
US10515174B1 (en) Interface modeling for power analysis of an integrated circuit
US20210390244A1 (en) System and Method for Synchronizing Net Text Across Hierarchical Levels
US11556676B2 (en) Scalable formal security verification of circuit designs
CN114004182A (zh) 二元决策图的构造方法、等价性验证方法、存储介质
CN105260545B (zh) 一种可编程电路系统的验证方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant