CN104731994A - 非标准单元库原理图网表生成方法 - Google Patents

非标准单元库原理图网表生成方法 Download PDF

Info

Publication number
CN104731994A
CN104731994A CN201310717882.9A CN201310717882A CN104731994A CN 104731994 A CN104731994 A CN 104731994A CN 201310717882 A CN201310717882 A CN 201310717882A CN 104731994 A CN104731994 A CN 104731994A
Authority
CN
China
Prior art keywords
cell library
standard cell
schematic diagram
database
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310717882.9A
Other languages
English (en)
Inventor
周喆
赵峰
朱红卫
梁影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310717882.9A priority Critical patent/CN104731994A/zh
Publication of CN104731994A publication Critical patent/CN104731994A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种非标准单元库原理图网表生成方法，将原本不支持自动版图设计的线路图转换成能够支持自动版图设计的网表，该方法通过对非标准单元库原理图中逻辑单元功能分析，找出标准单元库中对应的逻辑单元，然后作相应替换，最后生成自动版图设计所需的网表文件，该方法减少了版图设计工作量，提高设计质量。

Description

非标准单元库原理图网表生成方法
技术领域
本发明涉及半导体集成电路设计领域，特别是指一种非标准单元库原理图网表生成方法。
背景技术
随着半导体集成电路的结构越来越复杂，功能越来越强大，其设计的工作量也越来越大，在进行集成电路版图设计时，传统的搭建数字电路版图设计主要依靠手动布局，其手动版图布局设计流程如图1所示，其缺点在于：设计周期长，同时得到的版图面积较大，时序电路无法得到有效验证等等。因此，传统的人工设计已经不能满足复杂集成电路的设计需要，在集成电路设计领域现已广泛采用EDA（电子设计自动化）软件，借助计算机强大的计算能力进行诸如自动布局布线等工作量繁重的设计任务，其设计流程如图1中所示。图中，进行自动布局布线版图设计的关键在于需要有能支持计算机自动布局布线的网表文件，该网表文件是由原理图生成，文件中包含了用硬件描述语言Verilog描述的原理图中各电路逻辑门单元之间或器件或网络的连接关系。能够生成自动布局布线网表文件的原理图，其中的逻辑单元是标准单元库提供的，即标准单元库是指包含有物理属性、时序模型等支持自动布局布线工具的数据库。自动布局布线网表则是指EDA工具能够识别并进行自动处理的输入文件。
非标准单元库，即相对于标准单元库而言，其不具备EDA工具能够识别处理的器件逻辑电学特性或物理特性的属性，利用非标准单元库构建的原理图，如图2所示，图中的元器件不是来自标准单元库，因此输出的网表不能支持自动布局布线，只能通过手动来进行布局布线工作，耗费大量的人力及时间。
发明内容
本发明所要解决的技术问题是提供一种非标准单元库原理图网表生成方法，其生成的网表能够支持EDA软件进行自动布局布线。
为解决上述问题，本发明所述的非标准单元库原理图网表生成方法，包含如下的步骤：
第1步，根据符合自动布局工艺的标准单元库，整理出该单元库中各数字逻辑单元，按各单元逻辑功能分类，存入数据库A；
第2步，整理非标准单元库原理图，确定各单元的逻辑功能，按照数据库A的分类方法同样将各单元按逻辑功能分类，存入数据库B；
第3步，执行网表文件生成程序，输出标准单元库网表文件。
进一步地，所述第1步中，分类时，逻辑单元包含有反相器、缓冲器、与门、或门、与非门、或非门、寄存器等各电路单元，并将其若干驱动单元等附属单元也归入其中。
进一步地，所述第3步中，网表文件生成程序找出数据库B中在数据库A中对应功能的标准逻辑单元并做相应替换，并保留原非标准单元库原理图中的端口连接关系，且逻辑单元间的连接关系为符合设计规则的任意连接。
本发明所述的非标准单元库原理图网表生成方法，将非标准单元库进行归类整理，找出与标准单元库中对应的逻辑单元并进行替换，使生成的网表具备标准单元库网表的属性，将不支持自动布局布线的非标准单元库原理图转换成能够支持自动布局布线，减轻了手动布局布线的繁重工作量，能够支持电路时序验证，有效提高了版图设计质量，降低芯片设计成本。
附图说明
图1是手动布局与自动布局的设计流程图。
图2是非标准单元库原理图。
图3是逻辑单元连接关系示意图。
图4是本发明方法示意图。
具体实施方式
本发明所述的一种非标准单元库原理图网表生成方法，其生成的网表能够支持EDA软件进行自动布局布线，包含如下的步骤：
第1步，根据符合自动布局工艺的标准单元库，整理出该单元库中各数字逻辑单元，按逻辑功能分类，存入数据库A；分类时，逻辑单元包含有反相器、缓冲器、与门、或门、与非门、或非门、寄存器等各种电路单元，并将其若干驱动单元等附属单元也归入其中，例如将反相器的若干驱动单元归并于反相器，以次类推。
第2步，整理非标准单元库原理图，确定各单元的逻辑功能，按照数据库A的分类方法同样将各单元按逻辑功能分类，存入数据库B。
第3步，执行网表文件生成程序（该程序可用脚本语言实现，如PERL），根据逻辑单元的端口数目及实现的功能，可以不考虑其电学特性，由网表文件生成程序找出数据库B中在数据库A中对应的标准逻辑单元做相应替换，并保留原非标准单元库原理图中的端口连接关系，且逻辑单元间的连接关系为符合设计规则的任意连接。如图3所示，图中C1、C2、C3可以为任意的逻辑单元，P1、P2、P3为逻辑单元的端口，只要符合设计规则，可以是任意的连接关系。最后输出标准单元库网表文件，该网表文件导入EDA工具如Cadence的SOC-Encounter中，即可进行自动布局布线。
图4是本发明方法流程的示意图。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种非标准单元库原理图网表生成方法，其特征在于：包含：
第1步，根据符合自动布局工艺的标准单元库，整理出该单元库中各数字逻辑单元，按各单元逻辑功能分类，存入数据库A；
第2步，整理非标准单元库原理图，确定各单元的逻辑功能，按照数据库A的分类方法同样将各单元按逻辑功能分类，存入数据库B；
第3步，执行网表文件生成程序，输出标准单元库网表文件。
2.如权利要求1所述的非标准单元库原理图网表生成方法，其特征在于：所述第1步中，分类时，各逻辑单元的若干驱动单元或附属单元也归入该逻辑单元其中。
3.如权利要求1所述的非标准单元库原理图网表生成方法，其特征在于：所述第3步中，网表文件生成程序找出数据库B中在数据库A中对应功能的标准逻辑单元并做相应替换，并保留原非标准单元库原理图中的端口连接关系，且逻辑单元间的连接关系为符合设计规则的任意连接。
CN201310717882.9A 2013-12-23 2013-12-23 非标准单元库原理图网表生成方法 Pending CN104731994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310717882.9A CN104731994A (zh) 2013-12-23 2013-12-23 非标准单元库原理图网表生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310717882.9A CN104731994A (zh) 2013-12-23 2013-12-23 非标准单元库原理图网表生成方法

Publications (1)

Publication Number Publication Date
CN104731994A true CN104731994A (zh) 2015-06-24

Family

ID=53455880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310717882.9A Pending CN104731994A (zh) 2013-12-23 2013-12-23 非标准单元库原理图网表生成方法

Country Status (1)

Country Link
CN (1) CN104731994A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373668A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计系统
CN114861574A (zh) * 2022-04-24 2022-08-05 东科半导体(安徽)股份有限公司 一种应用于层次化物理设计的逻辑简化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858751A (zh) * 2005-11-08 2006-11-08 华为技术有限公司 印刷电路板电源完整性仿真的方法
US20090172622A1 (en) * 2008-01-02 2009-07-02 Rambabu Pyapali Automatic block composition tool for composing custom blocks having non-standard library cells in an integrated circuit design flow
CN101794339A (zh) * 2010-03-23 2010-08-04 中兴通讯股份有限公司 一种实现印刷电路板可移植复用的方法和系统
CN102024066A (zh) * 2009-09-09 2011-04-20 中国科学院微电子研究所 从模拟电路网表自动生成模拟电路原理图的方法
CN102591997A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 多电压芯片设计的版图和原理图一致性比较方法
CN102622466A (zh) * 2012-02-17 2012-08-01 浙江大学 一种基于标准单元库扩展的乘法器的eco优化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858751A (zh) * 2005-11-08 2006-11-08 华为技术有限公司 印刷电路板电源完整性仿真的方法
US20090172622A1 (en) * 2008-01-02 2009-07-02 Rambabu Pyapali Automatic block composition tool for composing custom blocks having non-standard library cells in an integrated circuit design flow
CN102024066A (zh) * 2009-09-09 2011-04-20 中国科学院微电子研究所 从模拟电路网表自动生成模拟电路原理图的方法
CN101794339A (zh) * 2010-03-23 2010-08-04 中兴通讯股份有限公司 一种实现印刷电路板可移植复用的方法和系统
CN102591997A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 多电压芯片设计的版图和原理图一致性比较方法
CN102622466A (zh) * 2012-02-17 2012-08-01 浙江大学 一种基于标准单元库扩展的乘法器的eco优化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李碧琛 等: "基于可扩展标准单元的半定制电路设计方法", 《机电工程》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373668A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN105373668B (zh) * 2015-11-30 2018-06-19 上海华虹宏力半导体制造有限公司 芯片版图设计方法
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计系统
CN114861574A (zh) * 2022-04-24 2022-08-05 东科半导体(安徽)股份有限公司 一种应用于层次化物理设计的逻辑简化方法
CN114861574B (zh) * 2022-04-24 2024-01-12 东科半导体(安徽)股份有限公司 一种应用于层次化物理设计的逻辑简化方法

Similar Documents

Publication Publication Date Title
CN107895087B (zh) 可编程逻辑电路模块级仿真配码自动生成的方法及系统
CN114742001B (zh) 一种基于多fpga的系统静态时序分析方法
US8719752B1 (en) Hierarchical crosstalk noise analysis model generation
JP2006285865A (ja) レジスタ転送レベル記述と動作記述間の対応関係特定方法、装置及びプログラム
US9292638B1 (en) Method and apparatus for performing timing closure analysis when performing register retiming
CN102890729A (zh) 一种对高扇出的可编程门列阵进行布局布线的方法
CN104731994A (zh) 非标准单元库原理图网表生成方法
US9836567B2 (en) Method of simulating a semiconductor integrated circuit, computer program product, and device for simulating a semiconductor integrated circuit
CN115879406A (zh) 集成电路后仿真方法、装置、电子设备及存储介质
US8516412B2 (en) Soft hierarchy-based physical synthesis for large-scale, high-performance circuits
AZZAZ et al. FPGA HW/SW codesign approach for real-time image processing using HLS
JP5779237B2 (ja) 合成中に非同期および同期リセット解除を実行するための方法および装置
US9275184B1 (en) Method and apparatus for performing timing closure analysis when performing register retiming
US8843873B1 (en) Capacitive cell load estimation using electromigration analysis
CN105574219B (zh) 非标准单元库逻辑单元自动布局布线的方法
Charitopoulos et al. MC-DeF: Creating customized CGRAs for dataflow applications
US10666255B1 (en) System and method for compacting X-pessimism fixes for gate-level logic simulation
US9892227B1 (en) Systems, methods and storage media for clock tree power estimation at register transfer level
CN109860167A (zh) 集成装置及其形成方法
US8863058B2 (en) Characterization based buffering and sizing for system performance optimization
CN106650136B (zh) 一种检查时序库和网表库的标准单元功能一致性的方法
CN105718622B (zh) 由单粒子翻转率预计单粒子故障率的方法及系统
CN104951609B (zh) 一种处理门级网表中的同步逻辑结构的方法
US20120054700A1 (en) Netlist generating apparatus and method
Shklover et al. Simultaneous clock and data gate sizing algorithm with common global objective

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624

RJ01 Rejection of invention patent application after publication