CN105260545B - 一种可编程电路系统的验证方法 - Google Patents

Abstract

本发明实施例公开了一种可编程电路系统的验证方法，涉及可编程集成电路设计技术领域，解决了现有技术中对可编程电路系统进行验证所花费的时间较多、验证环境的资源占用率较高、验证效率较低的问题。本发明可编程电路系统的验证方法包括：建立电路功能模块与位流配置信息的对照表；根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证；通过配置控制模块在电路网表中进行数据位宽大小设置；将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序。本发明实施例适用于对可编程电路系统进行验证。

Description

一种可编程电路系统的验证方法

技术领域

本发明涉及可编程集成电路设计技术领域，尤其涉及一种可编程电路系统的验证方法。

背景技术

随着信息科技的发展需求，可编程芯片，尤其是FPGA(Field－Programmable GateArray，现场可编程门阵列)，凭借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原来通信领域扩展到航天、消费电子、工业控制、测试测量等更广泛的领域。另外，随着工艺节点的不断攀升，使得对于可编程电路的系统集成度、可编程资源以及器件规模提出了更高的要求。FPGA系统需要将软件产生的配置信息位流加载到电路系统中相应电路模块的配置存储单元SRAM(Static Random Access Memory，静态随机存取存储器)中，来完成功能的配置。而目前市场上主流的可编程芯片，以FPGA为例，早已从上世纪90年代的百万门级规模扩展到千万门级规摸，并且集成的IP更加丰富，使得系统的电路规模已经提升了几十倍。

目前，对于FPGA电路系统的功能验证，主要根据用户的正常配置流程，按照帧数据结构逐帧进行数据位流的正常配置，在内部的位流数据处理位宽为32位。基于这种验证方式，在百万门级规模的FPGA系统进行仿真，其配置加载的时间在100万门级电路中预计需要1小时左右，在300万门级电路中预计需要3小时左右，在600万门级电路中预计需要至少8小时以上。然而用户的设计验证时间仅需要几分钟的时间，因此，针对FPGA系统的验证工作，绝大部分时间将花费在配置加载过程上。

与此同时，随着下一代FPGA规模的不断扩大，器件规模将达到千万门级，如果按照传统的正常逐帧内部32位数据处理的加载位流的方式来进行验证，其仿真时间预计至少需要24小时乃至48小时以上。并且器件规模不断扩大，其电路网表也会随之翻倍，在系统验证运行时所占用的系统内存与CPU资源负荷也随之成倍增加，这样形成的电路级网表更达到800M以上乃至超过1G。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

基于现有的验证方法来进行逐渐增大的千万门级可编程电路的验证，验证所花费的时间很多，验证环境的资源占用率很高，验证效率很低。

发明内容

本发明提供一种可编程电路系统的验证方法，能够节省可编程电路系统验证所花费的时间，同时减少验证环境的资源占用率，进而提高验证效率。

为达到上述目的，本发明的实施例采用如下技术方案：

一种可编程电路系统的验证方法，包括：

建立电路功能模块与位流配置信息的对照表；

根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证；

通过配置控制模块在电路网表中进行数据位宽大小设置；

将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序。

进一步地，所述根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证包括：

在底层晶体管级进行弱驱动强度的非数字逻辑的晶体管的功能描述；

在门级电路层、基本逻辑单元和时序单元进行门级电路的功能描述；

根据门级电路的功能描述，在子电路模块提取电路网表，同时对子电路模块进行功能描述，将提取的电路网表与子电路模块的功能描述进行形式验证；

根据子电路模块的功能描述，在子电路模块的上层电路模块提取电路网表，同时对所述上层电路模块进行功能描述，将提取的电路网表与该上层电路模块的功能描述进行形式验证，直到电路功能模块级电路；

在电路功能模块级，根据所述电路功能模块与位流配置信息的对照表，对配置位流接口进行参数化，并对电路功能模块级电路进行功能描述，同时在电路功能模块提取电路网表，与电路功能模块的功能描述进行形式验证。

进一步地，所述方法还包括：

根据电路系统的配置接口宽度，通过串并转换模块将普通配置宽度转换到预定位宽。

可选地，所述通过配置控制模块在电路网表中进行数据位宽大小设置包括：

将数据位宽设置为一帧数据位宽的N倍，其中，N为大于等于1的整数。

进一步地，所述将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序包括：

根据N*M*32bits位宽的内部配置数据，根据总的配置位流总量不变，宽度深度进行相应的选择的原则，设置对应的地址顺序和地址深度，同时在电路功能模块级中的参数化中生成对应顺序的地址，其中，M为大于1的整数。

进一步地，所述根据电路系统的配置接口宽度，通过串并转换模块将普通配置宽度转换到预定位宽包括：

通过串并转换模块将普通配置宽度转换到内部N*M*32bits位宽。

可选地，所述电路功能模块包括可编程逻辑单元、可编程块存储器、可编程时钟管理模块和可编程DSP模块。

可选地，所述弱驱动强度的非数字逻辑的晶体管包括弱上拉晶体管、弱下拉晶体管和电平恢复器。

可选地，所述门级电路包括反相器、缓冲器、与非门、或非门、触发器、保持器和锁存器。

本发明提供的可编程电路系统的验证方法，通过在电路功能模块级按照位流配置信息进行上层电路的参数化的功能描述，这样在系统级网表抽取的时候，将直接提取上层电路的功能网表，而不是底层电路门级或者晶体管级的网表，使得在验证过程的编译和仿真阶段，提取的网表将占用系统服务器环境很少的资源，节约了系统运行的成本和效率；同时通过在内部使用N*M倍于现有技术中32bits的内部配置数据宽度进行位流配置，这两者相结合，将可编程芯片的系统验证过程的配置时间大大缩短，使得验证者不用花费大量的时间来等待配置完成，大大缩短验证时间周期，最终提升整体验证效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的可编程电路系统的验证方法的流程图；

图2为图1中步骤S12的流程图；

图3为现有技术中可编程电路系统的验证结构框图；

图4为本发明实施例提供的可编程电路系统的验证结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供一种可编程电路系统的验证方法，如图1所示，所述可编程电路系统的验证方法包括：

S11、建立电路功能模块与位流配置信息的对照表。

具体地，在电路功能模块设计完成之后，将设计的全定制电路中所有的配置位流信息列出，并同时将电路表现的所有功能列表，包括端口的极性特性、子模块的表现功能，进行组合式的穷举，并一一对应列出每种功能对应的所有位流配置电平信息。

其中，所述电路功能模块可以为：可编程逻辑单元、可编程块存储器、可编程时钟管理模块、可编程DSP模块等。

S12、根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证，以确保功能描述与电路实际表现功能的一一对应。

进一步地，如图2所示，所述步骤S12具体可包括如下步骤：

S121、在底层晶体管级进行弱驱动强度的非数字逻辑的晶体管的功能描述。

所述弱驱动强度的非数字逻辑的晶体管主要包括弱上拉晶体管、弱下拉晶体管、电平恢复器等。

该步骤可在Cadence环境下进行，Cadence是一个专业的集成电路设计软件名称。在电路功能模块级的电路下，不管哪一层次的非数字逻辑晶体管，均需要描述为不会引起电路信号冲突的描述格式，这里的描述方法主要是将电路中的上拉晶体管、下拉晶体管、电平恢复器等，功能描述中添加弱的驱动强度，其驱动强度在普通信号线的驱动强度之下。

S122、在门级电路层、基本逻辑单元和时序单元进行门级电路的功能描述。

其中，所述门级电路主要包括反相器、缓冲器、与非门、或非门、触发器、保持器以及锁存器等。

门级电路的功能描述可以使用verilog中的门级电路描述，也可以是功能性的描述。触发器和锁存器等时序电路需要进行功能性的描述。该部分主要涉及电路库单元的描述。

S123、根据门级电路的功能描述，在子电路模块提取电路网表，同时对子电路模块进行功能描述，将提取的电路网表与子电路模块的功能描述进行形式验证。

该步骤是在门级电路的上一层电路进行电路的功能性描述，在描述完成后将生成电路底层的网表与该描述进行形式验证，从而可以确保在次底层电路的功能不会发生功能问题，并能够帮助顶层在发生形式验证错误时进行定位，节省验证时间成本。

S124、根据子电路模块的功能描述，在子电路模块的上层电路模块提取电路网表，同时以与步骤S123相同的方式对该上层电路模块进行功能描述，将提取的电路网表与该上层电路模块的功能描述进行形式验证，直到电路功能模块级电路。

通过这样的方法一直向上进行电路层次的形式验证，直到最后的电路功能模块级电路。

S125、在电路功能模块级，根据所述电路功能模块与位流配置信息的对照表，对配置位流接口进行参数化，并对电路功能模块级电路进行功能描述，同时以与步骤S123相同的方式在电路功能模块提取电路网表，与电路功能模块的功能描述进行形式验证。

在电路功能模块级也同样按照上述S123的方法进行形式验证，只不过在该层次的功能描述需要结合步骤S11的对应信息表，并将对应的配置位流接口进行参数化来完成描述过程，如此过程可以很容易在电路功能模块级进行形式验证，能够节省平台的准备时间和调试时间，提高形式验证的效率。

S13、通过配置控制模块在电路总图网表中进行数据位宽大小设置。

设计新的专用于验证的配置控制模块，该配置控制模块可以尽量简化，必要时可以只设计配置过程，而不设计回读过程，该过程要用户设计内部配置的数据位宽。由于可编程芯片系统的位流数据均是按照帧结构排列，因此需要按照配套软件生成的数据位流的先后顺序设计内部的配置数据位宽。配置控制模块在内部的配置位宽按照设计者自己设置位宽大小的方式进行配置。其中，所设计的位宽大小可以是一帧数据位宽的N倍，N为大于等于1的整数。

如图3所示，现有技术中，可编程芯片在内部均是通过32位数据线DATA[31:0]来配置，而一般一帧数据位宽为32bit的M倍(M为大于1的整数)，如此，我们的配置速度将提高为原来的N*M倍。由于芯片在实际工作中需要考虑静态电流以及配置数据线宽度和信号干扰等因素，所以可编程芯片中的内部数据位宽基本都为32bits，这是设计需要。由于可编程芯片的配置存储器多达几十兆，如果验证也按照这样的32bits的正常内部数据配置方式来进行验证的话，其验证过程的时间将是很长的。

因此我们提出以上提高效率的验证方法，其验证过程的配置速度将提高N*M倍，并且由于在电路功能模块层次进行的功能描述，其简化的配置控制模块将直接对参数化的电路功能模块层进行配置，而不是电路功能模块层次下面一层乃至底层晶体管级的电路进行配置，这样能够大大节约服务器资源，不至于出现死机或者资源占用过多引起的卡死情况，同时配置时间大大缩短，验证者可以不用花费大量的时间来等待配置完成，大大提高可编程电路系统验证的效率。

在该过程，如图3所示，现有技术中的配置控制模块是将位流对应的存储单元的字线和位线通过字线位线移位生成器生成，并控制对应的存储单元进行配置。

如图4所示，在本发明中，去掉了这一繁琐的过程。由于实际电路需要配置存储单元，因此需要这一复杂而耗时的模块，但是验证过程可以不需要这一过程，只要能够将数据位流直接传输到对应电路功能模块级中对应的配置信号接口，产生控制即可，因此本发明实施例删除了字线位线移位生成器，并根据电路功能模块级的参数化描述，使用简化的配置控制模块直接将每个周期发送的N*M*32bits位宽的数据直接译码到对应的电路功能模块级的对应的参数。这一简化过程也能够大大简化系统验证的流程，删除了配置数据在字线位线移位生成器中的复杂处理过程，达到简化验证过程的目的，进一步节省了系统验证时间。

其中，在图3和图4中，各接口所表示的含义如下：

TDI、TMS、TCK、TDO是行业通用的JTAG的专用接口；

其中，TDI表示JTAG数据输入，TMS表示JTAG模式选择输入，TCK表示JTAG时钟输入，TDO表示JTAG数据输出。

DOUT[31：0]、BUSY、RDWR_B、CS_B、PROGRAM_B是并行配置接口；

其中，DOUT[31：0]表示32位并行配置数据输出，BUSY表示并行配置冲突信号输出，RDWR_B表示并行配置读写控制输入，CS_B表示并行配置片选输入，PROGRAM_B表示配置使能输入。

在图3中，DATA[31：0]表示内部配置数据输入，CFG_ADDR表示内部配置地址输入，DATA_RB[31：0]表示内部回读数据输出，RB_ADDR表示内部回读地址输入。

在图4中，DATA[n*framwidth-1:0]表示内部配置数据输入，CFG_ADDR_NEW表示内部配置地址(位宽根据器件大小确定)，DATA_RB[n*framwidth-1:0]表示内部回读数据输出，RB_ADDR_NEW表示内部回读地址输入。

S14、将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序。

为了完成整个简化而高效的验证过程，需要根据N*M*32bits位宽的内部配置数据，根据总的配置位流总量不变，宽度深度进行相应的选择的原则，在配置控制模块中设置对应的地址顺序和地址深度，同时在电路功能模块级中的参数化中生成对应顺序的地址，这样配置控制模块就可以按照数据流格式顺序，按照N*M*32bits位宽的内部配置顺序来完成验证流程的配置过程。

由于整个可编程电路系统的配置信息是不变的，配置顺序也是固定的，所有配置信息存放于软件产生的固定顺序的位流中。在本发明实施例中，由于改进了配置数据的位宽宽度，因此根据配置信息总量不变的原则，相应的地址深度也会发生改变，配置顺序是根据地址顺序进行的，因此需要相应的修改。比如配置信息总量为8K，配置数据宽度为32位，则相应的地址为256个，改进后的配置数据位宽为512位，则地址需要修改为16个。

S15、根据电路系统的配置接口宽度，通过串并转换模块将普通配置宽度转换到预定位宽。

由于芯片外部的接口为固定专用配置接口，因此需要设计从芯片外部的接口到内部N*M*32bits位宽的串并转换模块，以便于数据通过正常的方式下载到系统中。所述芯片外部的接口包括1位的jtag接口，8/16/32位的并行接口以及1位的串行接口。

需要说明的是，也可以不需使用串并转换模块，直接将位流文件按照数据顺序，直接通过一个模块的描述读入到对应位宽对应地址的verilog描述的存储器中，再将verilog描述的存储器读入到配置控制模块对应的地址和数据总线中；或者通过直接读入位流文件，强制相应位宽的位流数据到对应的配置控制模块对应的地址和数据总线中。

由于验证过程需要尽量模拟真实的验证环境，对接口的验证也是一个重点，因此本发明实施例中采用了接口串并转换的方式。

数据位流通过配置接口经串并转换模块的位宽切换，经配置控制模块的处理，形成和所述电路功能模块中描述的位宽和地址匹配的数据后，通过配置控制模块下载到电路功能模块中对应的参数中，完成位流的配置并验证完成。

本发明实施例提供的可编程电路系统的验证方法，通过在电路功能模块级按照位流配置信息进行上层电路的参数化的功能描述，这样在系统级网表抽取的时候，将直接提取上层电路的功能网表，而不是底层电路门级或者晶体管级的网表，使得在验证过程的编译和仿真阶段，提取的网表将占用系统服务器环境很少的资源，节约了系统运行的成本和效率；同时通过在内部使用N*M倍于现有技术中32bits的内部配置数据宽度进行位流配置，这两者相结合，将可编程芯片的系统验证过程的配置时间大大缩短，使得验证者不用花费大量的时间来等待配置完成，大大缩短验证时间周期，最终提升整体验证效率。此外，将现有技术中制约验证时间和复杂程度的字线位线移位器删除，使得本发明验证平台更加简化，配置数据不必经过冗余的复杂处理，进一步缩短了验证时间。对于系统规模较大的电路来讲，由于采用逐层向下进行形式验证的方法，确保了每一个层次的形式验证准确性，对于现有技术直接进行电路网表和功能描述进行形式验证的方式，将形式验证时间大大缩短，并且准确性提高，且使验证者更容易定位问题所在。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种可编程电路系统的验证方法，其特征在于，包括：

建立电路功能模块与位流配置信息的对照表；

根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证；

通过配置控制模块在电路网表中进行数据位宽大小设置；

将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序；

所述根据所述电路功能模块与位流配置信息的对照表，对各电路功能模块进行参数化的功能描述，同时进行各电路功能模块的电路网表与功能描述的形式验证包括：

在底层晶体管级进行弱驱动强度的非数字逻辑的晶体管的功能描述；

在门级电路层、基本逻辑单元和时序单元进行门级电路的功能描述；

根据门级电路的功能描述，在子电路模块提取电路网表，同时对子电路模块进行功能描述，将提取的电路网表与子电路模块的功能描述进行形式验证；

根据子电路模块的功能描述，在子电路模块的上层电路模块提取电路网表，同时对所述上层电路模块进行功能描述，将提取的电路网表与该上层电路模块的功能描述进行形式验证，直到电路功能模块级电路；

在电路功能模块级，根据所述电路功能模块与位流配置信息的对照表，对配置位流接口进行参数化，并对电路功能模块级电路进行功能描述，同时在电路功能模块提取电路网表，与电路功能模块的功能描述进行形式验证。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

根据电路系统的配置接口宽度，通过串并转换模块将普通配置宽度转换到预定位宽。

3.根据权利要求2所述的方法，其特征在于，所述通过配置控制模块在电路网表中进行数据位宽大小设置包括：

将数据位宽设置为一帧数据位宽的N倍，其中，N为大于等于1的整数。

4.根据权利要求3所述的方法，其特征在于，所述将每个电路模块中对应的数据位流根据生成的先后顺序，按照所设置的位宽大小重新设置数据顺序和相应的地址顺序包括：

根据N*M*32bits位宽的内部配置数据，根据总的配置位流总量不变，宽度深度进行相应的选择的原则，设置对应的地址顺序和地址深度，同时在电路功能模块级中的参数化中生成对应顺序的地址，其中，M为大于1的整数。

5.根据权利要求4所述的方法，其特征在于，所述根据电路系统的配置接口宽度，通过串并转换模块将普通配置宽度转换到预定位宽包括：

通过串并转换模块将普通配置宽度转换到内部N*M*32bits位宽。

6.根据权利要求4所述的方法，其特征在于，所述配置控制模块将每个周期发送的N*M*32bits位宽的数据直接译码到对应的电路功能模块级的对应的参数。

7.根据权利要求1所述的方法，其特征在于，所述电路功能模块包括可编程逻辑单元、可编程块存储器、可编程时钟管理模块和可编程DSP模块。

8.根据权利要求1所述的方法，其特征在于，所述弱驱动强度的非数字逻辑的晶体管包括弱上拉晶体管、弱下拉晶体管和电平恢复器。

9.根据权利要求1所述的方法，其特征在于，所述门级电路包括反相器、缓冲器、与非门、或非门、触发器、保持器和锁存器。