CN114846620B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN114846620B
CN114846620B CN202180007253.XA CN202180007253A CN114846620B CN 114846620 B CN114846620 B CN 114846620B CN 202180007253 A CN202180007253 A CN 202180007253A CN 114846620 B CN114846620 B CN 114846620B
Authority
CN
China
Prior art keywords
based semiconductor
nitrogen
semiconductor layer
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180007253.XA
Other languages
English (en)
Other versions
CN114846620A (zh
Inventor
杜子明
李长安
杜卫星
游政昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Priority to CN202211537170.4A priority Critical patent/CN116053294A/zh
Priority to CN202211534560.6A priority patent/CN116013957A/zh
Publication of CN114846620A publication Critical patent/CN114846620A/zh
Application granted granted Critical
Publication of CN114846620B publication Critical patent/CN114846620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件，包括第一和第二氮基半导体层、栅极电极和掺杂的氮基半导体层。掺杂的氮基半导体层设置在第二氮基半导体层和栅极电极之间。所述掺杂的氮基半导体层具有一对突出部分以及中间部分。突出部分未被栅极电极覆盖。中间部分位于突出部分之间。第二氮基半导体层具有第一部分和第二部分。第一部分位于中间部分下方。第二部分位于突出部分下方，并且第二氮基半导体层具有从高电负性元素群中选择的掺质的掺杂浓度，其中从第一部分到第二部分的掺杂浓度增加。

Description

半导体器件及其制造方法
技术领域
本发明一般涉及氮基半导体器件。更具体地说，本发明涉及一种具有负电荷离子的半导体器件。
背景技术
近年来，对高空穴迁移率晶体管(high-hole-mobility transistors,HHMT)的深入研究非常普遍，特别是在大功率开关和高频应用方面。III族氮基高空穴迁移率晶体管利用具有不同带隙的两种材料之间的异质结界面形成量子阱状结构，此结构容纳二维空穴气(2DHG)区域，以满足高功率/频率器件的要求。除了HEMT，具有异质结构的器件的示例还包括异质结双极晶体管(heterojunction bipolar transistors,HBT)、异质结场效应晶体管(heterojunction field effect transistor,HFET)和调制掺杂FET(modulation-dopedFETs,MODFET)。
发明内容
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、栅极电极和掺杂的氮基半导体层。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙。栅极电极设置在第二氮基半导体层上方。掺杂的氮基半导体层设置在第二氮基半导体层和栅极电极之间。掺杂的氮基半导体层具有一对相对突出部分以及中间部分。突出部分未被栅极电极所覆盖，中间部分在突出部分之间。第二氮基半导体层具有第一部分和第二部分，第一部分位于中间部分下方，第二部分位于突出部分下方。第二氮基半导体层具有从高电负性元素群中选择的掺质的掺杂浓度，其中掺质从高电负性元素群中选择，其中掺杂浓度从第一部分到第二部分的掺杂浓度增加。
根据本发明的一个方面，提供了一种制造半导体器件的方法。方法包括以下步骤。形成第一氮基半导体层。在第一氮基半导体层上形成第二氮基半导体层。在第二氮基半导体层上形成掺杂的氮基半导体毯覆层。在掺杂的氮基半导体毯覆层上形成栅极电极毯覆层。第一介电层形成在栅极电极毯覆层上。将栅极电极毯覆层和第一介电层图案化以形成由图案化的第一介电层覆盖的栅极电极，从而暴露掺杂的氮基半导体毯覆层。执行离子注入工艺，以使第二氮基半导体层的至少一部分掺杂有选自高电负性元素群的掺质，其中至少一部分在暴露的掺杂的氮基半导体毯覆层下方。去除暴露的掺杂的氮基半导体毯覆层。
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、栅极电极和掺杂的氮基半导体层。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙。栅极电极设置在第二氮基半导体层上方。掺杂的氮基半导体层设置在第二氮基半导体层和栅极电极之间。掺杂的氮基半导体层具有一对相对的侧表面，侧表面彼此间隔的距离大于栅极电极的宽度。第二氮基半导体层具有掺质的掺杂浓度，掺质从高电负性元素群中选择，并且掺杂浓度在第二掺杂的氮基半导体层的侧表面之间先降然后升。
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、栅极电极、源极电极、漏极电极和一群负电荷离子。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙，以便在它们之间形成具有二维电子气(2DEG)区域的异质结。栅极电极设置在第二氮基半导体层上方。源极电极和漏极电极设置在第二氮基半导体层上方。栅极电极位于源极电极和漏极电极之间，以界定栅极电极和漏极电极之间的漂移区。将一群负电荷离子注入漂移区和2DEG区，并与栅极电极和漏极电极隔开，与栅极电极和漏极电极正下方的区隔开。栅极电极比漏极电极更接近负电荷离子，以使负电荷离子耗尽栅极电极附近的2DEG区域的至少一部分。
根据本发明的一个方面，提供了一种制造半导体器件的方法。方法包括以下步骤。形成第一氮基半导体层。在第一氮基半导体层上形成第二氮基半导体层。在第二氮基半导体层上形成掺杂的氮基半导体毯覆层。在掺杂的氮基半导体毯覆层上形成具有至少一个开口的掩模，以暴露掺杂的氮基半导体毯覆层的至少一部分。使用负电荷离子来执行离子注入工艺，以将负电荷离子分布在掺杂的氮基半导体毯覆层的暴露部分中，以及将负电荷离子分布在掺杂的氮基半导体毯覆层的暴露部分下方的第二氮基半导体层的一部分中。将掩模从掺杂的氮基半导体毯覆层上去除。掺杂的氮基半导体毯覆层以使该掺杂的氮基半导体毯覆层的暴露部分被去除，从而形成掺杂的氮基半导体层。对掺杂的氮基半导体毯覆层进行图案化，以去除掺杂的氮基半导体毯覆层的暴露部分，从而形成掺杂的氮基半导体层。将掩模从掺杂的氮基半导体毯覆层上去除。对掺杂的氮基半导体毯覆层进行图案化，以去除掺杂的氮基半导体毯覆层的暴露部分，从而形成掺杂的氮基半导体层。
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、至少一个高电阻区块、栅极电极和掺杂的氮基半导体层。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙。至少一个高电阻区块由一群负电荷离子形成，并嵌入第二氮基半导体层中。源极电极和漏极电极设置在第二氮基半导体层上方，并与高电阻区块隔开。栅极电极设置在第二氮基半导体层上方以及在源极电极和漏极电极之间。栅极电极与高电阻区块垂直和水平分离。掺杂的氮基半导体层设置在第二氮基半导体层和栅极电极之间，并与高电阻区块垂直分离。
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、一群负电荷离子和场板。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙，以便在它们之间形成具有二维电子气(2DEG)区域的异质结。栅极电极和漏极电极设置在第二氮基半导体层上方，以界定它们之间的漂移区。将负电荷离子群注入漂移区，并与栅极电极和漏极电极正下方的区域隔开，以在第二氮基半导体层中形成至少一个高电阻区块。场板设置在栅极电极上，并在栅极电极和高电阻区块之间的区域中延伸。
根据本发明的一个方面，提供了一种制造半导体器件的方法。方法包括以下步骤。形成第一氮基半导体层。在第一氮基半导体层上形成第二氮基半导体层。在第二氮基半导体层上形成栅极电极。形成第一介电层以覆盖栅极电极。在第二氮基半导体层和第一介电层上形成具有开口的掩模，以使第二氮基半导体层的至少一部分从开口暴露。执行离子注入工艺，以使第二氮基半导体层的暴露部分掺杂有掺质，以便在第二氮基半导体层中形成高电阻区块，其中掺质选自高电负性元素群。在栅极电极上形成场板，并场板在栅极电极和高电阻区块之间的区域中延伸。
根据本发明的一个方面，提供了一种半导体器件。半导体器件包括第一氮基半导体层、第二氮基半导体层、至少一个高电阻区块、漏极电极、栅极电极和场板。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙大于第一氮基半导体层的带隙。至少一个高电阻区块由一群负电荷离子形成，并掺杂在第二氮基半导体层中。漏极电极设置在第二氮基半导体层上方，并与高电阻区块隔开。栅极电极设置在第二氮基半导体层上方，并与高电阻区块垂直和水平分离。场板设置在栅极电极上方。场板在第二氮基半导体层上的垂直投影至少部分地与高电阻区块重叠。
通过上述配置，通过将掺质至少注入第二氮基半导体层(例如势垒层)，可以修改半导体器件的电场分布。因此，可以在不使用任何场板或仅使用单个场板的情况下制造半导体器件。
附图说明
当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。本发明的实施例在下文中可对照附图以进行更详细的描述，其中：
图1A是根据本发明的一些实施例的半导体器件的垂直截面图；
图1B是图1A中区域A的放大垂直截面图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H显示了根据本发明一些实施例的半导体器件制造方法的不同阶段图；
图3是根据本发明的一些实施例的半导体器件区域的放大垂直截面图；
图4是根据本发明一些实施例的半导体器件的垂直截面图；
图5A是根据本发明一些实施例的半导体器件的俯视图；
图5B是图5A中半导体器件的垂直截面图；
图5C是图5B中半导体器件的一个区域中负电荷离子的分布；
图6A、图6B、图6C和图6D显示了根据本发明的一些实施例的制造半导体器件的方法的不同阶段图；
图7是根据本发明的一些实施例的半导体器件的俯视图；
图8是根据本发明的一些实施例的半导体器件的俯视图；
图9是根据本发明的一些实施例的半导体器件的俯视图；
图10A是根据本发明的一些实施例的半导体器件的俯视图；
图10B是图10A中半导体器件的垂直截面图；
图10C是图10B中半导体器件的一个区域中带负电离子的分布；
图11A、图11B、图11C、图11D、图11E、图11F、图11G和图11H示出了根据本发明的一些实施例的半导体器件制造方法的不同阶段图；
图12是根据本发明的一些实施例的半导体器件的垂直截面图；
图13是根据本发明的一些实施例的半导体器件的俯视图；
图14是根据本发明的一些实施例的半导体器件的俯视图；
图15是根据本发明的一些实施例的半导体器件的俯视图；
图16是根据本发明的一些实施例的半导体器件的垂直截面图；以及
图17A、图17B、图17C和图17D示出了根据本发明的一些实施例的制造半导体器件的方法的不同阶段图。
具体实施方式
于全部的附图和详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本揭露内容的实施方式。
于空间描述中，像是“上”、“下”、“上方”、“左侧”、“右侧”、“下方”、“顶部”、“底部”、“纵向”、“横向”、“一侧”、“较高”、“较低”、“较上”、“之上”、“之下”等的用语，是针对某个组件或是由组件所构成的群组的某个平面定义的，对于组件的定向可如其对应图所示。应当理解，这里使用的空间描述仅用于说明目的，并且在此所描述的结构于实务上的体现可以是以任何方向或方式设置于空间中，对此的前提为，本发明内容的实施方式的优点不因如此设置而偏离。
此外，需注意的是，对于描绘为近似矩形的各种结构的实际形状，在实际器件中，其可能是弯曲的、具有圆形的边缘、或是具有一些不均匀的厚度等，这是由于器件的制造条件造成的。本发明内容中，使用直线和直角绘示仅用于方便表示层体和技术特征。
于下面的描述中，半导体器件/芯片/封装以及其制造方法等被列为优选实例。本领域技术人员将能理解到，可以在不脱离本发明的范围以及精神的情况下进行修改，包括添加以及/或替换。特定细节可以省略，目的为避免使本发明模糊不清；然而，本发明内容是为了使本领域技术人员能够在不进行过度实验的情况下，实现本发明内容中的教示。
图1A是根据本发明的一些实施例的半导体器件1A的垂直截面图。图1B是图1A中区域A的放大垂直截面图。图1A和1B中标记了方向D1和D2，其中方向D1与方向D2不同。在一些实施例中，方向D1和D2彼此垂直。例如，方向D1是图1A和1B的水平方向，且方向D2是图1A和1B的垂直方向。
半导体器件1A包括衬底10、缓冲层12、氮基半导体层14A和16A、电极20和22、掺杂的氮基半导体层32A、栅极电极34、介电层50、52和54、钝化层60、接触通孔70和72、图案化电路层80。
衬底10可以是半导体衬底。衬底10的示例性材料可包括，例如但不限于，硅(Si)、硅锗(SiGe)、碳化硅(SiC)、砷化镓、p型掺杂的硅、n型掺杂的硅、蓝宝石、绝缘体上半导体(例如绝缘体上硅(silicon on insulator,SOI))或其他合适的衬底材料。在一些实施例中，衬底10可包括，例如但不限于，III族元素、IV族元素、V族元素或其组合(例如，III-V族化合物)。在其他实施例中，衬底10可包括，例如但不限于，一个或多个其他特征，例如掺杂区域(doped region)、埋层(buried layer)、外延层(epitaxial(epi)layer)或其组合。
缓冲层12可设置在衬底10上/上方/之上。缓冲层12可以设置在衬底10和氮基半导体层14A之间。缓冲层12可以被配置为减少衬底10和氮基半导体层14A之间的晶格和热失配，从而修复由于失配(mismatches)/差异(difference)引起的缺陷。缓冲层12可包括III-V族化合物。III-V族化合物可包括，例如但不限于，铝、镓、铟、氮或其组合。因此，缓冲层12的示例性材料还可以包括，例如但不限于，氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。在一些实施例中，半导体器件1A可进一步包括成核层(nucleation layer,未示出)。成核层可以形成于衬底10和缓冲层12之间。成核层可被配置为提供过渡层(transition)以适应衬底10和缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可包括，例如但不限于，氮化铝(AlN)或其任何合金。
氮基半导体层14A设置在缓冲层12上/上方/之上。氮基半导体层16A设置在氮基半导体层14A上/上方/之上。氮基半导体层14A的示例性材料可包括，例如但不限于，氮化物或III-V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N，其中x+y≤1，AlxGa(1–x)N其中x≤1。氮基半导体层16A的示例性材料可包括，例如但不限于，氮化物或III-V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N，其中x+y≤1，AlyGa(1–y)N其中y≤1。
可选择氮基半导体层14A和16A的示例性材料，以使氮基半导体层16A的带隙(即禁带宽度(forbidden band width))大于/高于氮基半导体层14A的带隙，这导致它们的电子亲合性彼此不同，并在其间形成异质结(heterojunction)。例如，当氮基半导体层14A被选择为具有约3.4ev的带隙的非刻意掺杂的氮化镓(GaN)层(或可被称为未掺杂氮化镓层)时，氮基半导体层16A可被选择为具有约4.0ev的带隙的氮化铝镓(AlGaN)层。因此，氮基半导体层14A和16A可分别作为沟道层(channel layer)和势垒层(barrier layer)。在沟道层和势垒层之间的结合界面处产生三角形阱势，以使电子在三角形阱中积聚，从而在异质结附近产生二维电子气(two-dimensional electron gas,2DEG)区域。因此，半导体器件1A可包括至少一个氮化镓基(GaN-based)的高电子迁移率晶体管(high-electron-mobilitytransistor,HEMT)。
电极20和22可设置在氮基半导体层16A上/上方/之上。电极20和22可与氮基半导体层16A接触。在一些实施例中，电极20可以作为源极电极。在一些实施例中，电极20可作为漏极电极。在一些实施例中，电极22可以作为源极电极。在一些实施例中，电极22可作为漏极电极。电极20和22的作用取决于器件设计。
在一些实施例中，电极20和22可包括，例如但不限于，金属、合金、掺杂的半导体材料(例如掺杂的晶体硅)、化合物(例如硅化物和氮化物)、其他导体材料或其组合。电极20和22的示例性材料可包括，例如但不限于，钛(Ti)、铝硅(AlSi)、氮化钛(TiN)或其组合。电极20和22中的每一个可以是单层，也可以是相同或不同组成的多层。电极20和22与氮基半导体层16A形成欧姆接触。此外，可以通过向电极20和22施加钛(Ti)、铝(Al)或其他合适的材料来实现欧姆接触。在一些实施例中，每一个电极20和22由至少一个共形层和导电填充形成。共形层可以包覆导电填料。共形层的示例性材料，例如但不限于，钛(Ti)、钽(Ta)、氮化钛(TiN)、铝(Al)、金(Au)、铝硅(AlSi)、镍(Ni)、铂(Pt)或其组合。导电填料的示例性材料可包括，例如但不限于，铝硅(AlSi)、铝铜(AlCu)或其组合。
掺杂的氮基半导体层32A可设置在氮基半导体层16A上/上方/之上。掺杂的氮基半导体层32A可与氮基半导体层16A接触。掺杂的氮基半导体层32A可设置于(位于)电极20和22之间。掺杂的氮基半导体层32A可以具有，例如是，矩形轮廓。在一些实施例中，掺杂的氮基半导体层32A可以具有，例如是，梯形轮廓。
栅极电极34可设置在掺杂的氮基半导体层32A上/上方/之上。栅极电极34可与掺杂的氮基半导体层32A接触，以使掺杂的氮基半导体层32A可设置/夹设在栅极电极34和氮基半导体层16A之间。掺杂的氮基半导体层32A具有一对相对的侧表面，它们彼此之间所间隔出的距离大于栅极电极34的宽度。栅极电极34可设置/位于电极20和22之间。电极22和栅极电极34之间的距离大于电极20和栅极电极34之间的距离。栅极电极34和掺杂的氮基半导体层32A可以作为栅极结构。
在图1A的示例性图示中，半导体器件1A是增强模式器件(enhancement modedevice)，当栅极电极34大约处于零偏置(zero bias)时，其处于常闭状态(normally-offstate)。具体而言，掺杂的氮基半导体层32A可与氮基半导体层16A形成至少一个p-n结，以耗尽2DEG区域，这样，与对应的栅极电极34下方的位置相对应的2DEG区域的至少一个区块与2DEG区域的其余部分具有不同的特性(例如，不同的电子浓度)，因此被阻断。
由于这种机制，半导体器件1A具有常闭特性。换句话说，当没有向栅极电极34施加电压或施加到栅极电极34的电压小于阈值电压(即，在栅极电极34下方形成反转层所需的最小电压)时，栅极电极34下方的2DEG区域的区块持续被阻断，故没有电流流过此区域。
掺杂的氮基半导体层32A的示例性材料可以是p型掺杂材料。掺杂的氮基半导体层32A可包括，例如但不限于，p型掺杂的III-V族氮化物半导体材料，例如p型氮化镓(GaN)、p型氮化铝镓(AlGaN)、p型氮化铟(InN)、p型氮化铝铟(AlInN)、p型氮化铟镓(InGaN)、p型氮化铝铟镓(AlInGaN)或其组合。在一些实施例中，p型掺杂材料通过p型不纯物，例如铍(Be)、锌(Zn)、镉(Cd)和镁(Mg)等掺质来实现。
在一些实施例中，栅极电极34可包括金属或金属化合物。栅极电极34可形成为单层，或具有相同或不同组成的多层。金属或金属化合物的示例性材料可包括，例如但不限于，钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、金属合金或其化合物或其他金属化合物。在一些实施例中，栅极电极34的示例性材料可包括，例如但不限于，氮化物、氧化物、硅化物、掺杂的半导体或其组合。电极20和22以及栅极电极34可以构成具有2DEG区域的氮化镓基(GaN-based)的HEMT器件。
在一些实施例中，氮基半导体层14A包括未掺杂的氮化镓，氮基半导体层16A包括氮化铝镓(AlGaN)，并且掺杂的氮基半导体层32A是p型氮化镓层，其可以向上弯曲底层能带结构并耗尽2DEG区域的相应区块，从而将半导体器件1A置于关闭状态。
为了避免栅极电极边缘附近的强峰值电场引起的击穿现象，半导体器件中通常采用多场板(即外加场板的数量大于两个)，以使电场分布更加均匀。然而，过多场板的配置可能会导致不必要的寄生/杂散电容，而限制器件的最大工作频率，降低器件电性能和可靠性。此外，多场板的引入将增加装置的工艺复杂性。因此，需要将器件的性能提高。
至少为了避免上述问题，本发明提供了一种抑制击穿现象的新方法。
在本发明的实施例中，藉由将带负电离子(从高电负性元素群中选择)区域性地掺杂到氮基半导体层16A(例如，势垒层)中以修改其电特性，从而改善半导体器件1A中的电场分布。高电负性元素群中元素的电负性(electronegativity)大于氮的电负性，如氟(F)或氯(Cl)。详细机制描述如下。
参考图1B，掺杂的氮基半导体层32A包括中间部分322A，以及一对相对的突出部分324A和326A。中间部分322A在栅极电极34正下方。中间部分322A的宽度可由栅极电极34所界定。中间部分322A被栅极电极34所覆盖。中间部分322A的边界与栅极电极34的相对两侧壁重合。
中间部分322A位于突出部分324A和326A之间。突出部分324A和326A未被栅极电极34所覆盖。突出部分324A的宽度与突出部分326A的宽度相同。在一些实施例中，突出部分324A的宽度可以不同于突出部分326A的宽度。例如，突出部分326A的宽度可以大于突出部分326A的宽度，以使宽度设计可以匹配电极20、22和栅极电极34的距离关系，从而改善半导体器件1A的电性能。
参考图1B，氮基半导体层16A包括部分162A、164A、166A、168A和169A。部分162A位于中间部分322A下方。部分164A和166A分别位于部分324A和326A下方。掺杂的氮基半导体层32A具有左侧表面，其左侧表面从部分164A和168A之间的界面向上延伸。掺杂的氮基半导体层32A具有右侧表面，其右侧表面从部分166A和169A之间的界面向上延伸。部分168A和169A分别紧靠部分164A和166A。部分168A具有的上表面低于部分324A的位置，以使部分168A和324A可以共同形成台阶轮廓。类似配置可应用于部分169A和326A。
在半导体器件1A的制造过程中，在形成掺杂的氮基半导体层32A和栅极电极34之后，对所得结构执行离子注入工艺，其中栅极电极34作为掩模。应用于离子注入工艺的掺质可以从高电负性元素群中选择。在一些实施例中，高电负性元素群可包括氟(F)或氯(Cl)。
沿线A-A'，线B-B'，和线C-C'的掺杂浓度分布如图1B所示。请参照沿线A-A′的浓度分布，由于在离子注入工艺中栅极电极34可以阻止/阻碍掺质掺入/进入部分162A和322A，因此在部分162A和322A中，掺质的掺杂浓度为零或接近零。
此外，在其他区域，可以通过改变离子注入能量以良好地控制掺质的掺杂深度，以使在离子注入工艺中，大部分的掺质可以掺杂到部分164A、166A、168A和169A中。
请参照沿线B-B'的浓度分布，突出部分324A和326A的大部分中掺质的掺杂浓度为零或接近零。突出部分324A和326A分别具有靠近部分164A和166A的底部部分，并且上述的底部部分被掺杂，以使在其内部的掺质的掺杂浓度沿着其厚度方向(例如，方向D2)从零线性地变化至一非零常数。
氮基半导体层16A的部分164A和166A的掺杂浓度沿其厚度方向(例如，方向D2)保持恒定。掺杂的氮基半导体层32A的突出部分324A和326A中的每一个被掺杂，以使其所具有的掺质的掺杂浓度小于部分164A和166A的掺杂浓度。
氮基半导体层14A具有位于氮基半导体层16A的部分164A/166A下方的顶部，并且此顶部的掺质的掺杂浓度沿着其厚度方向(例如，方向D2)从一非零常数线性地变化至零。
由于负电荷离子被引入/注入到层(例如，氮基半导体层16A)中的间隙位置，从高电负性元素群中选择的负电荷离子可作为氮基半导体层16A中的负固定电荷，从而导致势垒层的电势增加。因此，部分164A和部分166A正下方的2DEG区域的区块被耗尽。因此，此配置可以降低栅极电极34边缘附近的电场线密度，以减轻栅极电极34附近电场的峰值强度，从而抑制击穿现象。故，半导体器件1A在不需使用场板的情况下可以具有良好的电性能。
此外，为了避免负电荷离子对半导体器件1A中2DEG区域的其余部分产生影响，应去除部分168A和部分169A中的掺质。
具体而言，在离子注入工艺之后，可以形成介电层52以覆盖部分324A和326A，并且部分168A和169A未被介电层52所覆盖。然后，执行退火处理以去除氮基半导体层16A的部分168A和169A中的一些掺质。
就此而言，请参照沿线C-C'的浓度分布，部分168A和169A的掺杂浓度可为零或在其上表面接近零。这种浓度分布可以通过执行退火工艺来实现。
应注意，在退火工艺之前，可在部分324A和326A上形成介电层52，以避免掺质由于退火工艺而从部分324A和326A扩散。由于掺质可以通过执行退火工艺从部分168A和169A去除，因此2DEG区域的相应区块可免受掺质的干扰。
在离子注入工艺和退火工艺之后，掺质可以保持/保留在部分164A和166A中，而不是在部分168A和169A以及大部分的部分162A中。由于退火工艺，部分168A和169A的掺杂浓度为零或接近零。由于在离子注入工艺中栅极电极34的阻碍，氮基半导体层的部分162A的大部分掺杂浓度为零或接近零。
在一些实施例中，部分162A具有与部分164A/166A邻接的部分，此部分的掺杂浓度沿其宽度方向(例如，方向D1)线性地变化。由于退火工艺，部分168A/169A的掺杂浓度小于部分164A/166A的掺杂浓度。从部分168A到部分169A的掺杂浓度，沿着方向D1依序为：保持为零、从零增加至一非零常数、保持此非零常数、从此非零常数减小至零、保持为零、增加到非零常数、保持非零常数，然后再减小至零。在一些实施例中，氮基半导体层16A的掺杂浓度的增加/减少是连续的。
这种掺杂浓度分布的原因是：为2DEG区而形塑耗尽区。若是分布密度太高，电阻率也会很高，这不利于器件的导通电阻。若是分布密度太低，器件将很难保持有效的常闭状态，故而导致漏电流问题。
参考图1A和1B，介电层50可设置在栅极电极34上/上方/之上。介电层50具有一对相对侧表面，其分别连接栅极电极34的两个相对侧表面。介电层50的示例性材料可以包括，例如但不限于，介电材料。例如，介电层50可以包括氮化硅(SiNx)层、氧化硅(SiOx)层、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物、氮化物、等离子体增强氧化物(plasma enhanced oxide,PEOX)或其组合。
介电层52可设置在掺杂的氮基半导体层32A上/上方/之上。介电层52覆盖栅极电极34和介电层50的侧表面。介电层52覆盖掺杂的氮基半导体层32A的突出部分324A和326A，并且掺杂的氮基半导体层32A的两个相对侧表面未被介电层52所覆盖。介电层52的示例性材料可以相同或相似于介电层50的材料。
介电层54可设置在氮基半导体层16A上/上方/之上，并覆盖介电层52以形成突出部分。介电层54具有多个通孔TH以暴露氮基半导体层16A。电极20和22可以通过通孔TH延伸(即，电极20和22贯穿介电层54)，以便与氮基半导体层16A接触。介电层54的示例性材料可以相同或相似于介电层50的材料。
钝化层60可设置在电极20、22和介电层54上/上方/之上。钝化层60的示例性材料可以相同或相似于钝化层60的材料。此外，钝化层60可以作为平坦化层(planarizationlayer)，其具有支撑其他层/元件的水平上表面。在一些实施例中，钝化层60可以形成为较厚的层，并且在钝化层60上执行平坦化工艺，例如化学机械抛光(chemical mechanicalpolish,CMP)工艺，以去除多余部分，从而形成水平的上表面。
接触通孔70设置在钝化层60内。接触通孔70可以贯穿钝化层60。接触通孔70可纵向地延伸以连接电极20和22。接触通孔72位于栅极电极34正上/上方/之上。接触通孔72贯穿介电层50、52和54以及钝化层60，以便连接栅极电极34。接触通孔70和72的上表面未被钝化层60所覆盖。接触通孔70和72的示范性材料可包括，例如但不限于，导电材料，例如金属或合金。
图案化电路层80可设置在钝化层60及导电通孔70和72上/上方/之上。图案化电路层80与导电通孔70和72接触。图案化电路层80可以具有金属线(metal lines)、焊垫(pads)、迹线(traces)或其组合，以使图案化电路层80可以形成至少一个电路。图案化电路层80的示例性材料可以相同或相似于接触通孔70和72的材料。
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H显示了制造半导体器件1A的方法的不同阶段图，如下所述。在下文中，沉积技术可包括但不限于原子层沉积(atomic layerdeposition(ALD))、物理气相沉积(physical vapor deposition(PVD))、化学气相沉积(chemical vapor deposition(CVD))、金属有机CVD(metal organic CVD(MOCVD))、等离子体增强CVD(plasma enhanced CVD(PECVD))、低压CVD(low-pressure CVD(LPCVD))、等离子体辅助气相沉积(plasma-assisted vapor deposition)、外延生长(epitaxial growth)或其他合适的工艺。
参考图2A，可通过使用沉积技术在衬底10上/上方/之上形成缓冲层12。通过使用沉积技术，可以在缓冲层12上/上方/之上形成氮基半导体层14A。通过使用沉积技术，可以在氮基半导体层14A上/上方/之上形成氮基半导体层16A，从而在它们之间形成异质结(heterojunction)。可在氮基半导体层16A上/上方/之上形成掺杂的氮基半导体毯覆层82。栅极电极毯覆层84可以形成在掺杂的氮基半导体毯覆层82上/上方/之上。栅极电极毯覆层84的材料可以是导电材料；因此，栅极电极毯覆层84可以作为导电毯覆层。介电毯覆层86可以形成在栅极电极毯覆层84上/上方/之上。
参考图2B，可以在介电层86上形成掩模层ML1。掩模层ML1的形成可包括图案化工艺。在图案化工艺之后，可以暴露介电层86的一些部分。
参考图2C，在栅极电极毯覆层84和介电毯覆层86上执行图案化工艺，以形成栅极电极34和介电层50。栅极电极34被介电层50覆盖。掺杂的氮基半导体毯覆层82的至少一部分被栅极电极34和介电层50所暴露。
参考图2D，使用栅极电极34作为掩模来执行离子注入工艺，以使在暴露的掺杂的氮基半导体毯覆层82下方的氮基半导体层16A的至少一部分掺杂有掺质，其中此掺质为从高电负性元素群中选择的，此掺质被描绘为小粒子。在一些实施例中，掺杂的氮基半导体毯覆层82的至少一部分掺杂有掺质。在一些实施例中，高电负性元素群可包括氟(F)或氯(Cl)。就此而言，可以通过改变离子注入能量来调整掺质的掺杂深度，以使大多数掺质可以掺杂到氮基半导体层16A中。在一些实施例中，可以将掺质掺杂到掺杂的氮基半导体毯覆层82的一部分(与氮基半导体层16A相邻的部分)中。在一些实施例中，可以将掺质掺杂到与氮基半导体层16A相邻的氮基半导体层14A的一部分中。
参考图2E，可以形成介电毯覆层90以覆盖图2D所成结构。
参考图2F，在介电毯覆层90上执行图案化工艺，以形成介电层52以覆盖栅极电极34和介电层50，从而暴露出掺杂的氮基半导体毯覆层82的至少一部分。
参考图2G，在掺杂的氮基半导体毯覆层82上执行图案化处理，以去除暴露的掺杂的氮基半导体毯覆层82的多余部分，从而形成掺杂的氮基半导体层32A。氮基半导体层16A的至少一部分可被暴露。形成的掺杂的氮基半导体层32A的宽度比栅极电极34的宽度宽。
然后，可执行退火工艺以去除暴露的氮基半导体层16A中的掺质。由于在退火工艺中掺杂的氮基半导体层32A被介电层52所覆盖，氮基半导体层16A的一部分(位于掺杂的氮基半导体层32A正下方)内的掺质仍然可以保持/保留。
参考图2H，可以形成介电层54，以覆盖图2G所成结构，从而暴露出氮基半导体层16A的至少一部分。介电层54的形成包括沉积技术和图案化工艺。在一些实施例中，可以执行沉积技术以形成毯覆层，并且可以执行图案化工艺以去除其多余部分。在一些实施例中，图案化工艺可包括光刻(photolithography)、曝光(exposure)和显影(development)、蚀刻(etching)、其他合适的工艺或其组合。此后，可以形成电极20和22、接触通孔70和72、钝化层60和图案化电路层80，从而获得如图1A所示的半导体器件1A的配置。
图3是根据本发明的一些实施例的半导体器件1B的区域的放大垂直截面图。方向D1和D2如图3所示。半导体器件1B类似于如图1A和图1B所示的半导体器件1A。在本实施例中，掺杂浓度轮廓与上一个实施例不同。
在本实施例中，整个部分324B和326B的掺杂浓度为零或接近零。整个氮基半导体层14B的掺杂浓度为零或接近零。
参照沿线A-A'的浓度分布，氮基半导体层16B的部分166B的掺杂浓度可沿其厚度方向(例如，方向D2)线性地变化。或者，氮基半导体层16B的部分166B的掺杂浓度可以沿着其厚度方向(例如，方向D2)先增加然后降低。掺杂浓度和深度之间的关系曲线可以是曲线。
参照沿线C-C'的浓度分布，部分168B和169B的掺杂浓度大于零。也就是说，部分168B和169B的掺杂浓度可以大于在部分164B和166B之间的氮基半导体层16B的部分的掺杂浓度。
在半导体器件1B的制造过程中，可以通过调整参数来控制上述掺质的掺杂分布。在一些实施例中，参数可包括离子注入能量。在一些实施例中，参数可包括光罩的轮廓，例如灰度掩模(gray-tone mask)或半色调掩模(half-tone mask)，以便在离子注入工艺中调整离子注入能量。在一些实施例中，参数可以包括退火时间。
图4是根据本发明的一些实施例的半导体器件1C的垂直截面图。半导体器件1C类似于如图1A描述和所示的半导体器件1A，不同之处在于：氮基半导体层16A被氮基半导体层16C替换。
氮基半导体层16C包括部分162C、164C和169C。部分162C位于栅极电极34正下方。部分164C位于部分162C和169C之间。氮基半导体层16C的部分169C具有上表面，其低于部分164C和中间部分162C的位置。部分162C、164C和169C可共同形成台阶轮廓。
在半导体器件1C的制造过程中，掺杂的氮基半导体层32C的图案化工艺可以进一步去除氮基半导体层16C的一些顶部。去除氮基半导体层16C的顶部可以形成台阶轮廓。这样的轮廓有利于控制掺质的分布。
图5A是根据本发明的一些实施例的半导体器件1D的俯视图。图5B是图5A中半导体器件1D的垂直截面图。半导体器件1D类似于如图1A描述和所示的半导体器件1A，不同之处在于：负电荷离子的分布不同。方向D1、D2和D3标记在图5A和5B中。方向D1、D2和D3彼此不同。在一些实施例中，方向D1、D2和D3相互垂直。
半导体器件1D包括衬底10、缓冲层12、氮基半导体层14D和16D、电极20和22、掺杂的氮基半导体层32D、栅极电极34、介电层54、钝化层60、接触通孔70、图案化电路层80、一群负电荷离子92。于下方段落省略对上述相同或类似层的描述。
在栅极电极34和电极22之间界定漂移区DR。一群负电荷离子92(从高电负性元素群中选择)被注入/掺杂到氮基半导体层14D中的漂移区DR和2DEG区上，以使高电阻区块94D由此群负电荷离子92所形成。高电阻区块94D嵌入氮基半导体层16D(例如，势垒层)中。
掺杂的氮基半导体层32D和栅极电极34与负电荷离子92垂直隔开/分离。掺杂的氮基半导体层32D和栅极电极34与高电阻区块94D垂直隔开/分离。负电荷离子92与栅极电极32和电极22正下方的区/区域隔开。负电荷离子92与氮基半导体层16D和介电层54之间形成的界面相邻。高电阻区块94D与电极20和22隔开。栅极电极34垂直和水平与高电阻区块94D分离。栅极电极34比电极22更接近负电荷离子92，以使负电荷离子92可以耗尽栅极电极34附近的2DEG区域的至少一部分，从而重新排列/重新分布其内的电场分布。
因此，可以降低栅极电极34边缘附近的电场线密度，以减轻栅极电极34附近电场的峰值强度，从而抑制击穿现象。半导体器件1D在不需使用场板的情况下可以具有良好的电性能。
参考图5A，从半导体器件1A的俯视图观之，栅极电极34和电极20、22可沿着方向D3延伸。负电荷离子92沿方向D3分布，以在漂移区DR中形成连续的高电阻条带94。高电阻条带94D、栅极电极34、电极20和电极22沿同一方向D3延伸。
图5C是图5B中半导体器件1D的区域中带负电离子的分布。负电荷离子92从氮基半导体层16D的上表面分布至其下表面。负电荷离子92的分布密度从氮基半导体层16D的上表面到下表面变化。沿着氮基半导体层16D的上表面指向下表面的方向D2(即，从介电层54指向氮基半导体层16D的方向)，氮基半导体层16D中的负电荷离子92的分布密度不均匀。氮基半导体层16D中负电荷离子92的分布密度沿方向D2先增大后减小。在一些实施例中，负电荷离子92沿氮基半导体层16D的厚度方向(例如，方向D2)的分布可以是正态分布(normaldistribution)。
这种分布密度的原因是：为2DEG区而形塑耗尽区。若是分布密度太高，电阻率也会变得很高，这不利于器件的导通电阻。若是分布密度太低，器件将很难保持有效的常闭状态，故至少会发生一次漏电流。通过如图5C所示的分布密度，半导体器件1D可免于使用场板，从而避免场板引起的工艺复杂性问题。因此，如图5B所示的结构不包括任何场板。但在本发明中，是否在半导体器件1D的结构中引入场板是未被限制的。
在一些实施例中，带负电离子92的分布可由离子注入工艺的注入能量决定。例如，通过控制注入能量，可以将负电荷离子掺杂到氮基半导体层16D中，以使负电荷离子92可以与氮基半导体层16D的上表面和下表面隔开。
图6A、图6B、图6C和图6D显示了制造半导体器件1D的方法的不同阶段图，如下所述。
参考图6A，可以通过使用沉积技术在衬底10上/上方/之上形成缓冲层12。通过使用沉积技术，可以在缓冲层12上/上方/之上形成氮基半导体层14D。通过使用沉积技术，可以在氮基半导体层14D上/上方/之上形成氮基半导体层16D，从而在它们之间形成异质结。可在氮基半导体层16D上/上方/之上形成掺杂的氮基半导体毯覆层82。在掺杂的氮基半导体毯覆层82上形成具有至少一个开口OP的掩模层ML2。掩模层ML2的开口OP可暴露掺杂的氮基半导体毯覆层82的至少一部分EP，其中掩模层ML2的开口OP为条带状。
参考图6B，使用负电荷离子92执行离子注入工艺，以分布负电荷离子92。负电荷离子92分布在掺杂的氮基半导体毯覆层82的暴露部分EP中。负电荷离子92分布在氮基半导体层16D的部分P中，且此部分P位于掺杂的氮基半导体毯覆层82的暴露部分EP下方。
参考图6C，从掺杂的氮基半导体毯覆层82去除掩模层ML2。在掺杂的氮基半导体毯覆层82上形成栅极电极毯覆层84。
参考图6D，在掺杂的氮基半导体毯覆层82上执行图案化工艺，以去除掺杂的氮基半导体毯覆层82的暴露部分EP。因此，形成掺杂的氮基半导体层32D，并且掺杂的氮基半导体层32D与负电荷离子92隔开。栅极电极34(例如，栅极电极层)形成在掺杂的氮基半导体层32D上/上方/之上，并且与负电荷离子92隔开。栅极电极34的形成包括沉积技术和图案化工艺。此后，可以形成电极20和22、接触通孔70和72、介电层54、钝化层60和图案化电路层80，从而获得如图5B所示的半导体器件1D的配置。
图7是根据本发明的一些实施例的半导体器件1E的俯视图。半导体器件1E类似于如图5A描述和所示的半导体器件1D，不同之处在于：高电阻区块94D被多个分离的高电阻区块94E代替。
在本实施例中，负电荷离子92沿着方向D3分布，方向D3相同于与电极20和22的延伸方向。响应于负电荷离子92，在漂移区DR中形成高电阻区块94E。高电阻区块94E沿方向D3设置。从半导体器件1E的俯视图来看，每一个高电阻区块94E呈矩形。
图8是根据本发明的一些实施例的半导体器件1F的俯视图。半导体器件1F类似于如图5A描述和所示的半导体器件1D，不同之处在于：高电阻区块94D被多个分离的高电阻区块94F代替。
在本实施例中，负电荷离子92沿着方向D3分布，方向D3相同于与电极20和22的延伸方向。响应于负电荷离子92，在漂移区DR中形成高电阻区块94F。高电阻区块94F沿方向D3设置。由半导体器件1F的俯视图观之，每一个高电阻区块94F呈椭圆形。在一些实施例中，由半导体器件1F的俯视图观之，每一个高电阻区块94F呈圆形。
图9是根据本发明的一些实施例的半导体器件1G的俯视图。半导体器件1G类似于参考图5A描述和所示的半导体器件1D，不同之处在于：高电阻区块94D被多个分离的高电阻区块94G代替。
在本实施例中，负电荷离子92沿着方向D3分布，其中方向D3相同于电极20和22的延伸方向。响应于负电荷离子92，在漂移区DR中形成高电阻区块94G。高电阻区块94G沿方向D3设置。每一个高电阻区块94G具有短侧和长侧，其中长侧在短侧和电极22之间。具体地，由半导体器件1G的俯视图观之，每一个高电阻区块94G呈梯形。
对于半导体器件1E、1F和1G，高电阻区块94E/94F/94G形成为彼此分离，并且其总电阻可以降低。
在半导体器件1E、1F和1G的制造过程中，在离子注入工艺中所使用的掩模层具有多个分离的开口OP，以暴露位于其下方的掺杂的氮基半导体毯覆层。相应半导体器件俯视图中高阻带的形状可由开口OP的形状决定。
图10A是根据本发明的一些实施例的半导体器件1H的俯视图。图10B是图10A中的半导体器件1H的垂直截面图。方向D1、D2和D3标记在图中。10A和10B。方向D1、D2和D3彼此不同。在一些实施例中，方向D1、D2和D3相互垂直。
半导体器件1H包括衬底10、缓冲层12、氮基半导体层14H和16H、电极20和22、掺杂的氮基半导体层32H、栅极电极34、介电层50、52、54、钝化层60、接触通孔70、图案化电路层80、一群负电荷离子92和场板96。省略对上述相同或类似层的描述。
漂移区DR界定在栅极电极32和电极22之间。一群负电荷离子92被注入/掺杂到漂移区DR和2DEG区域上，从而在氮基半导体层16H(例如，势垒层)中形成/嵌入高电阻区块94H，其中负电荷离子92从高电负性元素群中选择。
栅极电极34和电极22沿方向D3延伸，负电荷离子92沿方向D3分布，形成高电阻区块94H。高电阻区块94H可以作为漂移区DR中的高电阻条带94H。掺杂的氮基半导体层32H和栅极电极34与负电荷离子92/高电阻区块94H垂直隔开/分离。掺杂的氮基半导体层32H垂直和水平与高电阻区块94H分离。栅极电极34垂直和水平与高电阻区块94H分离。栅极电极34比电极22更靠近高电阻区块94H。负电荷离子92与栅极电极32和电极22正下方的区/区域隔开。
介电层50和52可设置在栅极电极34和氮基半导体层16H上/上方/之上。介电层50和52覆盖栅极电极34。氮基半导体层16H未被介电层50和52所覆盖。介电层54可设置在氮基半导体层16H上/上方/之上，并覆盖介电层50、52和高电阻区块94H。
场板96可设置在介电层54上/上方/之上。场板96可设置在栅极电极34上/上方/之上。场板96可以在栅极电极34和高电阻区块94H之间的区域中延伸。场板96沿方向D1延伸，从栅极电极34向高电阻区块94H延伸。场板96与介电层54形成界面。场板96与介电层54共形。
场板96有两个相对的端部E1和E2。端部E1位于栅极电极34正上方。端部E2位于低于端部E1的位置。场板96的端部E2与高电阻区块94H垂直重叠。高电阻区块94H比场板96的端部E2更靠近电极22。场板96在氮基半导体层16H上的垂直投影至少部分地与高电阻区块94H重叠。因此，可以降低场板96边缘附近的电场线密度，从而减轻场板96附近电场的峰值强度，从而抑制击穿现象。
场板96的示例性材料可包括但不限于导电材料，例如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。在一些实施例中，还可以使用其他导电材料，例如铝、铜掺杂硅，以及包括这些材料的合金。
在本发明中，通过根据单场板96的位置设计负电荷离子92的掺杂位置，场板96和高电阻区块94H可以共同调整半导体器件1H的电场分布。因此，半导体器件1H在不需使用过多场板的情况下，可具有良好的电场分布。半导体器件的可靠性可以进一步提升。
图10C是图10B中半导体器件1H区域中负电荷离子的分布。图10C中氮基半导体层16H中的负电荷离子92的分布可以与图5C中氮基半导体层16D中的负电荷离子92的分布相同或相似。
如下所述，图11A、图11B、图11C、图11D、图11E、图11F、图11G和图11H中示出了用于制造半导体器件1H的方法的不同阶段图。
参考图11A，通过使用沉积技术，可以在衬底10上/上方/之上形成缓冲层12。通过使用沉积技术，可以在缓冲层12上/上方/之上形成氮基半导体层14H。通过使用沉积技术，可以在氮基半导体层14H上/上方/之上形成氮基半导体层16H，从而在其之间形成异质结。可在氮基半导体层16H上/上方/之上形成掺杂的氮基半导体毯覆层82。在掺杂的氮基半导体毯覆层82上形成栅极电极毯覆层84。介电毯覆层86可以形成在栅极电极毯覆层84上/上方/之上。
参考图11B，可以在介电层86上形成掩模层ML3。掩模层ML3的形成可包括图案化工艺。在图案化工艺之后，可以暴露介电层86的一些部分。
参考图11C，在介电毯覆层90和栅极电极毯覆层84上执行图案化处理，以形成介电层50和栅极电极34。可以形成介电毯覆层90以覆盖介电层50、栅极电极34和氮基半导体毯覆层82。
参考图11D，在介电毯覆层90和氮基半导体毯覆层82上执行图案化处理，以形成介电层52和掺杂的氮基半导体层32H。介电层52覆盖栅极电极34和掺杂的氮基半导体层32H。
在氮基半导体层16H和介电层52上/上方/之上形成具有至少一个开口OP的掩模层ML4。氮基半导体层16H的至少一部分被开口OP所暴露。掩模层ML4的开口OP为条带状。然后，执行离子注入工艺，以使氮基半导体层16H的暴露部分掺杂有选自高电负性元素群的掺质，以便在氮基半导体层16H中形成高电阻区块94H。
参考图11E，从氮基半导体层16H和介电层52去除掩模ML4。
参考图11F，形成介电毯覆层54'以覆盖介电层52和氮基半导体层16H。形成场板毯覆层98(即，导电毯覆层)以覆盖介电层54’并覆盖栅极电极34。
参考图11G，在场板毯覆层98上形成掩模层ML5。屏蔽层ML5与高电阻率层94H垂直重叠。掩模层ML5的右端部分位于高电阻区块94H正上方。掩模层ML5的左端部分位于栅极电极34正上方。
参考图11H，使用掩模层ML5在场板毯覆层98上执行图案化工艺，以形成场板96。场板96形成在栅极电极34上方，并在栅极电极34和高电阻区块94H之间的区域中延伸。场板96的左端与栅极电极34垂直重叠。场板96的右端与高电阻区块94H垂直重叠。此后，可以形成电极20和22、接触通孔70、钝化层60和图案化电路层80，从而获得如图10B所示的半导体器件1H的配置。
图12是根据本发明的一些实施例的半导体器件1I的垂直截面图。半导体器件1I类似于如图10B描述和所示的半导体器件1H，不同之处在于：高电阻区块94H被高电阻区块94I取代。高电阻区块94I没有场板96I所覆盖。在垂直方向上，高电阻条带94I和场板96I的边界完全重合。
图13是根据本发明的一些实施例的半导体器件1J的俯视图。半导体器件1J类似于如图10A描述和所示的半导体器件1H，不同之处在于：高电阻区块94H被多个分离的高电阻区块94J取代。
在本实施例中，负电荷离子92沿着方向D3分布，其中方向D3与场板96J的延伸方向相同。响应于负电荷离子92，在漂移区中形成高电阻区块94J。高电阻区块94G沿方向D3设置。从半导体器件1J的俯视图来看，每一个高电阻区块94D呈矩形。
图14是根据本发明的一些实施例的半导体器件1K的俯视图。半导体器件1K类似于参考图10A描述和图示的半导体器件1H，不同之处在于：高电阻区块94H被多个分离的高电阻区块94K取代。
在本实施例中，负电荷离子92沿方向D3分布，此方向D3与场板96K的延伸方向相同。响应于负电荷离子92，在漂移区形成高电阻区块94K。高电阻区块94J沿方向D3设置。从半导体器件1K的俯视图来看，每一个高电阻区块94K呈椭圆形。
图15是根据本发明的一些实施例的半导体器件1L的俯视图。半导体器件1F类似于如图10A描述和所示的半导体器件1H，不同之处在于：高电阻区块94H被多个分离的高电阻区块94L取代。
在本实施例中，负电荷离子92沿着与场板96L的延伸方向相同的方向D3分布。响应于负电荷离子92，在漂移区中形成高电阻区块94L。高电阻区块94L沿方向D3设置。每一个高电阻区块94L具有短侧和长侧，短侧和长侧在掺杂的氮基半导体层32H和电极22之间。具体地，由半导体器件1L的俯视图观之，每一个高电阻区块94L呈梯形。
关于半导体器件1J、1K和1L，高电阻区块94J/94K/94L为彼此分离，并且其总电阻可以降低。
在半导体器件1J、1K和1L的制造过程中，在离子注入工艺中所用的掩模层具有多个分离的开口OP，以暴露位于下方氮基半导体层(例如势垒层)的多个部分。而在相应半导体器件俯视图中，高电阻区块的形状可由开口OP的形状决定。
图16是根据本发明的一些实施例的半导体器件1M的垂直截面图。半导体器件1M类似于如图10A描述和所示的半导体器件1H，不同之处在于：其省略了介电层50和52。
由于省略了这些介电层，介电层54M直接覆盖栅极电极。介电层54M可与栅极电极34形成界面。负电荷离子92嵌入氮基半导体层16M中以形成高电阻区块94M。高电阻区块94M位于氮基半导体层14M上方。
场板99设置在介电层54M上。场板99与介电层54M共形。场板99具有台阶形状的轮廓。场板99的左端部分E1位于栅极电极34正上方。场板99的右端部分位于高电阻区块94M正上方。由于省略了介电层50和52，故可减小半导体器件1H的厚度。
参考图17A，在衬底10上形成缓冲层12和氮基半导体层14M和16M。在氮基半导体层16M中形成高电阻区块94M。在氮基半导体层16M上形成掺杂的氮基半导体层32和栅极电极34。
参考图17B，在氮基半导体层16M上形成介电层54M，以覆盖掺杂的氮基半导体层32和栅极电极34。在介电层54M上形成场板毯覆层99’。
参考图17C，在场板毯覆层99'上形成掩模层ML5。掩模层ML5的左端部分位于栅极电极34正上方。掩模层ML5的右端部分位于高电阻区块94M正上方。
参考图17D，在场板毯覆层99'上执行图案化处理，以形成场板99。通过使用掩模层ML5执行图案化工艺。在图案化工艺之后，可以从场板99去除掩模层ML5。
基于上述描述，在本发明的实施例中，根据栅极电极或单场板的位置以决定负电荷离子在势垒层中的掺杂位置；因此，在不使用任何场板或仅使用单个场板的情况下，可以进一步提高半导体器件的电性能。因此，半导体器件可以具有良好的电性能和可靠性。
本发明的以上描述是为了达到说明以及描述目的而提供。本发明并非意图全面性地或是将本发明限制成上所公开的精确形式。意图详尽无遗或仅限于所公开的精确形式。对于本领域技术人员来说，显着地，可存在许多修改以及变化。
如本文所用且未另行定义的术语，像是“实质上地”、“实质的”、“近似地”以及“约”，其为用于描述以及解释小的变化。当与事件或状况一起使用时，术语可以包括事件或状况有精确发生的示例，以及事件或状况近似发生的示例。例如，当与数值一起使用时，术语可以包含小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。对于术语“实质共面”，其可指在数微米(μm)内沿同一平面定位的两个表面，例如在40微米(μm)内、在30μm内、在20μm内、在10μm内，或1μm内沿着同一平面定位。
如本文所使用的，除非上下文另有明确规定，否则单数术语“单个”、“一个”和“所述单个”可包括复数参考词。在一些实施方式的描述中，所提供的在另一群件“上方”或“上面”的组件可以包括的状况有，前一群件直接在后一群件上(例如，与后一群件有物理接触)的状况，以及一个或多个中介组件位于前一群件和后一群件之间的状况。
虽然已经参考本发明内容的具体实施方式来描述和说明本揭露内容，但是这些描述和说明并未被到限制。本领域技术人员应当理解，在不脱离所附权利要求所定义的本发明内容的真实精神和范围的情况下，可以进行各种修改和替换为等效物。附图并非一定是按比例绘制而成的。由于制造工艺和公差的因素，本发明内容中所呈现的工艺与实际装置之间可能存在区域别。本发明内容的其他实施方式可能没有具体说明。说明书和附图应当视为是说明性的，而不是限制性的。可作出修改以使特定情况、材料、物质组成、方法或过程能够适应本发明内容的目的、精神和范围。所有这些修改都会落在本文所附权利要求的范围内。虽然本文所揭露的方法是通过参照特定顺序执行特定操作来描述的，但是应当理解，可以进行组合、子划分或重新排序这些操作，以形成等效的方法，并且此并不会脱离本发明的教示。因此，除非在此有特别指出，否则，此些操作的顺序和分组是未被限制的。

Claims (24)

1.一种半导体器件，其特征在于，包括：
第一氮基半导体层；
第二氮基半导体层，设置在所述第一氮基半导体层上，并且其具有的带隙大于所述第一氮基半导体层的带隙；
栅极电极，设置在所述第二氮基半导体层上方；以及
掺杂的氮基半导体层，其设置在所述第二氮基半导体层和所述栅极电极之间，所述掺杂的氮基半导体层具有一对相对的突出部分和中间部分，所述突出部分未被所述栅极电极所覆盖，所述中间部分在所述突出部分之间，其中所述第二氮基半导体层具有第一部分和第二部分，所述第一部分位于所述中间部分下方，所述第二部分位于所述突出部分下方，并且所述第二氮基半导体层具有掺质的掺杂浓度，其中所述掺质从高电负性元素群中选择，其中所述掺杂浓度从所述第一部分到所述第二部分增加。
2.根据权利要求1所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述掺杂浓度的所述增加是连续的。
3.根据权利要求1所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第一部分的所述掺杂浓度为零。
4.根据权利要求1所述的半导体器件，其特征在于，其中所述第二氮基半导体层具有第三部分，所述第三部分紧靠所述第二部分，并且所述第三部分的所述掺杂浓度小于所述第二氮基半导体层的所述第二部分的所述掺杂浓度。
5.根据权利要求4所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第三部分在其上表面处的掺杂浓度为零。
6.根据权利要求4所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第三部分具有上表面，所述上表面低于所述第二部分的位置，以使所述第二部分和所述第三部分形成台阶轮廓。
7.根据权利要求4所述的半导体器件，其特征在于，其中所述掺杂的氮基半导体层具有侧表面，所述侧表面从所述第二氮基半导体层的第二部分和第三部分之间的界面向上延伸。
8.根据权利要求1所述的半导体器件，其特征在于，其中所述掺杂的氮基半导体层的每一个突出部分被掺杂，以使所述掺质的掺杂浓度小于所述第二氮基半导体层的所述第二部分的所述掺杂浓度。
9.根据权利要求1所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第二部分的所述掺杂浓度沿其厚度方向保持恒定。
10.根据权利要求1所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第二部分的所述掺杂浓度沿其厚度方向变化。
11.根据权利要求1所述的半导体器件，其特征在于，其中所述掺杂的氮基半导体层的每一个突出部分被掺杂，以使其具有的所述掺质的所述掺杂浓度沿其厚度方向变化。
12.根据权利要求1所述的半导体器件，其特征在于，其中所述第一氮基半导体层具有部分，所述部分位于所述第二氮基半导体层的所述第二部分下方，且所述部分被掺杂以使其具有的所述掺质的所述掺杂浓度沿其厚度方向变化。
13.根据权利要求1所述的半导体器件，其特征在于，还包括：
第一介电层，设置在所述栅极电极上，并具有一对相对的侧表面，所述相对的侧表面分别连接所述栅极电极的两个相对的侧表面。
14.根据权利要求13所述的半导体器件，其特征在于，还包括：
第二介电层，设置在所述掺杂的氮基半导体层上，并覆盖所述栅极电极和所述第一介电层的所述侧表面。
15.根据权利要求14所述的半导体器件，其特征在于，其中所述第二介电层覆盖所述掺杂的氮基半导体层的所述突出部分，并且所述掺杂的氮基半导体层的两个相对侧表面未被所述第二介电层所覆盖。
16.一种制造半导体器件的方法，其特征在于，包括：
形成第一氮基半导体层；
在所述第一氮基半导体层上形成第二氮基半导体层；
在所述第二氮基半导体层上方形成掺杂的氮基半导体毯覆层；
在所述掺杂的氮基半导体毯覆层上形成栅极电极毯覆层；
在所述栅极电极毯覆层上形成第一介电层；
将所述栅极电极毯覆层和所述第一介电层图案化，以形成被所述图案化的第一介电层覆盖的栅极电极，从而暴露出所述掺杂的氮基半导体毯覆层；
执行离子注入工艺，以使所述第二氮基半导体层的至少一部分掺杂有选自高电负性元素群的掺质，其中所述第二氮基半导体层的所述至少一部分在所述暴露的掺杂的氮基半导体毯覆层下方；以及
去除所述暴露的掺杂的氮基半导体毯覆层；
去除所述第二氮基半导体层的多余部分，以使剩余的第二氮基半导体层具有台阶轮廓。
17.根据权利要求16所述的方法，其特征在于，其中去除所述暴露的掺杂的氮基半导体毯覆层，以形成比所述栅极电极宽的掺杂的氮基半导体层。
18.根据权利要求16所述的方法，其特征在于，其中执行所述离子注入工艺，以使所述掺杂的氮基半导体毯覆层的所述至少一部分掺杂有所述掺质。
19.根据权利要求16所述的方法，其特征在于，还包括：
进行退火处理以去除所述第二氮基半导体层中的一些所述掺质。
20.一种半导体器件，其特征在于，包括：
第一氮基半导体层；
第二氮基半导体层，设置在所述第一氮基半导体层上，并且其具有的带隙大于所述第一氮基半导体层的带隙；
栅极电极，设置在所述第二氮基半导体层之上；以及
掺杂的氮基半导体层，设置在所述第二氮基半导体层和所述栅极电极之间，所述掺杂的氮基半导体层具有一对相对的侧表面，所述相对的侧表面彼此间隔的距离大于所述栅极电极的宽度，其中，所述第二氮基半导体层具有掺质的掺杂浓度，所述掺质从高电负性元素群中选择，并且所述掺杂浓度在第二掺杂的氮基半导体层的所述侧表面之间先降后升。
21.根据权利要求20所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述掺杂浓度降低至零然后增加。
22.根据权利要求20所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述掺杂浓度沿其厚度方向变化。
23.根据权利要求20所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述掺杂浓度沿其厚度方向保持恒定。
24.根据权利要求20所述的半导体器件，其特征在于，还包括：
第一介电层，设置在所述栅极电极上，并具有一对相对的侧表面，其分别连接所述栅极电极的两个相对的侧表面；以及
第二介电层，设置在所述掺杂的氮基半导体层上，并覆盖所述栅极电极和所述第一介电层的所述侧表面。
CN202180007253.XA 2021-12-31 2021-12-31 半导体器件及其制造方法 Active CN114846620B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211537170.4A CN116053294A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法
CN202211534560.6A CN116013957A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143738 WO2023123378A1 (en) 2021-12-31 2021-12-31 Semiconductor device and method for manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211534560.6A Division CN116013957A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法
CN202211537170.4A Division CN116053294A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN114846620A CN114846620A (zh) 2022-08-02
CN114846620B true CN114846620B (zh) 2023-12-26

Family

ID=82561577

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202211534560.6A Pending CN116013957A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法
CN202180007253.XA Active CN114846620B (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法
CN202211537170.4A Pending CN116053294A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211534560.6A Pending CN116013957A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211537170.4A Pending CN116053294A (zh) 2021-12-31 2021-12-31 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20240038887A1 (zh)
CN (3) CN116013957A (zh)
WO (1) WO2023123378A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832041B (zh) * 2022-11-10 2024-03-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN117316767B (zh) * 2023-11-29 2024-02-13 英诺赛科(苏州)半导体有限公司 一种半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331719A (zh) * 2020-04-30 2021-02-05 英诺赛科（珠海）科技有限公司 半导体器件以及制造半导体器件的方法
CN113287200A (zh) * 2021-04-12 2021-08-20 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113439340A (zh) * 2021-05-03 2021-09-24 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
CN203013723U (zh) * 2012-11-28 2013-06-19 江南大学 一种双向三路径导通的高压esd保护器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331719A (zh) * 2020-04-30 2021-02-05 英诺赛科（珠海）科技有限公司 半导体器件以及制造半导体器件的方法
CN113287200A (zh) * 2021-04-12 2021-08-20 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113439340A (zh) * 2021-05-03 2021-09-24 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Also Published As

Publication number Publication date
CN116053294A (zh) 2023-05-02
US20240038887A1 (en) 2024-02-01
CN116013957A (zh) 2023-04-25
CN114846620A (zh) 2022-08-02
WO2023123378A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
WO2021217651A1 (en) Semiconductor device and method for manufacturing the same
US8853749B2 (en) Ion implanted and self aligned gate structure for GaN transistors
JPWO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
CN114144891B (zh) 氮基半导体器件及其制造方法
CN114846620B (zh) 半导体器件及其制造方法
CN114270532B (zh) 半导体装置及其制造方法
CN113287200B (zh) 半导体器件及其制造方法
EP3217433A1 (en) Group iii nitride based semiconductor device
CN113439340B (zh) 氮基半导体器件及其制造方法
CN113228297A (zh) 半导体器件及其制造方法
CN114080691B (zh) 氮化物基半导体装置及其制造方法
CN113272970B (zh) 半导体器件及其制造方法
CN114402442A (zh) 氮化物基半导体装置及其制造方法
CN113892188B (zh) 半导体器件及其制造方法
CN114144892B (zh) 氮基半导体器件及其制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN110875383A (zh) 半导体装置及其制造方法
CN111613666B (zh) 半导体组件及其制造方法
US20230215912A1 (en) Semiconductor device and method for manufacturing the same
CN117316767B (zh) 一种半导体器件及其制备方法
CN115832041B (zh) 半导体器件及其制造方法
US20240234533A1 (en) Transistor with a primary gate wrapping a floating secondary gate
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN117897818A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant