CN114823793A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114823793A
CN114823793A CN202210029958.8A CN202210029958A CN114823793A CN 114823793 A CN114823793 A CN 114823793A CN 202210029958 A CN202210029958 A CN 202210029958A CN 114823793 A CN114823793 A CN 114823793A
Authority
CN
China
Prior art keywords
region
auxiliary
area
line
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210029958.8A
Other languages
English (en)
Inventor
李知嬗
金成虎
成硕济
安珍星
禹珉宇
李承炫
李旺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114823793A publication Critical patent/CN114823793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示装置。显示装置包括衬底、主像素电路和连接到主像素电路的主显示元件、第一辅助显示元件、第一辅助像素电路、第二辅助像素电路和连接到第二辅助像素电路的第二辅助显示元件以及连接线，衬底包括主显示区域和辅助显示区域，辅助显示区域包括部件区域和中间区域，主像素电路和主显示元件排列在主显示区域上，第一辅助显示元件排列在部件区域上，其中，第一辅助像素电路、第二辅助像素电路和第二辅助显示元件排列在中间区域上，连接线将第一辅助显示元件连接到第一辅助像素电路。

Description

显示装置
相关申请的交叉引用
本申请基于并且要求于2021年1月29日提交到韩国知识产权局的第10-2021-0013471号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
本公开涉及显示装置，并且更具体地，涉及能够提供高质量图像并且还能够改善通过部件显示的图像的质量的显示装置。
背景技术
通常，显示装置包括显示元件和用于控制施加到显示元件的电信号的电子器件。电子器件包括薄膜晶体管(TFT)、存储电容器和多个线。
近来，显示装置的用途已多样化。此外，显示装置已变得更薄且更轻，并且因此，显示装置的使用范围已扩大。随着显示装置的使用范围已多样化，已研究了用于设计显示装置的形状的各种方法。
发明内容
根据现有技术的显示面板和包括显示面板的显示装置具有的问题在于由相机捕获的图像的质量低。该问题是在设计显示面板以显示高质量图像的过程中引起的。
为了解决包括上述问题的各种问题，本公开提供了一种显示装置，在显示装置中，在提供高质量图像的同时，改善了通过部件显示的图像的质量。然而，这些目标是实例，并且不限制本公开的范围。
额外的方面将在下面的描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过实践所呈现的本公开的实施方式而习得。
根据一个或多个实施方式，显示装置包括衬底、主像素电路和连接到主像素电路的主显示元件、第一辅助显示元件、第一辅助像素电路、第二辅助像素电路和连接到第二辅助像素电路的第二辅助显示元件以及连接线，衬底包括主显示区域和辅助显示区域，辅助显示区域包括部件区域和中间区域，主像素电路和主显示元件排列在主显示区域上，第一辅助显示元件排列在部件区域上，其中，第一辅助像素电路、第二辅助像素电路和第二辅助显示元件排列在中间区域上，连接线将第一辅助显示元件连接到第一辅助像素电路，其中，辅助显示区域包括第一区域和第二区域，第一区域包括部件区域的中心部分和中间区域的一部分，第二区域位于第一区域的一侧处，第二区域包括部件区域的一部分和中间区域的一部分，并且连接线包括分别排列在第一区域和第二区域上的第一连接线和第二连接线，其中，第一连接线在第一方向上延伸，并且第二连接线在与第一方向交叉的第二方向上延伸。
辅助显示区域还可包括位于第一区域的另一侧处的第三区域，第三区域与第二区域对称地排列并且包括部件区域的一部分和中间区域的一部分，并且连接线还可包括排列在第三区域上的第三连接线，其中，第三连接线在第二方向上延伸。
辅助显示区域还可包括第四区域，第四区域与主显示区域、第一区域、第二区域和第三区域中的每一个接触并且包括部件区域的一部分和中间区域的一部分，并且连接线还可包括排列在第四区域上并且在第二方向上延伸的第四连接线。
第一连接线、第二连接线、第三连接线和第四连接线可各自包括透射导电材料。
第四区域可在第一方向上具有第一宽度，并且部件区域可在第一方向上具有第二宽度，其中，第一宽度为第二宽度的最大值的约25％。
位于第四区域上的第四连接线可基于穿过第四区域的中心的虚拟中心线对称地排列。
第一辅助显示元件可包括第一辅助像素电极，并且第一辅助像素电极可具有椭圆形形状。
第一辅助像素电极可包括位于其一侧处的第一接触部分，第一接触部分电连接到第一辅助像素电路并且与第一辅助像素电极重叠。
第二辅助显示元件可包括第二辅助像素电极，并且第二辅助像素电极可具有圆形形状。
第二辅助像素电极可包括在一方向上延伸的延伸部分，并且延伸部分可包括电连接到第二辅助像素电路的第二接触部分。
第一辅助像素电路和第二辅助像素电路中的每一个可包括排列在彼此不同的层的硅半导体层和氧化物半导体层、排列成与硅半导体层重叠的第一栅电极、排列在第一栅电极上并且连接到硅半导体层的第一电极层、排列成与氧化物半导体层重叠的第二栅电极以及排列在第二栅电极上并且连接到氧化物半导体层的第二电极层。
显示装置还可包括排列在与第一电极层和第二电极层相同的层中的第一透射导电层。
显示装置还可包括排列在第一透射导电层上的第二透射导电层。
第一透射导电层和第二透射导电层中的每一个可设置为多个，并且第一透射导电层和第二透射导电层可在平面上交替地排列。
连接线可设置为第一透射导电层或第二透射导电层。
第一辅助像素电路和第二辅助像素电路中的每一个可包括排列在衬底与硅半导体层之间的第一底表面金属层，以及排列在衬底与氧化物半导体层之间的第二底表面金属层，其中，第一底表面金属层和第二底表面金属层排列在彼此不同的层。
第一辅助像素电路和第二辅助像素电路中的每一个还可包括存储电容器，存储电容器包括与第一栅电极成为一体的下电极和位于下电极上与下电极重叠的上电极，并且第二底表面金属层可排列在与上电极相同的层中。
显示装置还可包括排列成与第一区域中的中间区域的至少一部分对应第一导电线和第二导电线，其中，第一连接线连接到第一导电线或第二导电线。
第一导电线和第二导电线各自可包括反射导电材料。
第一导电线和第二导电线可排列在彼此不同的层，并且可在平面上交替地排列。
衬底还可包括围绕主显示区域的外围区域，并且显示装置还可包括排列在与辅助显示区域相邻的外围区域上的第三辅助像素电路以及排列在部件区域上并且电连接到第三辅助像素电路的第三辅助显示元件。
第一区域可与第二区域、第三区域、第四区域和主显示区域接触。
根据一个或多个实施方式，制造显示装置的方法包括：制备包括主显示区域和辅助显示区域的衬底，辅助显示区域包括部件区域和中间区域；在衬底上形成硅半导体层；在硅半导体层上形成第一栅电极以与硅半导体层重叠；在第一栅电极上形成上电极以与第一栅电极重叠；在上电极上形成氧化物半导体层；在氧化物半导体层上形成第二栅电极以与氧化物半导体层重叠；在第二栅电极上形成连接到硅半导体层的第一电极层和连接到氧化物半导体层的第二电极层；在与第一电极层和第二电极层相同的层中形成第一透射导电层；在第一透射导电层上形成接触金属层；在接触金属层上形成第二透射导电层；以及在第二透射导电层上形成第一辅助像素电极和第二辅助像素电极，其中，第一辅助像素电极通过接触金属层连接到第一电极层，并且第二辅助像素电极连接到第一透射导电层或第二透射导电层。
可在形成第一电极层和第二电极层之后立即执行第一透射导电层的形成。
第一透射导电层的形成可包括施加第一透射导电材料层以直接覆盖第一电极层和第二电极层，以及通过使用蚀刻剂对第一透射导电材料层进行图案化。
蚀刻剂可不蚀刻第一电极层和第二电极层。
第一辅助像素电极可形成在中间区域上，并且第二辅助像素电极可形成在部件区域上。
该方法还可包括在中间区域上形成第一辅助像素电路和第二辅助像素电路，形成第一连接线、第二连接线、第三连接线和第四连接线使得第一连接线至第四连接线中的每一个遍及中间区域和部件区域而排列，其中，第一连接线形成为在第一方向上延伸，并且第二连接线和第三连接线形成为在与第一方向交叉的第二方向上延伸。
第一连接线至第四连接线的形成可与第一透射导电层的形成或第二透射导电层的形成同步地执行。
附图说明
通过结合附图而作出的以下描述，本公开的某些实施方式的以上和其它方面、特征和优点将更加显而易见，在附图中：
图1A、图1B和图1C是根据实施方式的显示装置的示意性透视图；
图2和图3是根据实施方式的显示装置的一部分的示意性剖视图；
图4是可包括在图1的显示装置中的显示面板的示意性平面图；
图5是根据实施方式的显示装置的有机发光二极管和连接到有机发光二极管的像素电路的示意性等效电路图；
图6是根据实施方式的像素电路的结构的示意性平面图；
图7A、图7B、图7C、图7D、图7E、图7F和图7G是包括在图6的像素电路中的各层的导电图案的平面图；
图8是根据实施方式的像素电路的部分结构的示意性剖视图；
图9是根据实施方式的像素电路的部分结构的示意性剖视图；
图10是根据实施方式的显示装置的显示区域的一部分的示意性平面图，显示区域包括辅助显示区域；
图11、图12、图13、图14和图15是图10的辅助显示区域的一部分的详细平面图；
图16和图17是根据实施方式的显示装置的显示区域的一部分的示意性平面图，显示区域包括辅助显示区域；
图18是图17的区F的示意性放大平面图；
图19是根据实施方式的显示装置的一部分的放大平面图；
图20是图19的信号传输线的示意性剖视图；
图21、图22和图23是根据实施方式的显示装置的辅助显示区域的一部分的示意性剖视图；以及
图24A、图24B、图24C和图24D是用于示出根据实施方式的显示装置的制造工艺的示意性剖视图。
具体实施方式
现在将详细地参照实施方式，实施方式的实例被示出在附图中，在附图中相同的附图标记始终指示相同的元件。在这方面，本实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面通过参照图仅对实施方式进行描述以解释本描述的各方面。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变体。
尽管本公开能够有各种改变和替代性形式，但是本公开的实施方式在附图中通过实例的方式示出并且将在本文中详细地描述。通过参照附图和下面详细描述的实施方式，本公开的效果和特性以及实现它们的方法将变得显而易见。然而，本公开不限于在下文中公开的实施方式，并且可以各种形式实现。
在下文中，将通过参照附图对本公开的实施方式进行详细描述。在参照附图的描述中，相同的附图标记被赋予相同或实质上相同的部件并且将不重复进行描述。
应理解，虽然术语“第一”、“第二”等可在本文中用于描述各种部件，但是这些部件不应受这些术语的限制。这些术语仅用于将一个部件与另一部件区分开。
除非上下文另有明确说明，否则如本文中使用的，单数表述“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。
还应理解，本文中使用的术语“包括(comprise)”和/或“包括(comprising)”指定了所述特征或部件的存在，但是不排除一个或多个其它特征或部件的存在或添加。
应理解，当层、区或元件被称为形成“在”另一层、区或元件“上”时，其能直接或间接地形成在另一层、区或元件上。也就是说，例如，可存在居间层、区或元件。
在下文中的实施方式中，应理解，当元件、区域或层被称为连接到另一元件、区域或层时，其能直接和/或间接地连接到另一元件、区域或层。例如，在本说明书中应理解，当元件、区域或层被称为与另一元件、区域或层接触或电连接时，其能直接和/或间接地与另一元件、区域或层接触或电连接。
在本说明书中，表述“A和/或B”可指示A、B、或者A和B。另外，表述“A和B中的至少一个”可指示A、B、或者A和B。
在下面的实例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
当特定实施方式可以不同地实现时，具体工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可实质上同时执行或者以与所描述的顺序相反的顺序执行。
为了解释的便利，附图中的元件的大小可被放大。例如，附图中的元件的大小和厚度为了解释的便利而被任意地表示，并且因此，本公开不必限于附图的示出。
图1A、图1B和图1C分别是根据实施方式的显示装置1、显示装置1'和显示装置1”的示意性透视图。
参照图1A，显示装置1可包括显示区域DA和在显示区域DA外部的外围区域NDA。显示区域DA可包括辅助显示区域ADA和至少部分围绕辅助显示区域ADA的主显示区域MDA。辅助显示区域ADA可显示辅助图像，并且主显示区域MDA可显示主图像，使得辅助显示区域ADA和主显示区域MDA可单独地或一起显示图像。外围区域NDA可为未排列有显示元件的非显示区域的类型。显示区域DA可被外围区域NDA完全围绕。
图1A示出了主显示区域MDA围绕一个部件区域CA的至少一部分。根据另一实施方式，显示装置1可包括两个或更多个辅助显示区域ADA，其中多个辅助显示区域ADA可具有彼此不同的形状和大小。当从大致垂直于显示装置1的上表面的方向观察辅助显示区域ADA时，辅助显示区域ADA可具有各种形状，诸如包括四边形形状(例如，菱形形状)等的多边形形状、圆形形状、椭圆形形状、星形形状等。此外，图1A示出了辅助显示区域ADA排列在当从大致垂直于显示装置1的上表面的方向观察时大致具有四边形形状的主显示区域MDA的上部中心(+y方向)处。然而，辅助显示区域ADA可排列在具有四边形形状的主显示区域MDA的一侧处，其中该侧包括例如右上侧或左上侧。
显示装置1可通过使用排列在主显示区域MDA中的多个主子像素Pm和排列在辅助显示区域ADA中的多个辅助子像素Pa，即，第一辅助子像素Pa1和第二辅助子像素Pa2来提供图像。辅助显示区域ADA可包括部件区域CA和至少部分围绕部件区域CA的中间区域MA。因此，中间区域MA可位于部件区域CA与主显示区域MDA之间。
在图1A、图1B和图1C中，部件区域CA可为相同的，但是中间区域MA可被修改，并且因此，辅助显示区域ADA可具有各种形状。如图1A中所示，辅助显示区域ADA的一侧可接触外围区域NDA。此外，如图1B中所示，与图1A中所示的辅助显示区域ADA相比，辅助显示区域ADA的延伸侧部分可具有减小的宽度。此外，如图1C中所示，辅助显示区域ADA可位于主显示区域MDA的内侧处。关于部件区域CA，如下面参照图2所述，作为电子元件的部件40可排列在显示面板下方以对应于部件区域CA。部件区域CA可包括透射区域TA，从部件40向外部输出的光或者从外部朝向部件40行进的光可通过透射区域TA透射。
部件40可包括使用光或声音的电子元件。例如，电子元件可包括配置成测量距离的传感器(诸如接近传感器)、配置成识别用户的身体的一部分(例如，指纹、虹膜、脸部等)的传感器、配置成输出光的小灯、配置成捕获图像的图像传感器(例如，相机)等。使用光的电子元件可使用各种波长范围的光，诸如可见光、红外线、紫外线等。使用声音的电子元件可使用超声波或其它频带的声音。在一些实施方式中，部件40可包括诸如光发射器和光接收器的子部件。光发射器和光接收器可被设置为集成结构或物理分离的结构，并且在一个部件40中可包括成对的光发射器和光接收器。
在根据实施方式的显示面板和包括显示面板的显示装置的情况下，当光通过部件区域CA透射时，透光率可为约10％或更大，更具体地，约40％或更大、约25％或更大、约50％或更大、约85％或更大、或约90％或更大。
多个辅助子像素Pa，即，第一辅助子像素Pa1和第二辅助子像素Pa2可排列在辅助显示区域ADA中。第一辅助子像素Pa1可位于部件区域CA上，并且第二辅助子像素Pa2可位于中间区域MA上。
第一辅助子像素Pa1和第二辅助子像素Pa2可发射光以提供特定图像。显示在辅助显示区域ADA中的图像可对应于辅助图像，辅助图像可具有比显示在主显示区域MDA中的图像更低的分辨率。
也就是说，辅助显示区域ADA中的部件区域CA可包括光和声音可通过其透射的透射区域TA，并且因此，当子像素没有排列在透射区域TA上时，部件区域CA的每单位面积要排列的第一辅助子像素Pa1的数量可小于主显示区域MDA的每单位面积要排列的主子像素Pm的数量。
此外，虽然辅助显示区域ADA中的中间区域MA可不包括透射区域TA，但是在中间区域MA上可排列有一个或多个像素电路(例如，图2的第一辅助像素电路PCa1)，以驱动部件区域CA上的第一辅助子像素Pa1。因此，中间区域MA的每单位面积要排列的第二辅助子像素Pa2的数量可小于主显示区域MDA的每单位面积要排列的主子像素Pm的数量。
在下文中，有机发光显示装置将被描述为根据实施方式的显示装置1的实例。然而，根据实施方式的显示装置1不限于此。根据另一实例，根据实施方式的显示装置1可包括无机发光显示装置、无机电致发光(EL)显示装置或量子点发光显示装置。例如，包括在显示装置1中的显示元件的发射层可包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
图2和图3是根据实施方式的显示装置1的一部分的示意性剖视图。
参照图2，显示装置1可包括显示面板10和排列成与显示面板10重叠的部件40。在显示面板10上方还可排列有保护显示面板10的覆盖窗(未示出)。
显示面板10可包括显示有辅助图像的辅助显示区域ADA和显示有主图像的主显示区域MDA。辅助显示区域ADA可包括作为与部件40重叠的区域的部件区域CA以及围绕部件区域CA的中间区域MA。
显示面板10可包括衬底100、布置在衬底100上的显示层DPL、布置在显示层DPL上的触摸屏层TSL、布置在触摸屏层TSL上的光学功能层OFL以及布置在衬底100下方的面板保护构件PB。
显示层DPL可包括电路层PCL、显示元件层EDL和诸如薄膜封装层TFE或封装衬底(未示出)的封装构件ENM，电路层PCL包括薄膜晶体管，即，主薄膜晶体管TFTm、第一辅助薄膜晶体管TFTa1和第二辅助薄膜晶体管TFTa2，显示元件层EDL包括显示元件，即，作为发射器件的主显示元件EDm、第一辅助显示元件EDa1和第二辅助显示元件EDa2。绝缘层IL和IL'可分别排列在显示层DPL中以及布置在衬底100与显示层DPL之间。例如，显示元件，即，主显示元件EDm、第一辅助显示元件EDa1和第二辅助显示元件EDa2可为有机发光二极管OLED(参见图5)。
衬底100可包括绝缘材料，诸如玻璃、石英和聚合物树脂。衬底100可包括刚性衬底或可被弯曲、折叠或卷曲的柔性衬底。
在显示面板10的主显示区域MDA上可排列有主显示元件EDm和与其连接的主像素电路PCm。主像素电路PCm可包括至少一个主薄膜晶体管TFTm，并且可配置成控制主显示元件EDm的操作。主子像素Pm可通过主显示元件EDm的发射来实现。
第一辅助显示元件EDa1可排列在显示面板10的部件区域CA上，以实现第一辅助子像素Pa1。根据本实施方式，第一辅助像素电路PCa1可排列成不与第一辅助显示元件EDa1重叠。也就是说，配置成驱动第一辅助显示元件EDa1的第一辅助像素电路PCa1可不排列在部件区域CA上，而是可排列在布置在主显示区域MDA与部件区域CA之间的中间区域MA上。替代性地，根据另一实施方式，如图3中所示，配置成驱动第一辅助显示元件EDa1的第一辅助像素电路PCa1可排列在中间区域MA上，并且配置成驱动第一辅助显示元件EDa1的第三辅助像素电路PCa1'可排列在作为非显示区域的外围区域NDA上，并且可包括第三辅助薄膜晶体管TFTa1'。图3可对应于下面将描述的图17的结构。
第一辅助像素电路PCa1可包括至少一个第一辅助薄膜晶体管TFTa1，并且可通过连接线TWL电连接到第一辅助显示元件EDa1。连接线TWL可包括透明导电材料。第一辅助像素电路PCa1可配置成控制第一辅助显示元件EDa1的操作。第一辅助子像素Pa1可经由第一辅助显示元件EDa1的发射来实现。
部件区域CA的未排列有第一辅助显示元件EDa1的区域可被限定为透射区域TA。透射区域TA可为从部件40发射或入射到部件40中的光/信号可穿过的区域，部件40排列成对应于部件区域CA。
将第一辅助像素电路PCa1与第一辅助显示元件EDa1连接的连接线TWL可排列在透射区域TA上。连接线TWL可包括具有高透射率的透明导电材料，并且因此，即使当连接线TWL排列在透射区域TA上时，透射区域TA的透射率也可被确保。根据本实施方式，第一辅助像素电路PCa1可不排列在部件区域CA上，并且因此，可容易地增加透射区域TA的面积，并且可进一步改善透光率。
第二辅助显示元件EDa2和与其连接的第二辅助像素电路PCa2可排列在显示面板10的中间区域MA上，以实现第二辅助子像素Pa2。排列在中间区域MA上的第一辅助像素电路PCa1和第二辅助像素电路PCa2可彼此相邻并且可交替地排列。
显示元件层EDL可如图2中所示由薄膜封装层TFE覆盖，或可由封装衬底覆盖。在实施方式中，如图2中所示，薄膜封装层TFE可包括至少一个无机封装层和至少一个有机封装层。例如，薄膜封装层TFE可包括第一无机封装层310、第二无机封装层330以及介于其间的有机封装层320。
第一无机封装层310和第二无机封装层330可包括至少一种无机绝缘材料，诸如SiO2、SiNX、SiOXNY、Al2O3、TiO2、Ta2O5、HfO2、ZnO和ZnO2，并且可通过使用化学气相沉积(CVD)形成。有机封装层320可包括聚合物基材料。聚合物基材料可包括硅基树脂、丙烯酸基树脂(例如，聚甲基丙烯酸甲酯、聚丙烯酸等)、环氧基树脂、聚酰亚胺、聚乙烯等。
第一无机封装层310、有机封装层320和第二无机封装层330中的每一个可一体地形成为覆盖主显示区域MDA和辅助显示区域ADA。
触摸屏层TSL可基于外部输入，例如，触摸事件来获得坐标信息。触摸屏层TSL可包括触摸电极和连接到触摸电极的触摸线。触摸屏层TSL可基于自电容方法或互电容方法来感测外部输入。
触摸屏层TSL可形成在薄膜封装层TFE上。替代性地，触摸屏层TSL可单独形成在触摸衬底上，并且然后可通过诸如光学透明粘合剂(OCA)的粘合层联接到薄膜封装层TFE上。根据实施方式，触摸屏层TSL可直接形成在薄膜封装层TFE上方，并且在这种情况下，粘合层可不排列在触摸屏层TSL与薄膜封装层TFE之间。
光学功能层OFL可包括反射防止层。反射防止层可减小从外部朝向显示装置1入射的光(外部光)的反射率。在实施方式中，光学功能层OFL可包括偏振膜。在另一实施方式中，光学功能层OFL可包括对应于透射区域TA的开口(未示出)。因此，可显著改善透射区域TA的透光率。开口可填充有透明材料，诸如光学透明树脂(OCR)等。在另一实施方式中，光学功能层OFL可包括包含有黑色矩阵和滤色器的滤光器板。
面板保护构件PB可联接在衬底100下方，以支承和保护衬底100。面板保护构件PB可包括与部件区域CA对应的开口PB_OP。当面板保护构件PB包括开口PB_OP时，可改善部件区域CA的透光率。面板保护构件PB可包括聚对苯二甲酸乙二醇酯或聚酰亚胺。
部件区域CA的面积可大于部件40的面积。因此，面板保护构件PB中设置的开口PB_OP的面积可不对应于部件区域CA的面积。图2示出了部件40排列成与显示面板10的一侧分开。然而，部件40的至少一部分可插入到面板保护构件PB中设置的开口PB_OP中。
此外，部件40可在部件区域CA上设置为多个。多个部件40可具有彼此不同的功能。例如，部件40可包括相机(成像器件)、太阳能电池、闪光灯器件、接近传感器、照度传感器和虹膜传感器中的至少两个。
如图2中所示，在中间区域MA上的第一辅助像素电路PCa1和第二辅助像素电路PCa2下方可排列有底部金属层BML。底部金属层BML可排列成与像素电路重叠以保护像素电路。在实施方式中，底部金属层BML可与中间区域MA对应地排列在衬底100与第一辅助像素电路PCa1和第二辅助像素电路PCa2之间，以与第一辅助像素电路PCa1和第二辅助像素电路PCa2重叠。底部金属层BML可防止外部光到达第一辅助像素电路PCa1和第二辅助像素电路PCa2。在另一实施方式中，底部金属层BML可形成为对应于整个显示区域DA，并且可包括对应于部件区域CA的底部孔。在另一实施方式中，可省略底部金属层BML。
图4是可包括在图1的显示装置1中的显示面板10的示意性平面图。
参照图4，包括在显示面板10中的各种部件可排列在衬底100上。
多个主子像素Pm可排列在主显示区域MDA上。主子像素Pm中的每一个可经由诸如有机发光二极管OLED的显示元件实现为发光器件。配置成驱动主子像素Pm的主像素电路PCm可排列在主显示区域MDA上，并且主像素电路PCm可排列成与主子像素Pm重叠。每个主子像素Pm可发射例如红色光、绿色光、蓝色光或白色光。主显示区域MDA可由封装构件覆盖，并且可被保护免受外部空气、湿气等的影响。
如上所述，辅助显示区域ADA可位于主显示区域MDA的一侧处，或可排列在显示区域DA中以被主显示区域MDA围绕。多个辅助子像素Pa1和Pa2可排列在辅助显示区域ADA上。多个辅助子像素Pa1和Pa2中的每一个可经由诸如有机发光二极管OLED的显示元件实现为发光器件。每个辅助子像素可发射例如红色光、绿色光、蓝色光或白色光。辅助显示区域ADA可由封装构件覆盖，并且可被保护免受外部空气、湿气等的影响。
辅助显示区域ADA可包括部件区域CA和至少部分围绕部件区域CA的中间区域MA。第一辅助子像素Pa1可在部件区域CA上实现，并且第二辅助子像素Pa2可在中间区域MA上实现。这可表示第一辅助子像素Pa1可实质上在部件区域CA上发射光，并且第二辅助子像素Pa2可实质上在中间区域MA上发射光。
配置成驱动第一辅助子像素Pa1的第一辅助像素电路PCa1和配置成驱动第二辅助子像素Pa2的第二辅助像素电路PCa2两者可排列在中间区域MA上。在这种情况下，实现第一辅助子像素Pa1的第一辅助显示元件EDa1可排列在部件区域CA上，并且第一辅助像素电路PCa1可排列在中间区域MA上，并且因此，第一辅助显示元件EDa1和第一辅助像素电路PCa1可通过连接线TWL连接。
部件区域CA可具有透射区域TA。透射区域TA可限定为可未排列有第一辅助子像素Pa1的区域。
由于部件区域CA具有透射区域TA，因此部件区域CA的分辨率可低于主显示区域MDA的分辨率。例如，部件区域CA的分辨率可为主显示区域MDA的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，主显示区域MDA的分辨率可为约400ppi或更高，并且部件区域CA的分辨率可为约200ppi或约100ppi。
配置成驱动显示区域DA上的子像素Pm、Pa1、Pa2的像素电路PCm、PCa1和PCa2中的每一个可电连接到排列在外围区域NDA上的外部电路。在外围区域NDA上可排列有第一扫描驱动电路SDR1、第二扫描驱动电路SDR2、端子部PAD、驱动电压电源线11和公共电压电源线13。
第一扫描驱动电路SDR1可配置成通过扫描线SL将扫描信号施加到配置成驱动主子像素Pm的主像素电路PCm。此外，第一扫描驱动电路SDR1可配置成通过发射控制线EL将发射控制信号施加到每个像素电路。第二扫描驱动电路SDR2可基于主显示区域MDA与第一扫描驱动电路SDR1对称地排列。主显示区域MDA的主子像素Pm的主像素电路PCm中的一个或多个可电连接到第一扫描驱动电路SDR1，并且其它的可电连接到第二扫描驱动电路SDR2。
端子部PAD可排列在衬底100的一侧处。端子部PAD可不被绝缘层覆盖，并且可暴露以便连接到显示电路板30。在显示电路板30上可排列有显示驱动器32。
显示驱动器32可生成待发送到第一扫描驱动电路SDR1和第二扫描驱动电路SDR2的控制信号。显示驱动器32可生成数据信号，并且生成的数据信号可通过扇出布线FW和连接到扇出布线FW的数据线DL发送到主像素电路PCm。
显示驱动器32可将驱动电压ELVDD(参见图5)供给到驱动电压电源线11，并且将公共电压ELVSS(参见图5)供给到公共电压电源线13。驱动电压ELVDD可通过连接到驱动电压电源线11的驱动电压线PL施加到主子像素Pm和辅助子像素Pa1和Pa2的像素电路，并且公共电压ELVSS可通过公共电压电源线13施加到显示元件的相对电极。
驱动电压电源线11可在主显示区域MDA下在x方向上延伸。公共电压电源线13可具有带有开口侧的环状形状，并且可部分围绕主显示区域MDA。
图5是根据实施方式的显示装置的有机发光二极管OLED和连接到有机发光二极管OLED的像素电路PC的示意性等效电路图。
图5中所示的像素电路PC可对应于以上参照图4所描述的主像素电路PCm、第一辅助像素电路PCa1和第二辅助像素电路PCa2中的至少一个。
例如，像素电路PC可包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2(或阳极初始化电压线)和驱动电压线PL。在实施方式中，上述线中的至少一个，例如，驱动电压线PL可由相邻像素P共享。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
有机发光二极管OLED可包括第一电极(例如，阳极)和第二电极(例如，阴极)。有机发光二极管OLED的第一端子可通过发射控制薄膜晶体管T6连接到驱动薄膜晶体管T1以便接收驱动电流，并且第二端子可接收公共电压ELVSS。有机发光二极管OLED可根据驱动电流生成具有一亮度的光。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一个或多个可设置为n沟道金属氧化物半导体场效应晶体管MOSFET(NMOS)，并且其它的可设置为p沟道MOSFET(PMOS)。例如，多个薄膜晶体管T1至T7之中的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可设置为NMOS晶体管，并且其它的可设置为PMOS晶体管。
在另一实施方式中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可设置为NMOS晶体管，并且其它的可设置为PMOS晶体管。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个可设置为NMOS晶体管，并且其它的可设置为PMOS晶体管。替代性地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可设置为NMOS晶体管。
信号线可包括发送第一扫描信号Sn的第一扫描线SL1、发送第二扫描信号Sn'的第二扫描线SL2、将前一扫描信号Sn-1发送到第一初始化薄膜晶体管T4的前一扫描线SLp、将发射控制信号En发送到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的发射控制线EL、将下一扫描信号Sn+1发送到第二初始化薄膜晶体管T7的下一扫描线SLn、以及与第一扫描线SL1交叉并且发送数据信号Dm的数据线DL。
驱动电压线PL可将驱动电压ELVDD发送到驱动薄膜晶体管T1，并且第一初始化电压线VL1可发送用于初始化驱动薄膜晶体管T1的初始化电压Vint。第二初始化电压线VL2可发送用于初始化有机发光二极管OLED的像素电极的阳极初始化电压Aint。
驱动薄膜晶体管T1的驱动栅电极可连接到存储电容器Cst，驱动薄膜晶体管T1的驱动源区域可通过操作控制薄膜晶体管T5连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏区域可通过发射控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。驱动薄膜晶体管T1可配置成根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且将驱动电流供给到有机发光二极管OLED。
开关薄膜晶体管T2的开关栅电极可连接到发送第一扫描信号Sn的第一扫描线SL1，开关薄膜晶体管T2的开关源区域可连接到数据线DL，并且开关薄膜晶体管T2的开关漏区域可连接到驱动薄膜晶体管T1的驱动源区域，并且可通过操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2可响应于通过第一扫描线SL1发送的第一扫描信号Sn而导通，并且可配置成执行将通过数据线DL发送的数据信号Dm发送到驱动薄膜晶体管T1的驱动源区域的开关操作。
补偿薄膜晶体管T3的补偿栅电极可连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏区域可连接到驱动薄膜晶体管T1的驱动漏区域，并且可通过发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿源区域可连接到存储电容器Cst的下电极CE1和驱动薄膜晶体管T1的驱动栅电极。此外，补偿源区域可连接到第一初始化薄膜晶体管T4的第一初始化漏区域。
补偿薄膜晶体管T3可响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通，并且可配置成将驱动薄膜晶体管T1的驱动栅电极与驱动漏区域电连接以将驱动薄膜晶体管T1进行二极管连接。
第一初始化薄膜晶体管T4的第一初始化栅电极可连接到前一扫描线SLp。第一初始化薄膜晶体管T4的第一初始化源区域可连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏区域可连接到存储电容器Cst的下电极CE1、补偿薄膜晶体管T3的补偿源区域和驱动薄膜晶体管T1的驱动栅电极。第一初始化薄膜晶体管T4可响应于通过前一扫描线SLp接收的前一扫描信号Sn-1而导通，并且可配置成执行通过将初始化电压Vint发送到驱动薄膜晶体管T1的驱动栅电极使驱动薄膜晶体管T1的驱动栅电极的电压初始化的初始化操作。
操作控制薄膜晶体管T5的操作控制栅电极可连接到发射控制线EL，操作控制薄膜晶体管T5的操作控制源区域可连接到驱动电压线PL，并且操作控制薄膜晶体管T5的操作控制漏区域可连接到驱动薄膜晶体管T1的驱动源区域和开关薄膜晶体管T2的开关漏区域。
发射控制薄膜晶体管T6的发射控制栅电极可连接到发射控制线EL，发射控制薄膜晶体管T6的发射控制源区域可连接到驱动薄膜晶体管T1的驱动漏区域和补偿薄膜晶体管T3的补偿漏区域，并且发射控制薄膜晶体管T6的发射控制漏区域可电连接到第二初始化薄膜晶体管T7的第二初始化漏区域和有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可响应于通过发射控制线EL接收的发射控制信号En而同步地导通，以使驱动电压ELVDD可被发送到有机发光二极管OLED，并且驱动电流可在有机发光二极管OLED中流动。
第二初始化薄膜晶体管T7的第二初始化栅电极可连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏区域可连接到发射控制薄膜晶体管T6的发射控制漏区域和有机发光二极管OLED的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源区域可连接到第二初始化电压线VL2，并且可接收阳极初始化电压Aint。第二初始化薄膜晶体管T7可响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，并且可使有机发光二极管OLED的像素电极初始化。
第二初始化薄膜晶体管T7可连接到下一扫描线SLn，如图5中所示。在另一实施方式中，第二初始化薄膜晶体管T7可连接到发射控制线EL，并且可响应于发射控制信号En而被驱动。源区域和漏区域可根据晶体管类型(p型或n型)彼此改变其位置。
存储电容器Cst可包括下电极CE1和上电极CE2。存储电容器Cst的下电极CE1可连接到驱动薄膜晶体管T1的驱动栅电极，并且存储电容器Cst的上电极CE2可连接到驱动电压线PL。存储电容器Cst可存储与驱动薄膜晶体管T1的驱动栅电极的电压和驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbs可包括下电极CE1'和上电极CE2'。升压电容器Cbs的下电极CE1'可连接到存储电容器Cst的下电极CE1，并且升压电容器Cbs的上电极CE2'可接收第一扫描信号Sn。升压电容器Cbs可在停止提供第一扫描信号Sn的时刻，增加驱动薄膜晶体管T1的栅极端子的电压，从而补偿栅极端子的电压降。
下面对根据实施方式的每个像素P的详细操作进行描述。
在初始化时段期间，当通过前一扫描线SLp供给前一扫描信号Sn-1时，第一初始化薄膜晶体管T4可响应于前一扫描信号Sn-1而导通，并且可经由从第一初始化电压线VL1供给的初始化电压Vint来初始化驱动薄膜晶体管T1。
在数据编程时段期间，当分别通过第一扫描线SL1和第二扫描线SL2供给第一扫描信号Sn和第二扫描信号Sn'时，开关薄膜晶体管T2和补偿薄膜晶体管T3可分别响应于第一扫描信号Sn和第二扫描信号Sn'而导通。这里，经由导通的补偿薄膜晶体管T3，驱动薄膜晶体管T1可为二极管连接的，并且在正向方向上偏置。
然后，通过从数据线DL供给的数据信号Dm减去驱动薄膜晶体管T1的阈值电压Vth所获得的补偿电压Dm+Vth(Vth是负(-)值)可施加到驱动薄膜晶体管T1的驱动栅电极。
驱动电压ELVDD和补偿电压Dm+Vth可施加到存储电容器Cst的两端，并且与两端之间的电压差对应的电荷可存储在存储电容器Cst中。
在发射时段期间，操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可响应于从发射控制线EL供给的发射控制信号En而导通。可生成与驱动薄膜晶体管T1的驱动栅电极的电压的值和驱动电压ELVDD的值之间的差对应的驱动电流，并且可通过发射控制薄膜晶体管T6将驱动电流供给到有机发光二极管OLED。
根据本实施方式，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可包括包含有氧化物的半导体层，并且其它的可包括包含有硅的半导体层。
详细地，可直接影响显示装置的亮度的驱动薄膜晶体管T1可设置为包括包含有具有高可靠性的多晶硅的半导体层，并且因此，可实现具有高分辨率的显示装置。
氧化物半导体可具有高载流子迁移率和低泄漏电流，并且因此，即使当驱动时间增加时，电压降也可不显著。也就是说，即使在低频驱动期间，由于电压降而引起的图像的颜色变化也可不显著。因此，能够进行低频驱动。
如上所述，氧化物半导体可具有较小泄漏电流的益处，并且因此，与驱动薄膜晶体管T1的驱动栅电极连接的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的至少一个可实现为氧化物半导体，以便防止泄漏电流流向驱动栅电极，并且同时减少功耗。
图6是根据实施方式的像素电路的结构的示意性平面图，图7A、图7B、图7C、图7D、图7E、图7F和图7G是包括在图6的像素电路中的各层的导电图案的平面图，并且图8是根据实施方式的像素电路PC的部分结构的示意性剖视图。
参照图6，显示装置1可包括彼此相邻的第一子像素P1和第二子像素P2。在实施方式中，第一子像素P1和第二子像素P2可具有第一子像素P1和第二子像素P2基于虚拟线对称的结构。在另一实施方式中，第一子像素P1和第二子像素P2可对应于重复排列的相同像素结构，而不是对称结构。第一子像素P1可包括第一像素电路PC1，并且第二子像素P2可包括第二像素电路PC2。
在下文中，为了解释的便利，基于第一像素电路PC1对一些导电图案进行描述。然而，导电图案也可相对于第二像素电路PC2对称地形成。此外，在下文中参照图6和图7A、图7B、图7C、图7D、图7E、图7F和图7G描述的第一子像素P1和第二子像素P2可为以上参照图4等描述的主子像素Pm、第一辅助子像素Pa1和第二辅助子像素Pa2中的至少一个。
在衬底100上可排列有缓冲层111(参见图8)。缓冲层111可防止金属原子或杂质从衬底100扩散到第一有源图案1100。此外，缓冲层111可允许通过调整在用于形成第一有源图案1100的结晶工艺期间的热供给速度来均匀地形成第一有源图案1100。
如图7A中所示，第一有源图案1100可排列在缓冲层111上。在实施方式中，第一有源图案1100可包括硅半导体。例如，硅半导体可包括非晶硅、多晶硅等。例如，第一有源图案1100可包括低温多晶硅(LTPS)。
在实施方式中，离子可被注入第一有源图案1100。例如，当驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7是PMOS晶体管时，诸如硼的离子可注入第一有源图案1100。
第一栅极绝缘层112(参见图8)可覆盖第一有源图案1100，并且可排列在衬底100上。第一栅极绝缘层112可包括绝缘材料。例如，第一栅极绝缘层112可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图7B中所示，在第一栅极绝缘层112上可排列有第一导电图案1200。第一导电图案1200可包括金属、合金、导电金属氧化物、透明导电材料等。例如，第一导电图案1200可包括Ag、包括Ag的合金、Mo、包括Mo的合金、Al、包括Al的合金、AlN、W、WN、Cu、ITO、IZO等。
第一导电图案1200可包括第一栅极线1210、第一栅电极1220和第二栅极线1230。
第一栅极线1210可在x方向上延伸。第一栅极线1210可对应于图5的第一扫描线SL1。第一栅极线1210可与第一有源图案1100一起形成开关薄膜晶体管T2。例如，第一扫描信号Sn可提供到第一栅极线1210。此外，第一栅极线1210可与第一有源图案1100一起形成第二初始化薄膜晶体管T7。例如，下一扫描信号Sn+1可提供到第一栅极线1210。在具有时间差的情况下，第一扫描信号Sn和下一扫描信号Sn+1可具有实质上相同的波形。
第一栅电极1220可排列成具有岛形状。第一栅电极1220可与第一有源图案1100一起形成驱动薄膜晶体管T1。
第二栅极线1230可在x方向上延伸。第二栅极线1230可对应于图5的发射控制线EL。第二栅极线1230可与第一有源图案1100一起形成操作控制薄膜晶体管T5和发射控制薄膜晶体管T6。例如，发射控制信号En可提供到第二栅极线1230。
第二栅极绝缘层113(参见图8)可覆盖第一导电图案1200，并且可排列在第一栅极绝缘层112上。如同第一栅极绝缘层112，第二栅极绝缘层113可包括绝缘材料。
如图7C中所示，第二导电图案1300可排列在第二栅极绝缘层113上。第二导电图案1300可包括例如金属、合金、导电金属氧化物、透明导电材料等。
第二导电图案1300可包括第三栅极线1310、第四栅极线1320、存储电容器电极1330(即，图5的上电极CE2)和第一初始化电压线1340(即，图5的第一初始化电压线VL1)。
第三栅极线1310可在x方向上延伸。第三栅极线1310可对应于图5的前一扫描线SLp。第三栅极线1310可排列成在平面上与第一栅极线1210间隔开。前一扫描信号Sn-1可提供到第三栅极线1310。
第四栅极线1320可在x方向上延伸。第四栅极线1320可对应于图5的第二扫描线SL2。第四栅极线1320可在平面上与第一栅极线1210和第三栅极线1310间隔开。第二扫描信号Sn'可提供到第四栅极线1320。
存储电容器电极1330可与第一栅电极1220重叠，并且可在x方向上延伸。例如，存储电容器电极1330可与第一栅电极1220一起形成存储电容器Cst。驱动电压ELVDD可提供到存储电容器电极1330。此外，在存储电容器电极1330中可形成有穿透存储电容器电极1330的孔1330-OP，并且第一栅电极1220可通过孔1330-OP被暴露。
第一初始化电压线1340可在x方向上延伸。第一初始化电压线1340可在平面上与第三栅极线1310分开。初始化电压Vint可通过第一初始化电压线1340提供。第一初始化电压线1340可至少部分地与下面将描述的第二有源图案1400重叠，并且可将初始化电压Vint发送到第二有源图案1400。第一初始化电压线1340可通过下面将描述的图7F中所示的接触部分1680CNT1、1680CNT2和1680CNT3电连接到第二有源图案1400。第一初始化电压线1340可为图5的第一初始化电压线VL1。
第一层间绝缘层114(参见图8)可覆盖第二导电图案1300，并且可排列在第二栅极绝缘层113上。第一层间绝缘层114可包括绝缘材料。例如，第一层间绝缘层114可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图7D中所示，第二有源图案1400可排列在第一层间绝缘层114上。根据本实施方式，第二有源图案1400可包括氧化物半导体。第二有源图案1400可排列在与排列有第一有源图案1100的层不同的层上，并且可不与第一有源图案1100重叠。
第二层间绝缘层115可覆盖第二有源图案1400，并且可排列在第一层间绝缘层114上。第二层间绝缘层115可包括绝缘材料。
在实施方式中，如图8中所示，第二层间绝缘层115可被图案化以覆盖第二有源图案1400的一部分，并且暴露第二有源图案1400的其它部分。在这种情况下，第二层间绝缘层115可形成为具有与下面将描述的图7E的第二栅电极1520相同的图案。因此，除了第二有源图案1400的沟道区域之外(该沟道区域与第二栅电极1520重叠)，可暴露第二有源图案1400的源区域和漏区域。如图8中所示，源区域和漏区域可直接接触第三层间绝缘层116。
如图7E中所示，第三导电图案1500可排列在第二层间绝缘层115上。第三导电图案1500可包括例如金属、合金、导电金属氧化物、透明导电材料等。
第三导电图案1500可包括第二栅电极1520、第五栅极线1530和第一传输图案1540。
第二栅电极1520可与第三栅极线1310和第二有源图案1400重叠。根据本实施方式，第二栅电极1520可电连接到第三栅极线1310。例如，第二栅电极1520可通过接触部分1520CNT接触第三栅极线1310。接触部分1520CNT可经由穿透排列在第三栅极线1310与第二栅电极1520之间的绝缘层(例如，第一层间绝缘层114和第二层间绝缘层115)的接触孔来形成。
前一扫描信号Sn-1可提供到第二栅电极1520。第三栅极线1310、第二有源图案1400和第二栅电极1520可形成第一初始化薄膜晶体管T4。例如，第三栅极线1310可对应于第一初始化薄膜晶体管T4的背栅电极，并且第二栅电极1520可对应于第一初始化薄膜晶体管T4的栅电极。
第五栅极线1530可在x方向上延伸。第五栅极线1530可与第四栅极线1320和第二有源图案1400重叠。在一些实施方式中，第五栅极线1530可电连接到第四栅极线1320。例如，第五栅极线1530可通过接触部分来接触第四栅极线1320。
第二扫描信号Sn'可提供到第五栅极线1530。第四栅极线1320、第二有源图案1400和第五栅极线1530可形成补偿薄膜晶体管T3。例如，第四栅极线1320可对应于补偿薄膜晶体管T3的背栅电极，并且第五栅极线1530可对应于补偿薄膜晶体管T3的栅电极。
第一传输图案1540可接触通过存储电容器电极1330的孔1330-OP暴露的第一栅电极1220。第一传输图案1540可将初始化电压Vint发送到第一栅电极1220。
第三层间绝缘层116可排列成覆盖第三导电图案1500的至少一部分，如图8中所示。第三层间绝缘层116可包括绝缘材料。例如，第三层间绝缘层116可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图7F中所示，第四导电图案1600可排列在第三层间绝缘层116上。第四导电图案1600可包括例如金属、合金、导电金属氧化物、透明导电材料等。
第四导电图案1600可包括第一信号传输线1610、第二传输图案1620、第二初始化电压线1630、第三传输图案1640、第四传输图案1650、第五传输图案1660、第六传输图案1670和第七传输图案1680。
第一信号传输线1610可在x方向上延伸。数据信号Dm可通过第一信号传输线1610提供。第一信号传输线1610可对应于图19中所示的第一信号传输线CL-H。
第二传输图案1620可通过接触部分1620CNT来接触第一有源图案1100。数据信号Dm可通过第二传输图案1620发送到第一有源图案1100。
第二初始化电压线1630(即，图5的第二初始化电压线VL2)可在x方向上延伸。可通过第二初始化电压线1630提供阳极初始化电压Aint。第二初始化电压线1630可通过接触部分1630CNT来接触第一有源图案1100，并且可将阳极初始化电压Aint发送到第一有源图案1100。
第三传输图案1640可通过分别形成在第三传输图案1640的一侧和另一侧处的接触部分1640CNT1和1640CNT2来接触第二有源图案1400和第一传输图案1540。初始化电压Vint可通过第二有源图案1400、第三传输图案1640和第一传输图案1540发送到第一栅电极1220。
第四传输图案1650可通过分别形成在第四传输图案1650的一侧和另一侧处的接触部分1650CNT1和1650CNT2来接触第二有源图案1400和第一有源图案1100。第四传输图案1650可将第二有源图案1400与第一有源图案1100电连接。
第五传输图案1660可在x方向上延伸。驱动电压ELVDD可提供到第五传输图案1660。第五传输图案1660可通过接触部分1660CNT来接触第一有源图案1100，并且可将驱动电压ELVDD发送到第一有源图案1100。
第六传输图案1670可通过接触部分1670CNT来接触第一有源图案1100。第六传输图案1670可将驱动电流或阳极初始化电压Aint从第一有源图案1100发送到有机发光二极管OLED。
第七传输图案1680可通过接触部分1680CNT1、1680CNT2和1680CNT3来接触第二有源图案1400。第七传输图案1680可通过接触部分1680CNT1来接触图7C的第一初始化电压线1340，并且可通过接触部分1680CNT2和1680CNT3来接触图7D的第二有源图案1400，以便将初始化电压Vint发送到第一初始化薄膜晶体管T4。
第一有机绝缘层117(参见图8)可覆盖第四导电图案1600，并且可排列在第三层间绝缘层116上。
如图7G中所示，第五导电图案1700可排列在第一有机绝缘层117上。第五导电图案1700可包括数据线1710、第二信号传输线1720、电压线1730和第八传输图案1740。
数据线1710可在y方向上延伸。数据线1710可对应于图5的数据线DL。数据线1710可通过接触部分1710CNT来接触第二传输图案1620。数据信号Dm可通过数据线1710和第二传输图案1620发送到第一有源图案1100。
第二信号传输线1720可在y方向上延伸。第二信号传输线1720可接触第一信号传输线1610，以使数据信号Dm可被提供到第二信号传输线1720。第二信号传输线1720可对应于图19中所示的第二信号传输线CL-V。
例如，不同的数据电压可提供到数据线1710和第二信号传输线1720。详细地，第一数据电压可通过数据线1710发送到第一有源图案1100，并且与第一数据电压不同的第二数据电压可通过第一信号传输线1610和第二信号传输线1720来发送。
电压线1730可在y方向上延伸。电压线1730可对应于图5的驱动电压线PL。电压线1730可提供驱动电压ELVDD。电压线1730可通过接触部分1730CNT连接到第五传输图案1660，并且可将驱动电压ELVDD提供到存储电容器电极1330和操作控制薄膜晶体管T5。
电压线1730可由彼此相邻的第一像素电路PC1和第二像素电路PC2共享。在另一实施方式中，电压线1730可设置在第一像素电路PC1和第二像素电路PC2中的每一个中。
第八传输图案1740可通过接触部分1740CNT1来接触第六传输图案1670。第八传输图案1740可将驱动电流或阳极初始化电压Aint从第六传输图案1670发送到有机发光二极管OLED。
此外，第八传输图案1740可通过接触部分1740CNT2来接触像素电极210(参见图8)。第八传输图案1740可将发射控制薄膜晶体管T6与像素电极210电连接。
参照图8对第五导电图案1700上的堆叠结构进行描述。第二有机绝缘层118可排列成覆盖第五导电图案1700。第三有机绝缘层119可排列在第二有机绝缘层118上。例如，第一有机绝缘层117至第三有机绝缘层119可包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或其共混物。
有机发光二极管OLED可作为显示元件排列在第二有机绝缘层118上。有机发光二极管OLED可包括像素电极210、包括有机发射层220b的中间层220和相对电极230。
像素电极210可包括(半)透射电极或反射电极。在实施方式中，像素电极210可包括包含有Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物的反射层以及位于反射层上的透明或半透明电极层。透明或半透明电极层可包括选自由ITO、IZO、ZnO、In2O3、IGO和AZO构成的组中的至少一种。例如，像素电极210可包括ITO/Ag/ITO。
像素限定层120可排列在第三有机绝缘层119上。像素限定层120可增加像素电极210的边缘与位于像素电极210上方的相对电极230之间的距离，以防止在像素电极210的边缘处发生电弧等。
像素限定层120可通过包括选自由聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂构成的组中的至少一种有机绝缘材料，通过旋涂等来形成。
有机发光二极管OLED的中间层220可排列在由像素限定层120形成的开口120OP中。有机发光二极管OLED的发射区域EA可由开口120OP限定。
中间层220可包括有机发射层220b。有机发射层220b可包括包含有用于发射红色光、绿色光、蓝色光或白色光的荧光或磷光材料的有机材料。有机发射层220b可包括低分子量有机材料或高分子量有机材料。此外，在有机发射层220b的下方和上方还可选择性地分别排列有包括空穴传输层(HTL)和空穴注入层(HIL)的第一功能层220a和包括电子传输层(ETL)和电子注入层(EIL)的第二功能层220c。
相对电极230可包括透射电极或反射电极。在一些实施方式中，相对电极230可包括透明或半透明电极，并且可包括具有低功函数的金属薄膜，诸如Li、Ca、LiF、Al、Ag、Mg、其化合物或其混合物，或包括诸如LiF/Ca或LiF/Al的多层结构。此外，在金属薄膜上方还可排列有透明导电氧化物(TCO)层，诸如ITO、IZO、ZnO或In2O3。相对电极230可一体地形成在显示区域DA的整个表面上，并且可排列在中间层220和像素限定层120上方。
在相对电极230上可形成有包括有机材料的上层250。上层250可设置为保护相对电极230并且增加光提取效率。上层250可包括与相对电极230的有机材料相比具有更高的折射率的有机材料。替代性地，上层250可包括具有不同折射率的堆叠层。例如，上层250可通过包括被堆叠的高折射率层、低折射率层和高折射率层来形成。这里，高折射率层的折射率可大约等于或大于1.7，并且低折射率层的折射率可大约等于或小于1.3。
上层250可附加地包括LiF。替代性地，上层250可附加地包括无机绝缘材料，诸如SiO2、SiNx等。
上述图7A至图7G的第一有源图案1100和第二有源图案1400以及第一导电图案1200、第二导电图案1300、第三导电图案1500、第四导电图案1600和第五导电图案1700可形成如图8中所示的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT。图8的硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT可为上述图5的多个薄膜晶体管T1至T7中的一个。
硅薄膜晶体管S-TFT可包括硅半导体层SA、第一栅电极G1以及包含有源电极S1和漏电极D1的第一电极层E1(下文中，也称作第一电极层S1和D1)。硅半导体层SA可对应于图7A的第一有源图案1100的一部分，第一栅电极G1可对应于图7B的第一导电图案1200的一部分，并且第一电极层E1可对应于图7F的第四导电图案1600的一部分。第一电极层E1可通过接触金属层CM连接到像素电极210。
上电极CE2可排列在第一栅电极G1上，并且可与和第一栅电极G1一体地形成的下电极CE1一起形成存储电容器Cst。
氧化物薄膜晶体管O-TFT可包括氧化物半导体层OA、第二栅电极G2以及包含有源电极S2和漏电极D2的第二电极层E2(下文中，也称作第二电极层S2和D2)。氧化物半导体层OA可对应于图7D的第二有源图案1400的一部分，第二栅电极G2可对应于图7E的第三导电图案1500的一部分，并且第二电极层E2可对应于图7F的第四导电图案1600的一部分。
图9是根据实施方式的像素电路PC的部分结构的示意性剖视图。
在另一实施方式中，虽然图9的剖面结构的形状可类似于上述图8的剖面结构，但是图9的剖面结构还可包括分别排列在硅薄膜晶体管S-TFT和氧化物薄膜晶体管O-TFT下方的第一底表面金属层BML1和第二底表面金属层BML2。
第一底表面金属层BML1可排列成对应于像素电路PC的至少一部分区域。在实施方式中，第一底表面金属层BML1可排列成与设置为硅薄膜晶体管S-TFT的驱动薄膜晶体管T1(参见图5)重叠。
第一底表面金属层BML1可排列在衬底100与缓冲层111之间。在实施方式中，第一底表面金属层BML1可排列在交替地堆叠有有机层和无机层的衬底100上，并且在第一底表面金属层BML1与缓冲层111之间还可排列有无机阻挡层。第一底表面金属层BML1可连接到电极或线，并且可从电极或线接收恒定电压或信号。在另一实施方式中，第一底表面金属层BML1可设置为相对于另一电极或线具有隔离形状。
第二底表面金属层BML2可排列在氧化物薄膜晶体管O-TFT下方。第二底表面金属层BML2可排列在第二栅极绝缘层113与第一层间绝缘层114之间。第二底表面金属层BML2和存储电容器Cst的上电极CE2可排列在同一层。第二底表面金属层BML2可连接到接触电极BML2-C并且可接收恒定电压或信号。接触电极BML2-C和氧化物薄膜晶体管O-TFT的第二栅电极G2可排列在同一层。
第一底表面金属层BML1和第二底表面金属层BML2可包括反射金属，并且可包括例如Ag、包括Ag的合金、Mo、包括Mo的合金、Al、包括Al的合金、AlN、W、WN、Cu、p+掺杂的非晶硅等。第一底表面金属层BML1和第二底表面金属层BML2可包括彼此相同的材料或彼此不同的材料。
图10是根据实施方式的显示装置的显示区域的一部分的示意性平面图，显示区域包括辅助显示区域ADA。
参照图10，辅助显示区域ADA可包括部件区域CA和至少部分围绕部件区域CA的中间区域MA。辅助显示区域ADA可包括包含有部件区域CA的中心部分和中间区域MA的一部分的第一区域A1以及各自包括部件区域CA的一部分和中间区域MA的一部分的第二区域A2、第三区域A3和第四区域A4。第二区域A2可排列在第一区域A1的一侧处，并且第三区域A3可排列在第一区域A1的另一侧处。也就是说，第二区域A2和第三区域A3可基于第一区域A1对称地排列。第四区域A4可排列在第一区域A1、第二区域A2和第三区域A3下方，并且可接触第一区域A1、第二区域A2、第三区域A3和主显示区域MDA。
在第一区域A1、第二区域A2、第三区域A3和第四区域A4上可分别排列有第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4，并且位于辅助显示区域ADA中的第一区域A1、第二区域A2、第三区域A3和第四区域A4可为基于第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4的布置关系而划分的区域。
第1-1辅助显示元件Pa1-1可排列在与第一区域A1对应的部件区域CA上，并且第1-1辅助像素电路PCa1-1可排列在中间区域MA上。第1-1辅助显示元件Pa1-1和第1-1辅助像素电路PCa1-1可通过第一连接线TWL1彼此连接。第一连接线TWL1可在第一区域A1上在y方向上延伸。
第1-2辅助显示元件Pa1-2可排列在与第二区域A2对应的部件区域CA上，并且第1-2辅助像素电路PCa1-2可排列在中间区域MA上。第1-2辅助显示元件Pa1-2和第1-2辅助像素电路PCa1-2可通过第二连接线TWL2彼此连接。第二连接线TWL2可在第二区域A2上在x方向上延伸。
类似于第二区域A2，第1-3辅助显示元件Pa1-3可排列在与第三区域A3对应的部件区域CA上，并且第1-3辅助像素电路PCa1-3可排列在中间区域MA上。第1-3辅助显示元件Pa1-3和第1-3辅助像素电路PCa1-3可通过第三连接线TWL3彼此连接。第三连接线TWL3可在第三区域A3上在x方向上延伸。
第1-4辅助显示元件Pa1-4可排列在与第四区域A4对应的部件区域CA上，并且第1-4辅助像素电路PCa1-4可排列在中间区域MA上。第1-4辅助显示元件Pa1-4和第1-4辅助像素电路PCa1-4可通过第四连接线TWL4彼此连接。第四连接线TWL4可在第四区域A4上在x方向上延伸。
在实施方式中，位于第四区域A4上的第四连接线TWL4可包括排列成彼此面对的第四连接线TWL4a和TWL4b。第四连接线TWL4a和TWL4b可基于穿过第四区域A4的中心的虚拟中心线对称地排列。例如，穿过第四区域A4的中心的虚拟中心线可为穿过部件区域CA的中心的中心线。这里，部件区域CA的中心可表示形成部件区域CA的形状的图形的中心。
参照图10，第四区域A4可在向上方向上接触第一区域A1、第二区域A2和第三区域A3，并且可在向下方向上接触主显示区域MDA。第四区域A4可包括部件区域CA的排列在第一区域A1延伸的方向(例如，-y方向)上的一部分。在比较性实施方式中，假设第一区域延伸到主显示区域上，排列在第一区域上的第一连接线的最大长度可能必须进一步增加，并且因此，第一连接线的电阻可能增加。
因此，根据实施方式，可实现第一连接线TWL1可在第一区域A1上在第一方向(例如，y方向)上延伸，并且第二连接线TWL2、第三连接线TWL3和第四连接线TWL4可在第二区域A2至第四区域A4上在第二方向(例如，x方向)上延伸的混合结构。基于该结构，辅助显示区域ADA可被划分使得第一区域A1、第二区域A2、第三区域A3和第四区域A4中的每一个包括部件区域CA的一部分和中间区域MA的一部分，其中，第四区域A4可排列在第一区域A1与主显示区域MDA之间。因此，可减小在y方向上延伸的第一连接线TWL1的长度，以便根据在特定方向上延伸的连接线的长度来有效地控制电阻。
在实施方式中，为了最大化上述效果，第四区域A4的在y方向上的第一宽度W1可为部件区域CA的在y方向上的第二宽度D1的约25％(或约1/4)。这里，部件区域CA的第二宽度D1可指示在y方向上的宽度的最大值。例如，当部件区域CA具有圆形形状时，第二宽度D1可表示部件区域CA的直径。如上所述，当第四区域A4的第一宽度W1被获得为部件区域CA的第二宽度D1的1/4时，可最佳地设计排列在第一区域A1上的第一连接线TWL1和排列在第四区域A4上的第四连接线TWL4的长度。
第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4可包括透明导电材料。例如，第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4可包括透明导电氧化物(TCO)层，诸如IGZO、ITO、IZO、ZnO或In2O3。因此，与第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4的布置无关，部件区域CA的未排列有第一辅助子像素Pa1的区域可设置为透射区域TA。
图11、图12、图13、图14和图15是图10的辅助显示区域ADA的一部分的详细平面图。
在下文中，参照图11、图12、图13、图14和图15，将详细地对辅助显示区域ADA的第一区域A1、第二区域A2、第三区域A3和第四区域A4中的每一个的结构进行描述。
图11示出了第二区域A2的一部分、第四区域A4的一部分和主显示区域MDA的一部分的放大图。图11可对应于图10的区A。第四区域A4的结构可与第二区域A2的结构实质上相等，并且因此，为了解释的便利，将省略其详细描述。
参照图11，第一辅助子像素Pa1可排列在与第二区域A2对应的部件区域CA上。这里，排列在与第二区域A2对应的部件区域CA上的第一辅助子像素Pa1可实际上表示与发光器件(即，有机发光二极管OLED)对应的第1-2辅助显示元件Pa1-2。第一辅助子像素Pa1可发射红色光、绿色光、蓝色光和白色光中的任何一种。在实施方式中，第一辅助子像素Pa1可包括第一红色辅助子像素Pr1'、第一绿色辅助子像素Pg1'和第一蓝色辅助子像素Pb1'。
如图11中所示，用于驱动第1-2辅助显示元件Pa1-2的像素电路可不排列在第1-2辅助显示元件Pa1-2下方。在实施方式中，用于驱动第1-2辅助显示元件Pa1-2的第1-2辅助像素电路PCa1-2可排列在与第二区域A2对应的中间区域MA上。
第二连接线TWL2可排列成在x方向上延伸。第二连接线TWL2可排列成与在y方向上延伸的第二数据线DL2相交。例如，第二连接线TWL2可在相对于第二数据线DL2交叉的方向上延伸。在实施方式中，图11的第二数据线DL2可对应于图19的第二数据线DL2。
第1-2辅助像素电路PCa1-2可通过第二连接线TWL2连接到第1-2辅助像素元件Pa1-2。在实施方式中，第二连接线TWL2可包括在平面上交替地排列的第2-1连接线TWL2a和第2-2连接线TWL2b。第2-1连接线TWL2a和第2-2连接线TWL2b可排列在彼此不同的层。基于该结构，第二连接线TWL2a与TWL2b之间的距离可进一步减小，并且因此，可增加部件区域CA的分辨率，并且可防止在第二连接线TWL2a与TWL2b之间产生的诸如短路现象等的缺陷。
第二辅助子像素Pa2和第二辅助像素电路PCa2可排列在与第二区域A2对应的中间区域MA上。这里，排列在与第二区域A2对应的中间区域MA上的第二辅助子像素Pa2可实际上表示与发光器件对应的显示元件(即，有机发光二极管OLED)。第二辅助子像素Pa2可发射红色光、绿色光、蓝色光和白色光中的任何一种。在实施方式中，第二辅助子像素Pa2可包括第二红色辅助子像素Pr2'、第二绿色辅助子像素Pg2'和第二蓝色辅助子像素Pb2'。
第二辅助像素电路PCa2可与第二辅助子像素Pa2重叠，或者可排列成与第二辅助子像素Pa2相邻。第二辅助子像素Pa2可直接连接到第二辅助像素电路PCa2，而无需第二连接线TWL2用于将第二辅助子像素Pa2与第二辅助像素电路PCa2连接。
第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列在中间区域MA上。在实施方式中，第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列成彼此相邻并且可交替地排列。如以上参照图6等所述，第一辅助像素电路PCa1和第二辅助像素电路PCa2中的每一个可包括成对的两个像素电路。
在实施方式中，假设第一辅助子像素Pa1和第二辅助子像素Pa2排列成具有带有多行和多列的矩阵形状，则第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列在偶数行或奇数行中。也就是说，第一辅助像素电路PCa1和第二辅助像素电路PCa2可不连续地排列在每一行中，并且当第一辅助像素电路PCa1和第二辅助像素电路PCa2排列在偶数行中时，第一辅助像素电路PCa1和第二辅助像素电路PCa2可不排列在奇数行中。基于像素的这种布置，辅助显示区域ADA的分辨率可低于主显示区域MDA的分辨率。
排列在部件区域CA上的第一辅助子像素Pa1可包括第一辅助像素电极210a1。参照与图11的区B对应的图12，第一辅助像素电极210a1可具有不包括直线与直线相交的边缘或拐角的曲线的形状。也就是说，在实施方式中，本实施方式示出了第一辅助像素电极210a1被设置为具有椭圆形形状。然而，本公开不限于此。第一辅助像素电极210a1可具有圆形形状、椭圆形形状、部分圆形形状或部分椭圆形形状。如上所述，通过将第一辅助像素电极210a1形成为具有曲线的形状，可最小化穿过部件区域CA的透射区域TA的光的衍射。
第二连接线TWL2可直接接触第一辅助像素电极210a1，并且可将位于中间区域MA上的第一辅助像素电路PCa1的信号发送到第一辅助像素电极210a1。图12示出了第2-1连接线TWL2a可连接到第一辅助像素电极210a1。然而，第一辅助像素电极210a1可连接到第2-2连接线TWL2b。
第二连接线TWL2可通过第一接触部分ACNT1连接到第一辅助像素电极210a1。第一接触部分ACNT1可由排列在第二连接线TWL2与第一辅助像素电极210a1之间的绝缘层限定。在实施方式中，第一接触部分ACNT1可排列在第一辅助像素电极210a1的一侧处，并且可与第一辅助像素电极210a1重叠。然而，在这种情况下，第一接触部分ACNT1可不与第一辅助子像素Pa1的发射区域EA重叠。发射区域EA可由排列在第一辅助像素电极210a1上的像素限定层120的开口120OP限定。
由于第一接触部分ACNT1排列成不与发射区域EA重叠，因此可防止可能引起颜色坐标的失真的、由于第一接触部分ACNT1而导致的发射区域EA的平坦度的劣化。如上所述，因为第一辅助像素电极210a1被设置为具有大致椭圆形形状，所以第一接触部分ACNT1可设置在长轴方向的一侧处，以使第一接触部分ACNT1和发射区域EA可彼此不重叠。
返回参照图11，排列在中间区域MA上的第二辅助子像素Pa2可包括第二辅助像素电极210a2。第二辅助像素电极210a2可设置为具有大致圆形形状，并且可包括在一方向上延伸的延伸部分210e。第二接触部分ACNT2可形成在延伸部分210e的端部处。第二辅助像素电路PCa2可通过第二接触部分ACNT2连接到第二辅助像素电极210a2。因为第二辅助像素电极210a2包括在一方向上延伸的延伸部分210e，所以第二辅助像素电极210a2可排列成与配置成驱动第二辅助像素电极210a2的第二辅助像素电路PCa2不完全重叠。也就是说，第二辅助像素电极210a2可排列得与第二辅助像素电路PCa2部分重叠。
在图11中，主显示区域MDA可与第四区域A4接触。主像素电路PCm和与其连接的主子像素Pm可排列在主显示区域MDA上。主子像素Pm可发射红色光、绿色光、蓝色光和白色光中的任何一种。在实施方式中，主子像素Pm可包括红色主子像素Pr、绿色主子像素Pg和蓝色主子像素Pb。
主子像素Pm可包括主像素电极210m。类似于第二辅助像素电极210a2，主像素电极210m可设置成具有大致圆形形状，并且可具有在一方向上延伸的延伸部分210e。在延伸部分210e的端部处可形成有接触部分。主像素电路PCm可通过该接触部分连接到主像素电极210m。
主子像素Pm中的每一个的每个主像素电极210m可具有比发射彼此相同的颜色的第一辅助像素电极210a1和第二辅助像素电极210a2更小的面积。因此，排列在相同面积中的主子像素Pm的数量可大于第一辅助子像素Pa1的数量和第二辅助子像素Pa2的数量。主显示区域MDA的分辨率可高于辅助显示区域ADA的分辨率。
如上所述，参照图11描述的第一辅助像素电极210a1和第二辅助像素电极210a2的布置和结构可同样适用于下面描述的图13、图14和图15。
图13可对应于图10的区C。图13示出了第一区域A1和与第一区域A1接触的第二区域A2。第1-1辅助显示元件Pa1-1可排列在与第一区域A1对应的部件区域CA上，并且第1-2辅助显示元件Pa1-2可排列在与第二区域A2对应的部件区域CA上。第1-1辅助显示元件Pa1-1可通过第一连接线TWL1连接到排列在与第一区域A1对应的中间区域MA上的第1-1辅助像素电路PCa1-1，并且第1-2辅助显示元件Pa1-2可通过第二连接线TWL2连接到排列在与第二区域A2对应的中间区域MA上的第1-2辅助像素电路PCa1-2。
第一连接线TWL1可在第一区域A1上在y方向上延伸。此外，第二连接线TWL2可在第二区域A2上在x方向上延伸。
图14可对应于图10的区D，并且图15可对应于图14的区E。图14和图15是第一区域A1的一部分的放大图。
参照图10、图14和图15，第一辅助子像素Pa1可排列在与第一区域A1对应的部件区域CA上。这里，第一辅助子像素Pa1可实际上表示与发光器件(即，有机发光二极管OLED)对应的第1-1辅助显示元件Pa1-1。第一辅助子像素Pa1可发射红色光、绿色光、蓝色光和白色光中的任何一种。在实施方式中，第一辅助子像素Pa1可包括第一红色辅助子像素Pr1'、第一绿色辅助子像素Pg1'和第一蓝色辅助子像素Pb1'。
如图14和图15中所示，配置成驱动第1-1辅助显示元件Pa1-1的像素电路可不排列在第1-1辅助显示元件Pa1-1下方。在实施方式中，用于驱动第1-1辅助显示元件Pa1-1的第1-1辅助像素电路PCa1-1可排列在与第一区域A1对应的中间区域MA上。
第一连接线TWL1可排列成在y方向上延伸。第1-1辅助像素电路PCa1-1可通过第一连接线TWL1连接到第1-1辅助显示元件Pa1-1。
在实施方式中，第一连接线TWL1可包括在平面上交替地排列的第1-1连接线TWL1a和第1-2连接线TWL1b。第1-1连接线TWL1a和第1-2连接线TWL1b可排列在彼此不同的层。基于该结构，可进一步减小第一连接线TWL1a与TWL1b之间的距离，并且因此，可增加部件区域CA的分辨率，并且可防止第一连接线TWL1a与TWL1b之间的诸如短路现象等的缺陷。
第二辅助子像素Pa2和第二辅助像素电路PCa2可排列在与第一区域A1对应的中间区域MA上。第二辅助子像素Pa2可发射红色光、绿色光、蓝色光和白色光中的任何一种。在实施方式中，第二辅助子像素Pa2可包括第二红色辅助子像素Pr2'、第二绿色辅助子像素Pg2'和第二蓝色辅助子像素Pb2'。
第二辅助像素电路PCa2可与第二辅助子像素Pa2重叠，或者可排列成与第二辅助子像素Pa2相邻。第二辅助子像素Pa2可直接连接到第二辅助像素电路PCa2，而无需第二连接线TWL2用于将第二辅助子像素Pa2与第二辅助像素电路PCa2连接。
第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列在中间区域MA上。在实施方式中，第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列成彼此相邻并且可交替地排列。如以上参照图6等所述，第一辅助像素电路PCa1和第二辅助像素电路PCa2中的每一个可包括成对的两个像素电路。
排列在部件区域CA上的第一辅助子像素Pa1可包括第一辅助像素电极210a1。在实施方式中，第一辅助像素电极210a1可设置为具有大致椭圆形形状。如上所述，通过将第一辅助像素电极210a1形成为具有曲线的形状，可最小化穿过部件区域CA的透射区域TA的光的衍射。第一连接线TWL1可通过第一接触部分ACNT1连接到第一辅助像素电极210a1。
排列在中间区域MA上的第二辅助子像素Pa2可包括第二辅助像素电极210a2。在实施方式中，第二辅助像素电极210a2可设置为具有大致圆形形状，并且可包括在一方向上延伸的延伸部分210e。第二接触部分ACNT2可形成在延伸部分210e的端部处。第二辅助像素电路PCa2可通过第二接触部分ACNT2连接到第二辅助像素电极210a2。
如以上参照图10、图11、图12、图13、图14和图15所述，当通过连接线TWL1、TWL2、TWL3和TWL4将排列在部件区域CA上的第一辅助子像素Pa1与排列在中间区域MA上的像素电路PCa1-1、PCa1-2、PCa1-3和PCa1-4连接时，部件区域CA和中间区域MA可被划分为第一区域A1、第二区域A2、第三区域A3和第四区域A4，并且连接线TWL1、TWL2、TWL3和TWL4可分别在第一区域A1、第二区域A2、第三区域A3和第四区域A4上在y方向或x方向上排列。因此，在部件区域CA上可选择性地获得透射率，并且因此，总体分辨率可增加，并且可改善显示区域DA的总体图像质量。另外，通过在减小连接线TWL1、TWL2、TWL3和TWL4的厚度和宽度的同时，减小连接线TWL1、TWL2、TWL3和TWL4的总体长度，来降低连接线TWL1、TWL2、TWL3和TWL4的电阻并且改善第一辅助子像素Pa1的显示质量。
图16和图17是根据实施方式的显示装置的显示区域的一部分的示意性平面图，该显示区域包括辅助显示区域ADA。
图16和图17可对应于图10的修改实例。
图16与上述图10实质上相同，但是在辅助显示区域ADA的形状的方面与图10不同。除了辅助显示区域ADA的形状之外，图16的其它结构与上述图10的结构相同。因此，图10中的相同配置应用于图16，并且基于区别给出下面的描述。
图16中所示的辅助显示区域ADA可对应于上述图1B中的辅助显示区域ADA。辅助显示区域ADA可形成为使得其朝向外围区域NDA的部分的宽度小于其它部分的宽度。与图10相比较，在图16的辅助显示区域ADA中，中间区域MA的与第二区域A2和第三区域A3对应的区域可减小，并且对应于减小的区域可设置为主显示区域MDA。显示在主显示区域MDA上的图像的分辨率和图像质量可高于显示在辅助显示区域ADA上的图像的分辨率和图像质量。因此，通过增加主显示区域MDA，可增加显示区域DA的总体显示质量。
图17与上述图10和图16实质上相同，但是与图10和图16的不同之处在于，在图17中，在外围区域NDA上还可设置有第三辅助像素电路PCa1'。除了第三辅助像素电路PCa1'之外，图17的其它结构与上述图10和图16的结构相同。因此，图10和图16中的相同配置应用于图17，并且基于区别给出下面的描述。
第三辅助像素电路PCa1'可排列在与辅助显示区域ADA相邻的外围区域NDA上。在实施方式中，第三辅助像素电路PCa1'可排列成与辅助显示区域ADA的第一区域A1相邻。第三辅助像素电路PCa1'可通过第一连接线TWL1'连接到位于与第一区域A1对应的部件区域CA上的第三辅助显示元件Pa1-1'。如上所述，除了位于与第一区域A1对应的中间区域MA上的第1-1辅助像素电路PCa1-1之外，还可设置有第三辅助像素电路PCa1'，并且因此，与第一区域A1对应的中间区域MA的宽度可进一步减小，并且可相应地增加主显示区域MDA的面积。
图18是图17的区F的示意性放大平面图。
参照图18，第一导电线BL1和第二导电线BL2可定位成对应于中间区域MA的与第一区域A1对应的至少一部分。第一导电线BL1和第二导电线BL2可沿第一连接线TWL1在y方向上连续地延伸。在实施方式中，如图18中所示，第一导电线BL1和第二导电线BL2可排列在彼此不同的层，并且可在平面上在彼此不重叠的情况下交替地排列。
在实施方式中，第一导电线BL1和第二导电线BL2可包括反射金属，例如Ag、包括Ag的合金、Mo、包括Mo的合金、Al、包括Al的合金、AlN、W、WN、Cu、Ni、Cr、CrN、Ti、Ta、Pt、Sc、ITO、IZO等。
在第一区域A1中，与部件区域CA不同，中间区域MA可不包括透射区域TA，并且因此，包括具有相对较低电阻的反射金属的第一导电线BL1和第二导电线BL2可排列在中间区域MA上，并且包括具有相对较高电阻但是具有透射率的导电材料的第一连接线TWL1可排列在部件区域CA上。
在实施方式中，第一连接线TWL1可包括排列在彼此不同的层的第1-1连接线TWL1a和第1-2连接线TWL1b。第1-1连接线TWL1a可通过第一接触部分CNTa连接到第一导电线BL1，并且第1-2连接线TWL1b可通过第二接触部分CNTb连接到第二导电线BL2。例如，第1-1连接线TWL1a和第一导电线BL1可在绝缘层介于其间的情况下通过限定在绝缘层中的第一接触部分CNTa彼此连接，或者第1-1连接线TWL1a和第一导电线BL1可在没有绝缘层介于其间的情况下彼此直接连接。类似地，第1-2连接线TWL1b和第二导电线BL2可在绝缘层介于其间的情况下通过限定在绝缘层中的第二接触部分CNTb彼此连接，或者第1-2连接线TWL1b和第二导电线BL2可在没有绝缘层介于其间的情况下彼此直接连接。
与图18一起参照以上描述的图9，第一导电线BL1可排列在第三层间绝缘层116上，并且可包括与第一电极层S1和D1以及第二电极层S2和D2的材料相同的材料。第二导电线BL2可排列在第一有机绝缘层117上，并且可包括与接触金属层CM的材料相同的材料。尽管图9中未示出，但是第1-1连接线TWL1a可排列在第三层间绝缘层116上并且位于与第一电极层S1和D1以及第二电极层S2和D2相同的层，并且第1-2连接线TWL1b可排列在第二有机绝缘层118上。下面将参照图21和图22详细地对该方面进行描述。
以上参照图18描述的包括第一导电线BL1和第二导电线BL2的连接结构不仅可应用于第一区域A1，而且可以相同的方式应用于第二区域A2、第三区域A3和第四区域A4。此外，图18被示出并描述为对应于图17的区F，但是还可以相同的方式应用于图10的区D。
图19是根据实施方式的显示装置的一部分的放大平面图，并且图20是图19的信号传输线的示意性剖视图。
参照图19，在显示区域DA上可排列有在y方向上延伸并且彼此间隔开的第一数据线DL1和第二数据线DL2。第一数据线DL1和第二数据线DL2中的每一个可将数据信号供给到显示区域DA的子像素Pm、Pa1和Pa2。
第一数据线DL1可被辅助显示区域ADA的部件区域CA断开。也就是说，尽管第一数据线DL1可朝向辅助显示区域ADA排列在主显示区域MDA上，但是第一数据线DL1可不穿过部件区域CA。
在实施方式中，第一数据线DL1可包括彼此间隔开的第一线DL1a和第二线DL1b，其中部件区域CA介于第一线DL1a和第二线DL1b之间。基于部件区域CA，第一线DL1a可排列在部件区域CA下方(例如，-y方向)，并且第二线DL1b可排列在部件区域CA上方(例如，+y方向)。第一线DL1a可连接到排列在部件区域CA下方的主子像素Pm，并且第二线DL1b可连接到排列在部件区域CA上方的主子像素Pm(或第二辅助子像素Pa2)，使得第一线DL1a和第二线DL1b中的每一个可发送数据信号。
第二数据线DL2可遍及主显示区域MDA和中间区域MA而排列。也就是说，第二数据线DL2可定位成与部件区域CA不重叠。第二数据线DL2可将数据信号发送到位于主显示区域MDA上的主子像素Pm和位于中间区域MA上的第二辅助子像素Pa2。
如以上参照图10、图11、图12、图13、图14和图15所述，排列在部件区域CA上的第一辅助子像素Pa1可通过第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4来接收包括数据信号的各种信号。
信号传输线CL可设置在与部件区域CA相邻的中间区域MA和/或主显示区域MDA上，以绕过部件区域CA。信号传输线CL可连接被部件区域CA断开的第一数据线DL1，以使得输入到第一线DL1a的数据信号可发送到第二线DL1b。为此，信号传输线CL的一端可通过第一接触孔CNT1连接到第一线DL1a，并且信号传输线CL的另一端可通过第二接触孔CNT2连接到第二线DL1b。
在实施方式中，第一数据线DL1和信号传输线CL可排列在彼此不同的层，并且可通过接触孔彼此电连接。信号传输线CL可包括在x方向上延伸的第一信号传输线CL-H和在y方向上延伸的第二信号传输线CL-V。第一信号传输线CL-H和第二信号传输线CL-V可排列在彼此不同层，并且可通过第三接触孔CNT3彼此连接。
配置成将数据信号供给到位于中间区域MA上的第一辅助像素电路PCa1的数据传输线DL1'可连接到信号传输线CL。数据传输线DL1'可在y方向上延伸并且可连接到信号传输线CL(即，第一信号传输线CL-H)。因此，通过第一数据线DL1发送的数据信号可提供到数据传输线DL1'。
一起参照图19和图20，第一绝缘层IL1'和第二绝缘层IL2'可排列在衬底100上，第一信号传输线CL-H可排列在第一绝缘层IL1'上，并且第一数据线DL1和第二信号传输线CL-V可排列在第二绝缘层IL2'上。参照上述图9，第一绝缘层IL1'可对应于第三层间绝缘层116，并且第二绝缘层IL2'可对应于第一有机绝缘层117。
第一数据线DL1可包括彼此分开的第一线DL1a和第二线DL1b，其中部件区域CA介于第一线DL1a和第二线DL1b之间。第一线DL1a和第二线DL1b可排列在第二绝缘层IL2'上。第一线DL1a和第二线DL1b可分别通过限定在第二绝缘层IL2'中的第一接触孔CNT1和第二接触孔CNT2电连接到位于第一绝缘层IL1'上的第一信号传输线CL-H。
第一信号传输线CL-H可排列在第一绝缘层IL1'上。第一信号传输线CL-H可排列在部件区域CA上方和下方，如图19中所示。
部件区域CA上方和下方的第一信号传输线CL-H可通过限定在第二绝缘层IL2'中的第三接触孔CNT3连接到位于第二绝缘层IL2'上的第二信号传输线CL-V。也就是说，如参照图6和图7A、图7B、图7C、图7D、图7E、图7F和图7G所述，第一信号传输线CL-H可对应于图7F的第一信号传输线1610，并且第二信号传输线CL-V可对应于图7G的第二信号传输线1720。
尽管图19未示出，但是如图20中所示，分别与第一信号传输线CL-H和第二信号传输线CL-V间隔开的虚设线(未示出)可分别排列在与第一信号传输线CL-H和第二信号传输线CL-V相同的层。虚设线可通过与第一信号传输线CL-H和第二信号传输线CL-V相同的工艺形成。虚设线可指示图7F的第一信号传输线1610的一部分和图7G的第二信号传输线1720的一部分，这些部分未用作实质的信号传输线CL并且是剩余的。因此，第一信号传输线CL-H、第二信号传输线CL-V和虚设线可在第三接触孔CNT3周围彼此断开。在实施方式中，通过将电压施加到虚设线，可防止像素电路中的静电，虚设线可用作电极。
图21、图22和图23是根据实施方式的显示装置的辅助显示区域的一部分的示意性剖视图。
参照图21，第一辅助子像素Pa1可排列在辅助显示区域ADA的部件区域CA上，并且第二辅助子像素Pa2可排列在辅助显示区域ADA的中间区域MA上。第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列在中间区域MA上。第一辅助像素电路PCa1和第二辅助像素电路PCa2可排列成彼此相邻。第一辅助像素电路PCa1和第二辅助像素电路PCa2可设置为多个并且可交替地排列。在图21中，为了解释和图示的便利，示出了第一辅助薄膜晶体管TFTa1和第二辅助薄膜晶体管TFTa2作为硅薄膜晶体管分别包括在第一辅助像素电路PCa1和第二辅助像素电路PCa2中。然而，详细地，第一辅助像素电路PCa1和第二辅助像素电路PCa2可实现上述图6、图7A、图7B、图7C、图7D、图7E、图7F和图7G、图8或图9的布置结构。因此，第一辅助像素电路PCa1和第二辅助像素电路PCa2的描述与图8或图9的描述相同。
第一辅助子像素Pa1可由排列在中间区域MA上的第一辅助像素电路PCa1驱动，并且第二辅助子像素Pa2可由排列在中间区域MA上的第二辅助像素电路PCa2驱动。
第一辅助子像素Pa1可通过连接线TWL连接到第一辅助像素电路PCa1。连接线TWL的一侧可连接到第一辅助像素电路PCa1，并且连接线TWL的另一侧可连接到第一辅助像素电极210a1。接触金属层CM'可排列在连接线TWL与第一辅助像素电极210a1之间，并且因此，通过接触金属层CM'，连接线TWL和第一辅助像素电极210a1可彼此电连接。
在实施方式中，如图21中所示，连接线TWL可包括排列在第三层间绝缘层116上的第一透射导电层TWLa。第一透射导电层TWLa可通过导电线TWLa-C连接到第一辅助像素电路PCa1。例如，图21的导电线TWLa-C可对应于上述图18的第一导电线BL1或第二导电线BL2。在另一实施方式中，如图22中所示，可不设置导电线TWLa-C，并且第一透射导电层TWLa可直接连接到第一辅助像素电路PCa1。
参照图23，第一辅助子像素Pa1可通过连接线TWL连接到第一辅助像素电路PCa1。图23的连接线TWL可包括排列在第二有机绝缘层118上的第二透射导电层TWLb。第二透射导电层TWLb可通过导电线TWLb-C连接到第一辅助像素电路PCa1。例如，图23的导电线TWLb-C可对应于上述第一导电线BL1或第二导电线BL2。
图21、图22和图23中所示的连接线TWL可对应于以上参照附图所述的第一连接线TWL1、第二连接线TWL2、第三连接线TWL3和第四连接线TWL4中的一个。排列在彼此不同的层的第一透射导电层TWLa和第二透射导电层TWLb可分别对应于以上参照附图所述的第1-1连接线TWL1a和第1-2连接线TWL1b以及第2-1连接线TWL2a和第2-2连接线TWL2b。
以上主要关于显示装置给出了描述。然而，本公开不限于显示装置。也就是说，制造显示装置的方法也可包括在本公开的范围中。
图24A、图24B、图24C和图24D是用于描述根据实施方式的显示装置的制造工艺的一部分的示意性剖视图。
图24A、图24B、图24C和图24D示出了以上参照图9描述的位于衬底100上的器件的剖面结构。在下文中，虽然基于堆叠结构给出了描述，但是描述将集中于制造工艺的特性。通过参考参照图1至图23的描述，将理解与以上描述的方面相同的方面。
首先，如图9中所示，可制备包括主显示区域MDA以及包括有部件区域CA和中间区域MA的辅助显示区域ADA的衬底100。可在主显示区域MDA和中间区域MA上形成与图24A、图24B、图24C和图24D的制造工艺对应的像素电路PC的结构。
参照图24A，可在衬底100上形成第一底表面金属层BML1。如参照图9所述，可将第一底表面金属层BML1排列成对应于像素电路PC的至少一部分。在实施方式中，第一底表面金属层BML1可排列成与设置为硅薄膜晶体管S-TFT的驱动薄膜晶体管T1(参见图5)重叠。
可在第一底表面金属层BML1上形成缓冲层111。第一底表面金属层BML1可形成为与随后形成的硅半导体层SA重叠。
在缓冲层111上形成硅半导体层SA之后，可将第一栅电极G1形成为与硅半导体层SA重叠。在形成第一栅电极G1之前，可在硅半导体层SA上形成第一栅极绝缘层112。
在第二栅极绝缘层113形成为覆盖第一栅电极G1之后，可在第二栅极绝缘层113上形成存储电容器Cst的上电极CE2。与第一栅电极G1一体地形成的下电极CE1与上电极CE2可形成存储电容器Cst。
与形成上电极CE2的工艺同步地，可在硅薄膜晶体管S-TFT的一侧上执行形成第二底表面金属层BML2的工艺。可将第二底表面金属层BML2形成为与随后形成的氧化物半导体层OA重叠。
在第一层间绝缘层114形成为覆盖上电极CE2和第二底表面金属层BML2之后，可在第一层间绝缘层114上形成氧化物半导体层OA。可在氧化物半导体层OA上形成第二层间绝缘层115，并且可在第二层间绝缘层115上形成第二栅电极G2以与氧化物半导体层OA重叠。与第二栅电极G2的制造工艺同步地，可在第二栅电极G2的一侧上执行形成接触电极BML2-C的工艺。接触电极BML2-C可与第二栅电极G2一体地形成或可与第二栅电极G2分开形成。在实施方式中，接触电极BML2-C可连接到其下方的第二底表面金属层BML2，以形成垂直栅极连接结构。
此后，可在第二栅电极G2上形成第三层间绝缘层116。此后，可在绝缘层中形成分别暴露硅半导体层SA的部分和氧化物半导体层OA的部分的接触孔，并且然后可在第三层间绝缘层116上形成第一电极层S1和D1以及第二电极层S2和D2。
此后，如图24B和图24C中所示，可在与第一电极层S1和D1以及第二电极层S2和D2相同的层中形成第一透射导电层TWLa。这里，两个层形成在相同的层中可表示在作为导电层的两个层之间没有排列绝缘层。因此，第一透射导电层TWLa可像第一电极层S1和D1以及第二电极层S2和D2一样形成在第三层间绝缘层116上。
参照图24B，可在第三层间绝缘层116上形成第一透射导电材料层TWLa'。第一透射导电材料层TWLa'可覆盖第一电极层S1和D1以及第二电极层S2和D2，并且可形成在第三层间绝缘层116的整个表面上。
此后，如图24C中所示，除了形成为第一透射导电层TWLa的部分之外，其它部分可被图案化，例如，通过使用蚀刻剂et来湿法蚀刻。这里，在该工艺中使用的蚀刻剂et可不蚀刻第一电极层S1和D1以及第二电极层S2和D2，并且可仅选择性地蚀刻第一透射导电材料层TWLa'。
如以上参照附图所述，第一透射导电层TWLa和下面参照图24D将描述的第二透射导电层TWLb可包括透射导电材料，诸如IGZO、ITO、IZO等，并且第一电极层S1和D1以及第二电极层S2和D2可包括反射金属材料，诸如Ti/Al/Ti、Mo/Al/Mo等。因此，用于蚀刻第一透射导电层TWLa和第二透射导电层TWLb的蚀刻剂et可不同于用于蚀刻第一电极层S1和D1以及第二电极层S2和D2的蚀刻剂，并且蚀刻剂et可被选择为不损坏第一电极层S1和D1以及第二电极层S2和D2的材料。
然后，如图24D中所示，可顺序地形成布置在第一透射导电层TWLa上的第一有机绝缘层117、位于第一有机绝缘层117上的接触金属层CM和位于接触金属层CM上的第二有机绝缘层118。可在第二有机绝缘层118上形成第二透射导电层TWLb。用于形成第二透射导电层TWLb的蚀刻剂可与用于蚀刻第一透射导电层TWLa的蚀刻剂et相同。
可在第二透射导电层TWLb上形成第三有机绝缘层119，并且可在第三有机绝缘层119上形成像素电极210。然后，可在像素电极210上形成有机发光二极管OLED的结构和上层250的结构。
如上所述，根据本公开的以上实施方式中的一个或多个，可实现在提供高质量图像的同时，改善了通过部件输出的图像质量的显示装置。然而，本公开的范围不限于上述效果。
应理解，本文中描述的实施方式应仅在描述性意义上考虑，而不用于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解，在不背离如由随附权利要求限定的精神和范围的情况下可在其中作出形式和细节上的各种改变。

Claims (10)

1.一种显示装置，包括：
衬底，所述衬底包括主显示区域和辅助显示区域，所述辅助显示区域包括部件区域和中间区域；
主像素电路和主显示元件，所述主显示元件连接到所述主像素电路，其中，所述主像素电路和所述主显示元件中的每一个排列在所述主显示区域上；
第一辅助显示元件，所述第一辅助显示元件排列在所述部件区域上；
第一辅助像素电路、第二辅助像素电路和第二辅助显示元件，所述第二辅助显示元件连接到所述第二辅助像素电路，其中，所述第一辅助像素电路、所述第二辅助像素电路和所述第二辅助显示元件排列在所述中间区域上；以及
连接线，所述连接线将所述第一辅助显示元件连接到所述第一辅助像素电路，
其中，所述辅助显示区域包括：
第一区域，所述第一区域包括所述部件区域的中心部分和所述中间区域的一部分；以及
第二区域，所述第二区域位于所述第一区域的一侧处，所述第二区域包括所述部件区域的一部分和所述中间区域的一部分，并且
所述连接线包括分别排列在所述第一区域和所述第二区域上的第一连接线和第二连接线，其中，所述第一连接线在第一方向上延伸，并且所述第二连接线在与所述第一方向交叉的第二方向上延伸。
2.根据权利要求1所述的显示装置，其中，所述辅助显示区域还包括位于所述第一区域的另一侧处的第三区域，所述第三区域与所述第二区域对称地排列，并且包括所述部件区域的一部分和所述中间区域的一部分，以及
所述连接线还包括排列在所述第三区域上的第三连接线，其中，所述第三连接线在所述第二方向上延伸。
3.根据权利要求2所述的显示装置，其中，所述辅助显示区域还包括第四区域，所述第四区域与所述主显示区域、所述第一区域、所述第二区域和所述第三区域中的每一个接触并且包括所述部件区域的一部分和所述中间区域的一部分，以及
所述连接线还包括排列在所述第四区域上并且在所述第二方向上延伸的第四连接线，其中，所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线中的每一个包括透射导电材料。
4.根据权利要求3所述的显示装置，其中，所述第四区域在所述第一方向上具有第一宽度，并且所述部件区域在所述第一方向上具有第二宽度，其中，所述第一宽度为所述第二宽度的最大值的25％。
5.根据权利要求3所述的显示装置，其中，布置在所述第四区域上的所述第四连接线基于穿过所述第四区域的中心的虚拟中心线对称地排列。
6.根据权利要求1所述的显示装置，其中，所述第一辅助显示元件包括第一辅助像素电极，以及
所述第一辅助像素电极具有椭圆形形状，其中，所述第一辅助像素电极包括位于所述第一辅助像素电极的一侧处的第一接触部分，以及
所述第一接触部分电连接到所述第一辅助像素电路并且与所述第一辅助像素电极重叠。
7.根据权利要求1所述的显示装置，其中，所述第二辅助显示元件包括第二辅助像素电极，以及
所述第二辅助像素电极具有圆形形状，其中，所述第二辅助像素电极包括在一方向上延伸的延伸部分，以及
所述延伸部分包括电连接到所述第二辅助像素电路的第二接触部分。
8.根据权利要求2所述的显示装置，还包括排列成与所述第一区域中的所述中间区域的至少一部分对应的第一导电线和第二导电线，
其中，所述第一连接线连接到所述第一导电线或所述第二导电线，
其中，所述第一导电线和所述第二导电线中的每一个包括反射导电材料，以及
其中，所述第一导电线和所述第二导电线排列在彼此不同的层并且在平面上交替地排列。
9.根据权利要求1所述的显示装置，其中，所述衬底还包括围绕所述主显示区域的外围区域，
所述显示装置还包括：
第三辅助像素电路，所述第三辅助像素电路排列在与所述辅助显示区域相邻的所述外围区域上；以及
第三辅助显示元件，所述第三辅助显示元件排列在所述部件区域上并且电连接到所述第三辅助像素电路。
10.根据权利要求3所述的显示装置，其中，所述第一区域与所述第二区域、所述第三区域、所述第四区域和所述主显示区域接触。
CN202210029958.8A 2021-01-29 2022-01-12 显示装置 Pending CN114823793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210013471A KR20220110396A (ko) 2021-01-29 2021-01-29 디스플레이 장치
KR10-2021-0013471 2021-01-29

Publications (1)

Publication Number Publication Date
CN114823793A true CN114823793A (zh) 2022-07-29

Family

ID=81912057

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210029958.8A Pending CN114823793A (zh) 2021-01-29 2022-01-12 显示装置
CN202220067297.3U Active CN216749904U (zh) 2021-01-29 2022-01-12 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202220067297.3U Active CN216749904U (zh) 2021-01-29 2022-01-12 显示装置

Country Status (3)

Country Link
US (1) US20220246687A1 (zh)
KR (1) KR20220110396A (zh)
CN (2) CN114823793A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096582B (zh) * 2021-04-16 2022-07-22 武汉天马微电子有限公司 一种显示面板及显示装置
WO2024048974A1 (ko) 2022-08-31 2024-03-07 주식회사 엘지에너지솔루션 배터리 셀, 배터리 셀을 포함하는 배터리 모듈, 및 배터리 모듈을 포함하는 배터리 팩

Also Published As

Publication number Publication date
US20220246687A1 (en) 2022-08-04
KR20220110396A (ko) 2022-08-08
CN216749904U (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN216749904U (zh) 显示装置
CN113257861A (zh) 显示装置
CN114122074A (zh) 显示设备
CN112018154A (zh) 显示面板
US20230189576A1 (en) Display panel
CN113013196B (zh) 显示面板和包括该显示面板的显示设备
US20230006025A1 (en) Display apparatus
EP4047592A1 (en) Display apparatus
CN113809122A (zh) 显示装置
CN218353027U (zh) 显示设备
KR20210103632A (ko) 표시 장치
US12069896B2 (en) Display panel and electronic device
US20240324338A1 (en) Display apparatus
US20230046092A1 (en) Display apparatus
US11765953B2 (en) Display apparatus including overlapping elements
US20230118680A1 (en) Display apparatus and method of manufacturing the same
US20240284705A1 (en) Display apparatus and method of manufacturing the same
US20230403879A1 (en) Display device
US20230114014A1 (en) Display device
US20230329072A1 (en) Display device and electronic device including the same
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
CN118695716A (zh) 显示设备
KR20240144714A (ko) 디스플레이 장치
CN118695702A (zh) 显示装置
CN118695668A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination