CN114823562A - 具有功率晶体管子模块的双侧冷却模块 - Google Patents

具有功率晶体管子模块的双侧冷却模块 Download PDF

Info

Publication number
CN114823562A
CN114823562A CN202210059669.2A CN202210059669A CN114823562A CN 114823562 A CN114823562 A CN 114823562A CN 202210059669 A CN202210059669 A CN 202210059669A CN 114823562 A CN114823562 A CN 114823562A
Authority
CN
China
Prior art keywords
metal layer
top metal
dcb substrate
power transistor
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210059669.2A
Other languages
English (en)
Inventor
A·格拉斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114823562A publication Critical patent/CN114823562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

公开了一种双侧冷却模块，包括具有顶部直接铜接合(DCB)衬底的引线框架和两个或更多个功率晶体管子模块。所述功率晶体管子模块中的每一个包括：底部DCB衬底；在靠近顶部金属层的第一侧处附接到底部DCB衬底的顶部金属层的一行间隔开的第一导线；半导体管芯，具有附接到顶部金属层的管芯焊盘部分的顶表面的底侧负载路径接触部、经由至少一个接合导线电耦合到顶部金属层的控制焊盘部分的顶表面的顶侧控制接触部、以及附接到顶侧负载路径接触部和顶部DCB衬底的底部金属层的导电且导热的间隔体。第一导线中的至少一个附接到顶部金属层的控制焊盘部分和顶部DCB衬底的底部金属层。第一导线中的其他的第一导线附接到顶部金属层的管芯焊盘部分和顶部DCB衬底的底部金属层。

Description

具有功率晶体管子模块的双侧冷却模块
技术领域
本申请涉及双侧冷却模块。更具体地，本公开涉及包括两个或更多个功率晶体管子模块的双侧冷却模块。
背景技术
常规的双侧冷却(DSC)模块只能在完全组装后进行电测试。这对于诸如碳化硅(SiC)MOSFET等的MOSFET是问题，因为必须在DSC模块内并联连接多个SiC MOSFET，以实现所需的开关电流额定值。如果对DSC模块执行电测试，并且DSC模块内的一些SiC MOSFET导致DSC模块无法通过电测试，则DSC模块被拒绝。拒绝包括通过电测试的各个SiC MOSFET的DSC模块可能显著降低被测试的DSC模块的整体良率。此外，由于与其他类型的MOSFET相比，SiC MOSFET的制造相对昂贵，因此会产生额外的成本，因为通过电测试的各个SiC MOSFET无法被重复使用。常规DSC模块的另一个问题是所有零件(包括DSC模块中使用的SiCMOSFET)都必须被专门设计用于DSC模块打算使用的功率等级或所需的开关电流额定值。这可能显著增加DSC模块的成本。
由于这些和其他原因，需要本发明。
发明内容
根据用于双侧冷却模块的子模块的实施例，该子模块包括直接铜接合(DCB)衬底，该衬底包括由绝缘层分开的顶部金属层和底部金属层。顶部金属层具有第一侧、第二侧以及在平行于顶部金属层的平面的方向上与第一侧和第二侧等距的中心。DCB衬底包括一行间隔开的第一导线，第一导线均具有顶端和底端，其中第一导线中的每个第一导线的底端在靠近顶部金属层的第一侧处附接到顶部金属层。第一导线在向上方向上从顶部金属层延伸。半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部。底侧负载路径接触部附接到顶部金属层的管芯焊盘部分的顶表面，并且顶侧控制接触部经由至少一个接合导线电耦合到顶部金属层的与管芯焊盘部分电隔离的控制焊盘部分的顶表面。第一导线中的至少一个附接至顶部金属层的控制焊盘部分，而其他的第一导线附接至顶部金属层的管芯焊盘部分。导电且导热的间隔体位于半导体管芯之上并附接到半导体管芯的顶侧负载路径接触部。第一导线的顶端具有垂直于顶部金属层的平面的高度，该高度大于间隔体的顶侧距顶部金属层的平面的高度。
根据双侧冷却模块的实施例，双侧冷却模块包括具有顶部直接铜接合(DCB)衬底的引线框架，该顶部直接铜接合(DCB)衬底包括由绝缘层分开的顶部金属层和底部金属层。引线框架附接到底部金属层。双侧冷却模块包括两个或更多个功率晶体管子模块。功率晶体管子模块中的每一个包括底部DCB衬底，底部DCB衬底包括由绝缘层分开的顶部金属层和底部金属层。底部DCB衬底的顶部金属层具有第一侧、第二侧以及在平行于底部DCB衬底的顶部金属层的平面的方向上与第一侧和第二侧等距的中心。功率晶体管子模块中的每一个包括一行间隔开的第一导线，第一导线均具有顶端和底端，其中第一导线中的每个第一导线的底端在靠近底部DCB衬底的顶部金属层的第一侧处附接到底部DCB衬底的顶部金属层。功率晶体管子模块中的每一个包括半导体管芯，该半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部。底侧负载路径接触部附接到底部DCB衬底的顶部金属层的管芯焊盘部分的顶表面，并且顶侧控制接触部经由至少一个接合导线电耦合到底部DCB衬底的顶部金属层的与管芯焊盘部分电隔离的控制焊盘部分的顶表面。第一导线中的至少一个附接到底部DCB衬底的顶部金属层的控制焊盘部分和顶部DCB衬底的底部金属层，以将顶侧控制接触部导电耦合到顶部DCB衬底的底部金属层。其他的第一导线附接到底部DCB衬底的顶部金属层的管芯焊盘部分和顶部DCB衬底的底部金属层，以将底侧负载路径接触部电耦合到顶部DCB衬底的底部金属层。导电且导热的间隔体位于半导体管芯之上并附接到半导体管芯的顶侧负载路径接触部。间隔体将顶侧负载路径接触部导电耦合到顶部DCB衬底的底部金属层。
根据形成子模块的方法的实施例，该方法包括提供直接铜接合(DCB)衬底，该衬底包括由绝缘层分开的顶部金属层和底部金属层。顶部金属层具有第一侧、第二侧以及在平行于顶部金属层的平面的方向上与第一侧和第二侧等距的中心。顶部金属层包括管芯焊盘部分和与管芯焊盘部分电隔离的控制焊盘部分，其中控制焊盘部分靠近顶部金属层的第一侧。该方法包括将第一焊接预成型层放置在顶部金属层的管芯焊盘部分的顶表面上。该方法包括将半导体管芯放置在第一焊接预成型层的顶表面上，其中半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部。该方法包括将第二焊接预成型层放置在半导体管芯的顶侧负载路径接触部的顶表面上。该方法包括将导电且导热的间隔体放置在第二焊接预成型层之上。该方法包括使第一焊接预成型层和第二焊接预成型层进行回流以将半导体管芯的底侧负载路径接触部附接到顶部金属层的管芯焊盘部分并将间隔体附接到半导体管芯的顶侧负载路径接触部。该方法包括在半导体管芯的顶侧控制接触部和顶部金属层的控制焊盘部分之间附接至少一个接合导线。该方法包括将一行间隔开的第一导线中的每一个的底端在靠近顶部金属层的第一侧处附接到顶部金属层，使得第一导线中的每一个在向上方向上从顶部金属层延伸，并且第一导线的顶端具有垂直于顶部金属层的平面的高度，该高度大于间隔体的顶侧距顶部金属层的平面的高度。第一导线中的至少一个附接到顶部金属层的控制焊盘部分，而其他的第一导线附接到顶部金属层的管芯焊盘部分。
根据形成双侧冷却模块的方法的实施例，该方法包括提供具有顶部直接铜接合(DCB)衬底的引线框架，该顶部直接铜接合(DCB)衬底包括由绝缘层分开的顶部金属层和底部金属层，其中引线框架附接到底部金属层。该方法包括提供两个或更多个功率晶体管子模块，其中每个功率晶体管子模块包括底部DCB衬底，该底部DCB衬底包括由绝缘层分开的顶部金属层和底部金属层，其中底部DCB衬底的顶部金属层具有第一侧、第二侧以及在平行于底部DCB衬底的顶部金属层的平面的方向上与第一侧和第二侧等距的中心。两个或更多个功率晶体管子模块均包括一行间隔开的第一导线，第一导线均具有顶端和底端，其中第一导线中的每个第一导线的底端在靠近底部DCB衬底的顶部金属层的第一侧处附接到底部DCB衬底的顶部金属层。两个或更多个功率晶体管子模块均包括半导体管芯，该半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部。底侧负载路径接触部附接到底部DCB衬底的顶部金属层的管芯焊盘部分的顶表面，顶侧控制接触部经由至少一个接合导线电耦合到底部DCB衬底的顶部金属层的与管芯焊盘部分电隔离的控制焊盘部分的顶表面。第一导线中的至少一个附接到底部DCB衬底的顶部金属层的控制焊盘部分，而其他的第一导线附接到底部DCB衬底的顶部金属层的管芯焊盘部分。两个或更多个功率晶体管子模块均包括位于半导体管芯之上的导电且导热的间隔体，其附接到半导体管芯的顶侧负载路径接触部。该方法包括在顶部DCB衬底的底部金属层的选定部分上印刷焊料。该方法包括放置引线框架，使得引线框架的部分接触焊料。该方法包括放置两个或更多个功率晶体管子模块，使得间隔体的顶侧、第一导线中的一个第一导线的顶端和第一导线中的其他第一导线的顶端接触焊料。该方法包括在来自顶部金属片和底部金属片的压力下使焊料进行回流，所述顶部金属片和底部金属片共面并且在顶部金属片的下表面和底部金属片的上表面之间具有对应于双侧冷却模块的所需厚度的距离，其中顶部金属片对顶部DCB衬底的顶部金属层施加向下压力，并且其中底部金属片对两个或更多个功率晶体管子模块中的每一个的底部DCB衬底的底部金属层施加向上压力，并且其中焊料的回流将间隔体的顶侧、第一导线中的一个第一导线的顶端和第一导线中的其他的第一导线的顶端附接到顶部DCB衬底的底部金属层。
本领域技术人员在阅读以下具体实施方式并查看附图后将认识到附加的特征和优点。
附图说明
附图的元件不必相对于彼此成比例。类似的附图标记表示对应的相似部分。各种图示的实施例的特征可以组合，除非它们彼此排斥。实施例在附图中被描绘并且在随后的描述中被详细描述。
图1A-1B示出了子模块的侧视图和顶视图的实施例。
图2示出了图1A-1B中所示的子模块的局部侧视图的实施例。
图3A-3B示出了子模块的顶视图的实施例。
图4示出了具有两个子模块的双侧冷却模块的实施例。
图5示出了包括以半桥配置连接在一起的子模块的双侧冷却模块的局部顶视图的实施例。
图6示出了形成双侧冷却模块的方法的实施例。
图7A-7B示出了子模块的侧视图和顶视图的实施例。
图8A-8B示出了子模块的顶视图的实施例。
图9示出了双侧冷却模块的实施例。
图10A-10C示出了弹簧垫圈的实施例。
图11示出了形成双侧冷却模块的方法的实施例。
图12示出了包括以半桥配置连接在一起的子模块的双侧冷却模块的局部顶视图的实施例。
图13示出了形成子模块的方法的实施例。
具体实施方式
在下面的具体实施方式中，参考了附图，附图形成具体实施方式的一部分，并且在附图中通过示例的方式示出了其中可以实践本发明的特定实施例。在这方面，诸如“顶部”、“底部”、“前”、“后”、“前导”、“尾随”、“上”、“下”、“右”、“左”、“垂直”、“水平”等方向术语是参考正在描述的(多个)图的取向而使用的。因为实施例的部件可以以多个不同的取向定位，所以方向术语用于说明的目的并且决不是限制性的。
如本说明书中所采用的，术语“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”并不意味着元件或层必须直接接触一起；可以分别在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间提供中间元件或层。然而，根据本公开，上述术语可选地还可以具有元件或层直接接触在一起的特定含义，即在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间不提供中间元件或层。
此外，关于形成在表面“之上”或位于表面“之上”的部分、元件或材料层所使用的词语“之上”在本文中可以用于表示部分、元件或材料层间接地位于(例如，放置在、形成在、沉积在等)隐含表面上，并且部分、元件或一个或多个材料层布置在隐含表面与该部分、元件或材料层之间。然而，关于形成在表面“之上”或位于表面“之上”的部分、元件或材料层所使用的词语“之上”还可以任选地具有部分、元件或材料层直接位于(例如，放置在、形成在、沉积在等)隐含表面上(例如与隐含表面直接接触)的特定含义。
半导体管芯可以是不同类型，可以由不同技术制造并且可以包括例如集成电、电光或机电电路和/或无源器件。例如，半导体管芯可以是逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或无源器件。它们可以包括控制电路、微处理器或微机电部件。半导体管芯可以包括但不限于功率半导体管芯、金属氧化物半导体场效应晶体管(MOSFET)(例如硅金属氧化物半导体场效应晶体管(Si MOSFET)或碳化硅MOSFET(SiC MOSFET))、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)器件、结栅场效应晶体管(JFET)以及功率双极晶体管或功率二极管。
本文描述的集成电路封装、引线框架和引线框架模块可以包括诸如晶体管外形(TO)封装、四方扁平无引线封装(QFN)封装、小外形(SO)封装、小型外形晶体管(SOT)封装、薄型小外形封装(TSOP)封装、双小外形封装(DSO)和双侧冷却(DSC)封装的封装。引线框架模块可以包括在引线框架模块的同一管芯焊盘上或不同管芯焊盘上的一个或多个半导体管芯。
应当理解，除非另外特别指出，否则本文描述的各种示例性实施例的特征可以彼此组合。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被视为限制性意义，并且本发明的范围由所附权利要求限定。
图1A-1B在100处示出了子模块的侧视图和顶视图的实施例。参考图1A和图1B，子模块100包括直接铜接合(DCB)衬底102，其包括由绝缘层108分开的顶部金属层104和底部金属层106。顶部金属层104具有第一侧110、第二侧112和在平行于顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114。120处所示的一行间隔开的第一导线118均具有顶端122和底端124。第一导线118中的每一个的底端124在靠近顶部金属层104的第一侧110处附接到顶部金属层104。第一导线118在如126处所示的向上方向上从顶部金属层104延伸。子模块100包括在130处所示的一行间隔开的第二导线128，第二导线128均具有顶端132和底端134。第二导线128中的每个的底端134在靠近顶部金属层104的第二侧112处附接到顶部金属层104的管芯焊盘部分150。第二导线128在如138处所示的向上方向上从顶部金属层104延伸。
在所示实施例中，半导体管芯140包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146。底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150的顶表面148。顶侧控制接触部144经由至少一个接合导线152电耦合到顶部金属层104的控制焊盘部分156的顶表面154。控制焊盘部分156靠近顶部金属层104的第一侧110。控制焊盘部分156与管芯焊盘部分150电隔离。如118A处所示的第一导线118中的至少一个附接到顶部金属层104的控制焊盘部分156，并且如118B处所示的第一导线118中的其他第一导线附接到顶部金属层104的管芯焊盘部分150。第一焊接层158在顶部金属层104的管芯焊盘部分150的顶表面148上。第一焊接层158将半导体管芯140附接并电耦合到顶部金属层104的管芯焊盘部分150。导电且导热的间隔体160位于半导体管芯140之上并附接至半导体管芯140的顶侧负载路径接触部142。第二焊接层162在半导体管芯140的顶侧负载路径接触部142的顶表面上。第二焊接层162将间隔体160附接并电耦合到半导体管芯140的顶侧负载路径接触部142。
在一个实施例中，第一导线118的顶端122具有垂直于顶部金属层104的平面116的高度126，该高度126大于间隔体160的顶侧166距顶部金属层104的平面116的高度164。在一个实施例中，第二导线128的顶端132具有垂直于顶部金属层104的平面116的高度138，该高度138大于间隔体160的顶侧166距顶部金属层104的平面116的高度164。在一个实施例中，第一导线118的顶端122和底端124之间的第一长度大致相同。在一个实施例中，第一导线118中的每一个是直的并且与第一导线118中的每一个其他第一导线平行。在一个实施例中，第二导线128中的每一个是直的并且与第二导线128中的每一个其他第二导线平行。在一个实施例中，第一导线118是铜(Cu)第一导线118并且第二导线128是Cu第二导线128。在一个实施例中，第一导线118的顶端122和底端124之间的第一长度大致等于第二导线128的顶端132和底端134之间的第二长度。
在所示实施例中，半导体管芯140可以是硅金属氧化物半导体场效应晶体管(SiMOSFET)、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)功率晶体管或碳化硅MOSFET(SiCMOSFET)。在其他实施例中，半导体管芯140可以是其他合适类型的功率器件。在一个实施例中，半导体管芯140是SiC MOSFET，并且顶侧负载路径接触部142是源极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是漏极接触部。在一个实施例中，半导体管芯140是IGBT，并且顶侧负载路径接触部142是发射极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是集电极接触部。
图2在200处示出了图1A-1B中所示的子模块100的局部侧视图的实施例。200处的局部侧视图包括顶部金属层104、第一导线118和第二导线128。参考图1A-1B，第一导线118中的每一个在从顶部金属层104的中心114到第一侧110的第一方向170上相对于顶部金属层104的平面116的第一角度168大于45度且小于90度。第二导线128中的每一个在从顶部金属层104的中心114到第二侧112的第二方向174上相对于顶部金属层104的平面116的第二角度172大于45度且小于90度。在一个实施例中，第一角度168等于第二角度172。
图3A-3B在300A和300B处示出了子模块的顶视图的实施例。子模块300A和300B利用DCB衬底102、第一导线118和第二导线128，如图1A-1B所示。参考图3A，子模块300A包括并联连接的两个半导体管芯140A和140B，与图1A-1B所示的一个半导体管芯140相反。关于图1A-1B和半导体管芯140描述了用于半导体管芯140A和140B的电连接。在其他实施例中，子模块300A可以包括多于两个的半导体管芯140。
参考图3B，子模块300B包括IGBT 302和反并联二极管304。IGBT 302包括作为发射极接触部的顶侧负载路径接触部，其附接到并电耦合到间隔体306。IGBT 302包括作为栅极接触部的顶侧控制接触部308，其经由至少一个接合导线310电耦合到顶部金属层104的控制焊盘部分156的顶表面154。IGBT 302包括作为集电极接触部的底侧负载路径接触部，其附接并电耦合到顶部金属层104的管芯焊盘部分150的顶表面148。反并联二极管304包括阳极接触部，其附接并电耦合到间隔体312。反并联二极管包括阴极接触部，其附接并电耦合到顶部金属层104的管芯焊盘部分150的顶表面148。
图4在400处示出了具有两个子模块的双侧冷却模块的实施例。双侧冷却模块400包括具有顶部直接铜接合(DCB)衬底404的引线框架402，该顶部直接铜接合(DCB)衬底404包括由绝缘层410分开的顶部金属层406和底部金属层408。引线框架402经由焊接连接412和414附接到并电耦合到底部金属层408。双侧冷却模块400包括被示为100A和100B的两个功率晶体管子模块100。关于图1A-图2描述了功率晶体管子模块100A和100B。在其他实施例中，双侧冷却模块400可以包括多于两个的功率晶体管子模块100。
在所示实施例中，功率晶体管子模块100A和100B均包括底部DCB衬底102，底部DCB衬底102包括由绝缘层108分开的顶部金属层104和底部金属层106。顶部金属层104具有第一侧110、第二侧112和在平行于顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114(也参见图1A-图2)。如120处所示的一行间隔开的第一导线118均具有顶端122和底端124，并且如130处所示的一行间隔开的第二导线128均具有顶端132和底端134。半导体管芯140包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146，其中底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150的顶表面148(也参见图1A-图2)。顶侧控制接触部144经由至少一个接合导线152电耦合到顶部金属层104的控制焊盘部分156的顶表面154(也参见图1A-图2)。第一导线118中的至少一个附接到顶部金属层104的控制焊盘部分156，并且第一导线118中的其他第一导线附接到顶部金属层104的管芯焊盘部分150(也参见，图1A-图2)。导电且导热的间隔体160在半导体管芯140之上并且附接到半导体管芯140的顶侧负载路径接触部142(也参见图1A-图2)。
在图示的实施例中，对于每个功率晶体管子模块100A和100B，第一导线118中的每一个在从顶部金属层104的中心114到第一侧110的第一方向170上相对于顶部金属层104的平面116的第一角度168大于45度且小于90度(也参见图2)。对于每个功率晶体管子模块100A和100B，第二导线128中的每一个在从顶部金属层104的中心114到第二侧112的第二方向174上相对于顶部金属层104的平面116的第二角度172大于45度且小于90度(也参见图2)。在一个实施例中，第一角度168等于第二角度172。
在图示的实施例中，用于每个功率晶体管子模块100A和100B的第一导线118中的至少一个附接到底部DCB衬底102的顶部金属层104的控制焊盘部分156，并且第一导线118中的每一个的顶端122经由相应的焊接连接420A和420E导电耦合并附接到顶部DCB衬底402的底部金属层408。用于每个功率晶体管子模块100A和100B的第一导线118中的其他第一导线附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150和顶部DCB衬底404的底部金属层408，以经由相应的焊接连接420B和420F将半导体管芯140的底侧负载路径接触部146电耦合到顶部DCB衬底404的底部金属层408。每个功率晶体管子模块100A和100B的第二导线128附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150和顶部DCB衬底404的底部金属层408，以经由相应的焊接连接420D和420H将半导体管芯140的底侧负载路径接触部146电耦合到顶部DCB衬底404的底部金属层408。用于每个功率晶体管子模块100A和100B的间隔体160在顶端166处附接到顶部DCB衬底404的底部金属层408，以经由相应的焊接连接420C和420G将半导体管芯140的顶侧负载路径接触部142电耦合到顶部DCB衬底404的底部金属层408。模制化合物422包封引线框架402的一部分、顶部DCB衬底404和功率晶体管子模块100A和100B，使得顶部DCB衬底404的顶部金属层406的顶表面424在模制化合物422的顶表面426处被暴露。用于每个功率晶体管子模块100A和100B的底部DCB衬底102的底部金属层106的底表面136在模制化合物422的底表面428处被暴露。
尽管顶部DCB衬底404的底部金属层408的不同部分被统称为底部金属层408，但应理解，功率晶体管子模块100A和100B中的每者内的半导体管芯140的顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146以并联布置连接。用于每个功率晶体管子模块100A和100B的第一导线118中的一个第一导线导电耦合并附接到顶部DCB衬底404的底部金属层408的第一部分，并且用于每个功率晶体管子模块100A和100B的第一导线118中的其他的第一导线导电耦合并附接到顶部DCB衬底404的底部金属层408的第二部分，该第二部分与底部金属层408的第一部分电隔离。用于每个功率晶体管子模块100A和100B的第二导线128导电耦合并附接到顶部DCB衬底404的底部金属层408的第二部分，并且间隔体160导电耦合并附接到顶部DCB衬底404的底部金属层408的第三部分，该第三部分与底部金属层408的第一部分和第二部分电隔离。
在双侧冷却模块400的形成或制造期间，箭头416示出了经由焊接连接420A、420B、420C和420D抵靠顶部DCB衬底404的底部金属层408来放置并附接功率晶体管子模块100A，并且箭头418示出了经由焊接连接420E、420F、420G和420H抵靠顶部DCB衬底404的底部金属层408来放置并附接功率晶体管子模块100B。每个功率晶体管子模块100A和100B可以在放置和附接之前进行电测试以确保每个功率晶体管子模块100A和100B满足所需的电规格。这增加了双侧冷却模块400的产量，因为功率晶体管子模块100A和100B之一的故障会导致双侧冷却模块400不能通过最终电测试，这将导致功率晶体管子模块100A和100B都被报废。
在所示的实施例中，示出了两个功率晶体管子模块100A和100B。在一个实施例中，每个功率晶体管子模块100A和100B被设计用于特定的功率等级或开关电流额定值。如果由于功率晶体管子模块100A和100B中的每一个内的半导体管芯140的顶侧控制接触部144和底侧负载路径接触部146并联连接在一起而使得双侧冷却模块400需要更高的功率等级或增加的开关电流额定值，则可以将更多的功率晶体管子模块100添加到双侧冷却模块400以满足更高的功率等级额定值或增加的开关电流额定值。
在所示的实施例中，用于每个功率晶体管子模块100A和100B的半导体管芯140可以是硅金属氧化物半导体场效应晶体管(Si MOSFET)、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)功率晶体管或碳化硅MOSFET(SiC MOSFET)。在其他实施例中，每个功率晶体管子模块100A和100B的半导体管芯140可以是其他合适类型的功率器件。在一个实施例中，每个功率晶体管子模块100A和100B的半导体管芯140是SiC MOSFET，并且顶侧负载路径接触部142是源极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是漏极接触部。在一个实施例中，用于每个功率晶体管子模块100A和100B的半导体管芯140是IGBT，并且顶侧负载路径接触部142是发射极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是集电极接触部。在一个实施例中，第一导线118是Cu第一导线118并且第二导线128是Cu第二导线128。
图5在500处示出了包括以半桥配置连接在一起的子模块300A(也参见图3A)的双侧冷却模块的局部顶视图的实施例。子模块300A均包括两个半导体管芯140A和140B。关于图1A-1B和图3A以及半导体管芯140描述了用于每个半导体管芯140A和140B的电连接。在其他实施例中，子模块300A可以包括一个或多于两个的半导体管芯140。在所示实施例中，每个半导体管芯140A和140B是SiC MOSFET，并且顶侧负载路径接触部142是源极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是漏极接触部(也参见图1A-1B)。每个子模块300A具有电耦合在一起的顶侧负载路径接触部142和电耦合在一起的底侧负载路径接触部146(也参见图1A-1B和图3A)。
双侧冷却模块500包括具有顶部直接铜接合(DCB)衬底504的引线框架502，其包括由绝缘层508分开的顶部金属层(未示出)和底部金属层506。底部金属层506在图5中被示为506A、506B、506C、506D和506E，它们彼此电隔离。引线框架502的引线在图5中被示为502A、502B和502D。
双侧冷却模块500包括关于图1A-图2和图3A描述的四个功率晶体管子模块300A。四个功率晶体管子模块300A被示为300A-1、300A-2、300A-3和300A-4。功率晶体管子模块300A-1和300A-2与SiC MOSFET 140A和140B一起形成用于半桥的高侧SiC MOSFET，并且功率晶体管子模块300A-3和300A-4与SiC MOSFET 140A和140B一起形成用于半桥的低侧SiCMOSFET。
每个功率晶体管子模块300A-1、300A-2、300A-3和300A-4包括底部直接铜接合(DCB)衬底102，其包括由绝缘层108分开的顶部金属层104和底部金属层106(也参见图1A-1B和图3A)。对于功率晶体管子模块300A-1和300A-2，用于SiC MOSFET 140A和140B的底侧负载路径接触部146或漏极接触部均经由底部DCB衬底102的顶部金属层104耦合到顶部DCB衬底504的底部金属层506A(也参见图1A-1B和图3A)。底部金属层506A电耦合到可以连接到正电压的引线502A。对于功率晶体管子模块300A-1和300A-2，顶侧控制接触部144是SiCMOSFET 140A和140B的栅极接触部，并且均电耦合到顶部DCB衬底504的底部金属层506B(也参见图1A-1B和图3A)。底部金属层506B电耦合到引线502C，引线502C是用于功率晶体管子模块300A-1和300A-2的控制或栅极输入。对于功率晶体管子模块300A-1和300A-2，SiCMOSFET 140A和140B的顶侧负载路径接触部或源极接触部均经由间隔体160的顶侧166电耦合到顶部DCB衬底504的底部金属层506C(也参见图1A-1B和图3A)。底部金属层506C电耦合到引线502B，引线502B是由双侧冷却模块500形成的半桥的输出。对于功率晶体管子模块300A-3和300A-4，用于SiC MOSFET 140A和140B的底侧负载路径接触部146或漏极接触部均经由底部DCB衬底102的底部金属层104耦合到顶部DCB衬底504的底部金属层506C(也参见图1A-1B和图3A)。底部金属层506C电耦合到引线502B，引线502B是由双侧冷却模块500形成的半桥的输出。对于功率晶体管子模块300A-3和300A-4，顶侧控制接触部144是用于SiCMOSFET 140A和140B的栅极接触部，并且均电耦合到顶部DCB衬底504的底部金属层506E(也参见图1A-1B和图3A)。底部金属层506E电耦合到引线502E，引线502E是功率晶体管子模块300A-3和300A-4的控制或栅极输入。对于功率晶体管子模块300A-3和300A-4，用于SiCMOSFET 140A和140B的顶侧负载路径接触部或源极接触部均经由间隔体160的顶侧166电耦合到顶部DCB衬底504的底部金属层506D(也参见图1A-1B和图3A)。底部金属层506D电耦合到可以连接到接地连接的引线502D。
图6在600处示出了形成双侧冷却模块的方法的实施例。图6示出了形成图4中所示的双侧冷却模块400的实施例。在图示的实施例中，该方法包括提供具有顶部直接铜接合(DCB)衬底604的引线框架602，该衬底包括由绝缘层610分开的顶部金属层606和底部金属层608。引线框架602包括附接到底部金属层608的引线612和引线614。该方法包括提供一个或两个或更多个功率晶体管子模块100(也参见图1A-图2)。在图示的实施例中，该方法包括提供两个功率晶体管子模块100，它们被示为功率晶体管子模块100A和功率晶体管子模块100B。参考图1A-图2，功率晶体管子模块100A和100B中的每一个包括底部直接铜接合(DCB)衬底102，其包括由绝缘层108分开的顶部金属层104和底部金属层106。底部DCB衬底102的顶部金属层104具有第一侧110、第二侧112以及在平行于底部DCB衬底102的顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114。底部DCB衬底102包括如120处所示的一行间隔开的第一导线118，第一导线118均具有顶端122和底端124。第一导线118中的每个第一导线的底端124在靠近底部DCB衬底102的顶部金属层104的第一侧110处附接到底部DCB衬底102的顶部金属层104。底部DCB衬底102包括如130处所示的一行间隔开的第二导线128，第二导线128均具有顶端132和底端134。第二导线128中的每个第二导线的底端134在靠近底部DCB衬底102的顶部金属层104的第二侧112处附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150。半导体管芯140包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146。底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150的顶表面148。顶侧控制接触部144经由至少一个接合导线152电耦合到底部DCB衬底102的顶部金属层104的控制焊盘部分156的顶表面154。控制焊盘部分156与管芯焊盘部分150电隔离。如118A处所示的第一导线118中的至少一个第一导线附接到底部DCB衬底102的顶部金属层104的控制焊盘部分156，并且如118B处所示的第一导线118中的其他的第一导线附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150。导电且导热的间隔体160在半导体管芯140之上并附接到半导体管芯140的顶侧负载路径接触部142。
该方法包括在顶部DCB衬底604的底部金属层608的选定部分上印刷焊料。选择部分被示为616A、616B、616C、616D、616E、616F、616G、616H、616I和616J。该方法包括放置引线框架602，使得引线612接触焊接部分616A并且引线614接触焊接部分616J。该方法包括放置功率晶体管子模块100A和100B，使得功率晶体管子模块100A的间隔体160的顶侧166接触焊接部分616D并且功率晶体管子模块100B的间隔体160的顶侧166接触焊接部分616H(也参见图1A-1B和图3A)。放置功率晶体管子模块100A和100B还包括将用于功率晶体管子模块100A的第一导线118中的一个第一导线的顶端122抵靠焊接部分616B放置，将用于功率晶体管子模块100A的第一导线118中的其他的第一导线的顶端122抵靠焊接部分616C放置，并且将用于功率晶体管子模块100A的第二导线128的顶端132抵靠焊接部分616E放置(也参见图1A-1B和图3A)。放置功率晶体管子模块100A和100B还包括将用于功率晶体管子模块100B的第一导线118中的一个第一导线的顶端122抵靠焊接部分616F放置，将用于功率晶体管子模块100B的第一导线118中的其他的第一导线的顶端122抵靠焊接部分616G放置，并且将用于功率晶体管子模块100B的第二导线128的顶端132抵靠焊接部分616I放置(也参见图1A-1B和图3A)。
该方法包括在来自顶部金属片618和底部金属片620的压力下使焊接部分616A、616B、616C、616D、616E、616F、616G、616H、616I和616J进行回流，顶部金属片618和底部金属片620共面并且在顶部金属片618的下表面622和底部金属片620的上表面624之间具有对应于用于双侧冷却模块600和图4所示的双侧冷却模块400的如626处所示的所需厚度的距离。顶部金属片618对顶部DCB衬底604的顶部金属层606施加如628处所示的向下压力，并且底部金属片620对功率晶体管子模块100A和100B的底部DCB衬底102的底部金属层106施加如630处所示的向上压力。焊接部分616B、616C、616D、616E、616F、616G、616H和616I在来自每个功率晶体管子模块100A和100B的顶部金属片618和底部金属片620的压力下进行回流，将间隔体160的顶侧166、第一导线118的顶端122和第二导线128的顶端132附接到顶部DCB衬底604的底部金属层608。焊接部分616A和616J的回流将引线框架602的引线612和614附接到顶部DCB衬底604的底部金属层608。
在图示的实施例中，并且参考图1A-图2，第一导线118中的每个第一导线在从顶部金属层104的中心114到第一侧110的第一方向170上相对于顶部金属层104的平面116的第一角度168大于45度且小于90度。第二导线128中的每个第二导线在从顶部金属层104的中心114到第二侧112的第二方向174上相对于顶部金属层104的平面116的第二角度172大于45度且小于90度。在一个实施例中，第一角度168等于第二角度172。
在图示的实施例中，在来自顶部金属片618和底部金属片620的压力下使焊接部分616A、616B、616C、616D、616E、616F、616G、616H、616I和616J进行回流包括使第一导线118和第二导线128充当功率晶体管子模块100A和100B的压缩弹簧，其在顶部DCB衬底604的底部金属层608和功率晶体管子模块100A和100B中的每一个的底部DCB衬底102的顶部金属层104之间提供力以抵靠顶部金属片618的下表面622按压顶部DCB衬底604的顶部金属层606并且抵靠底部金属片620的上表面624按压功率晶体管子模块100A和100B的底部DCB衬底102的底部金属层106，以提供双侧冷却模块400的所需厚度626。
在一个实施例中，提供被示为功率晶体管子模块100A和功率晶体管子模块100B的两个或更多个功率晶体管子模块100还包括首先对多个功率晶体管子模块100中的每一个进行电测试以识别多个功率晶体管子模块100中的满足功率晶体管子模块100的期望电规范的那些功率晶体管子模块100。该方法包括提供多个功率晶体管子模块100中的满足期望电规范的那些功率晶体管子模块100作为功率晶体管子模块100A和功率晶体管子模块100B。
该方法包括用模制化合物422包封引线框架602/402的一部分、顶部DCB衬底604/404和两个或更多个功率晶体管子模块100(其被示为功率晶体管子模块100A和功率晶体管子模块100B)，使得顶部DCB衬底404的顶部金属层406的顶表面424在模制化合物422的顶表面426处被暴露，并且每个功率晶体管子模块100A和100B的底部DCB衬底102的底部金属层106的底表面136在模制化合物422的底表面428处被暴露(也参见图4)。
图7A-7B在700处示出了子模块的侧视图和顶视图的实施例。关于图1A-图2中的子模块100示出并描述了子模块700。子模块700和子模块100之间的区别在于，子模块700所具有的第一导线118中的每个第一导线相对于顶部金属层104的平面116的第一角度168大致等于90度(也参见图2)。子模块700和子模块100之间的另一个区别在于，子模块700不包括第二导线128(也参见图1A-图2)。
图8A-8B在800A和800B处示出了子模块的顶视图的实施例。子模块800A和800B利用如图7A-7B所示的DCB衬底102和第一导线118。子模块800A和800B所具有的第一导线118中的每个第一导线相对于顶部金属层104的平面116的第一角度168大致等于90度(也参见图2和图7A-7B)。
参考图8A，子模块800A包括并联连接的两个半导体管芯140A和140B，这与图1A-1B中所示的一个半导体管芯140相反。关于图1A-1B和半导体管芯140描述了用于半导体管芯140A和140B的电连接。在其他实施例中，子模块800A可以包括多于两个的半导体管芯140。
参考图8B，子模块800B包括IGBT 802和反并联二极管804。IGBT 802包括作为发射极接触部的顶侧负载路径接触部，其附接并电耦合到间隔体806。IGBT 802包括作为栅极接触部的顶侧控制接触部808，其经由至少一个接合导线810电耦合到顶部金属层104的控制焊盘部分156的顶表面154。IGBT 802包括作为集电极接触部的底侧负载路径接触部，其附接到并电耦合到顶部金属层104的管芯焊盘部分150的顶表面148。反并联二极管包括附接到并电耦合到间隔体812的阳极接触部。反并联二极管包括阴极接触部，其附接到并电耦合到顶部金属层104的管芯焊盘部分150的顶表面148。
图9在900处示出了具有两个子模块的双侧冷却模块的实施例。双侧冷却模块900包括具有顶部直接铜接合(DCB)衬底904的引线框架902，该衬底904包括由绝缘层910分开的顶部金属层906和底部金属层908。引线框架902经由焊接连接912和914附接到并电耦合到底部金属层908。双侧冷却模块900包括两个功率晶体管子模块700，其被示为700A和700B。关于图7描述了功率晶体管子模块700A和700B。在其他实施例中，双侧冷却模块900可以包括一个或多于两个的功率晶体管子模块700。
在图示的实施例中，并且还参考图1A-图2和图7，功率晶体管子模块700A和700B均包括底部DCB衬底102，底部DCB衬底102包括由绝缘层108分开的顶部金属层104和底部金属层106。顶部金属层104具有第一侧110、第二侧112以及在平行于顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114。如120处所示的一行间隔开的第一导线118均具有顶端122和底端124。第一导线118中的每个第一导线相对于顶部金属层104的平面116的第一角度168大致等于90度。还参考图7，功率晶体管子模块700A和700B均包括半导体管芯140，该半导体管芯包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146，其中底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150的顶表面148，并且顶侧控制接触部144经由至少一个接合导线152电耦合到顶部金属层104的控制焊盘部分156的顶表面154。第一导线118中的至少一个第一导线附接至顶部金属层104的控制焊盘部分156，而第一导线118中的其他的第一导线附接至顶部金属层104的管芯焊盘部分150。导电且导热的间隔体160位于半导体管芯140之上并附接到半导体管芯140的顶侧负载路径接触部142。
在图示的实施例中，用于每个功率晶体管子模块700A和700B的第一导线118中的至少一个第一导线导电耦合并附接到底部DCB衬底102的顶部金属层104的控制焊盘部分156，并且第一导线118中的每个第一导线的顶端122经由相应的焊接连接920A和920D导电耦合到并附接到顶部DCB衬底904的底部金属层908，以将半导体管芯140的顶侧控制接触部144电耦合到顶部DCB衬底904的底部金属层908。用于每个功率晶体管子模块700A和700B的第一导线118中的其他的第一导线导电耦合并附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150，并且第一导线118中的每个第一导线的顶端122经由相应的焊接连接920B和920E导电耦合并附接到顶部DCB衬底904的底部金属层908，以将半导体管芯140的底侧负载路径接触部146电耦合到顶部DCB衬底904的底部金属层908。用于每个功率晶体管子模块700A和700B的间隔体160在顶侧166处附接到顶部DCB衬底904的底部金属层908以经由相应的焊接连接920C和920F将半导体管芯140的顶侧负载路径接触部142电耦合到顶部DCB衬底904的底部金属层908。两个功率晶体管子模块700A和700B中的每一个包括在间隔体160的顶侧和顶部DCB衬底904的底部金属层908之间的弹簧垫圈930。弹簧垫圈930嵌入在用于相应的功率晶体管子模块700A和700B的焊接连接920C和920F内，并在双侧冷却模块900的形成期间使用，在该形成期间，通过在顶部DCB衬底904的底部金属层908和用于功率晶体管子模块700A和700B的间隔体160的顶侧166之间提供力来使焊料进行回流，提供了双侧冷却模块900的所需厚度(也参见图10)。
在所示实施例中，模制化合物922包封引线框架902的一部分、顶部DCB衬底904和功率晶体管子模块700A和700B，使得顶部DCB衬底904的顶部金属层906的顶表面924在模制化合物922的顶表面926处被暴露。每个功率晶体管子模块700A和700B的底部DCB衬底102的底部金属层106的底表面136在模制化合物922的底表面928处被暴露。
尽管顶部DCB衬底904的底部金属层908的不同部分统称为底部金属层908，但应理解，在一个实施例中，晶体管子模块700A和700B中的每一个内的半导体管芯140的顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146以并联布置连接。在一个实施例中，用于每个功率晶体管子模块700A和700B的第一导线118中的一个第一导线导电耦合并附接到顶部DCB衬底904的底部金属层908的第一部分，用于每个功率晶体管子模块700A和700B的第一导线118中的其他的第一导线导电耦合并附接到顶部DCB衬底904的底部金属层908的第二部分，该第二部分与底部金属层904的第一部分电隔离，并且间隔体160导电耦合并附接到顶部DCB衬底904的底部金属层908的第三部分，该第三部分与底部金属层908的第一部分和第二部分电隔离。
在图示的实施例中，用于每个功率晶体管子模块700A和700B的半导体管芯140可以是硅金属氧化物半导体场效应晶体管(Si MOSFET)、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)功率晶体管或碳化硅MOSFET(SiC MOSFET)。在其他实施例中，用于每个功率晶体管子模块700A和700B的半导体管芯140可以是其他合适类型的功率器件。在一个实施例中，每个功率晶体管子模块700A和700B的半导体管芯140是SiC MOSFET，并且顶侧负载路径接触部142是源极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是漏极接触部。在一个实施例中，用于每个功率晶体管子模块700A和700B的半导体管芯140是IGBT，并且顶侧负载路径接触部142是发射极接触部，顶侧控制接触部144是栅极接触部，并且底侧负载路径接触部146是集电极接触部。在一个实施例中，第一导线118是Cu第一导线118。
图10A-10C在1000处示出了图9中所示的弹簧垫圈930的实施例。在图示的实施例中，弹簧垫圈930是波形垫圈930。图10A示出了波形垫圈930的顶视图，图10B示出了波形垫圈930的透视图，并且图10C示出了波形垫圈930的侧视图。波形垫圈930的弹簧系数或弹簧常数表示压缩波形垫圈930所需的力的量。在一个实施例中，波形垫圈930的弹簧系数在波形垫圈930的可用偏转或压缩的20％和80％之间近似线性。在其他实施例中，可以使用其他合适类型的弹簧垫圈，例如弯曲垫圈或盘形垫圈。在其他实施例中，其他合适的弹性金属物体可以代替垫圈930或与垫圈930结合使用，所述弹性金属物体包括但不限于在波状线的压缩方向上有振幅偏移的波状线。在一个实施例中，波状线具有正弦波动。
图11在1100处示出了形成双侧冷却模块的方法的实施例。图11示出了形成图9中所示的双侧冷却模块900的实施例。在图示的实施例中，该方法包括提供具有顶部直接铜接合(DCB)衬底1104的引线框架1102，该衬底1104包括由绝缘层1110分开的顶部金属层1106和底部金属层1108。引线框架1102包括引线1112和引线1114并附接到底部金属层1108。该方法包括提供一个或两个或更多个功率晶体管子模块700(也参见图7A-7B)。在图示的实施例中，该方法包括提供两个功率晶体管子模块700，它们被示为功率晶体管子模块700A和功率晶体管子模块700B。参考图7A-7B，功率晶体管子模块700A和700B中的每一个包括底部直接铜接合(DCB)衬底102，其包括由绝缘层108分开的顶部金属层104和底部金属层106。底部DCB衬底102的顶部金属层104具有第一侧110、第二侧112以及在平行于底部DCB衬底102的顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114。底部DCB衬底102包括如120处所示的一行间隔开的第一导线118，第一导线118均具有顶端122和底端124。第一导线118中的每个第一导线的底端124在靠近底部DCB衬底102的顶部金属层104的第一侧110处附接到底部DCB衬底102的顶部金属层104。半导体管芯140包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146。底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150的顶表面148。顶侧控制接触部144经由至少一个接合导线152电耦合到底部DCB衬底102的顶部金属层104的控制焊盘部分156的顶表面154。控制焊盘部分156与管芯焊盘部分150电隔离。如118A处所示的第一导线118中的至少一个附接到底部DCB衬底102的顶部金属层104的控制焊盘部分156，并且如118B处所示的第一导线118中的其他的第一导线附接到底部DCB衬底102的顶部金属层104的管芯焊盘部分150。导电且导热的间隔体160在半导体管芯140之上并附接到半导体管芯140的顶侧负载路径接触部142。
该方法包括在顶部DCB衬底1104的底部金属层1108的选定部分上印刷焊料。选定部分被示为1116A、1116B、1116C、1116D、1116E、1116F、1116G和1116H。该方法包括放置引线框架1102，使得引线1112接触焊接部分1116A并且引线1114接触焊接部分1116H。该方法包括放置功率晶体管子模块700A和700B，使得用于功率晶体管子模块700A的间隔体160的顶侧166接触焊接部分1116D并且用于功率晶体管子模块700B的间隔体160的顶侧166接触焊接部分1116G。放置功率晶体管子模块700A和700B还包括将用于功率晶体管子模块700A的第一导线118中的一个第一导线的顶端122抵靠焊接部分1116B放置并且将用于功率晶体管子模块700A的第一导线118中的其他的第一导线的顶端122抵靠焊接部分1116C放置。放置功率晶体管子模块700A和700B还包括将用于功率晶体管子模块700B的第一导线118中的一个第一导线的顶端122抵靠焊接部分1116E放置并且将用于功率晶体管子模块700B的第一导线118中的其他的第一导线的顶端122抵靠焊接部分1116F放置。
该方法包括在来自顶部金属片1118和底部金属片1120的压力下使焊接部分1116A、1116B、1116C、1116D、1116E、1116F、1116G和1116H进行回流，顶部金属片1118和底部金属片1120共面并且在顶部金属片1118的下表面1122和底部金属片1120的上表面1124之间具有对应于用于图7所示的双侧冷却模块700的在1126处所示的所需厚度的距离。顶部金属片1118对顶部DCB衬底1104的顶部金属层1106施加如1128处所示的向下压力，并且底部金属片1120对功率晶体管子模块700A和700B的底部DCB衬底102的底部金属层106施加如1130处所示的向上压力。在来自用于每个功率晶体管子模块700A和700B的顶部金属片1118和底部金属片1120的压力下使焊接部分1116B、1116C、1116D、1116E、1116F和1116G进行回流，将间隔体160的顶侧160、第一导线118的顶端122和第二导线128的顶端132附接到顶部DCB衬底1104的底部金属层1108。焊接部分1116A和1116H的回流将引线框架1102的引线1112和1114附接到顶部DCB衬底1104的底部金属层1108。在所示实施例中，并参考图2，第一导线118中的每一个相对于底部DCB衬底102的顶部金属层104的平面116具有大致等于90度的第一角度168。
在所示实施例中，放置两个功率晶体管子模块700A和700B以使得间隔体160的顶侧166接触相应的焊接部分1116D和1116G包括：将弹簧垫圈1130放置在间隔体160的顶侧166和底部金属层1108之间以及用于功率晶体管子模块700A和700B的相应焊接部分1116D和1116G内。在来自顶部金属片1118和底部金属片1120的压力下使用于功率晶体管子模块700A和700B的相应焊接部分1116D和1116G进行回流包括将用于功率晶体管子模块700A和700B的弹簧垫圈1130压缩并在顶部DCB衬底1104的底部金属层1108和用于功率晶体管子模块700A和700B中的每一个的间隔体160的顶侧166之间提供力，以抵靠顶部金属片1118的下表面1122按压顶部DCB衬底1104的顶部金属层1106以及抵靠底部金属片1120的上表面1124按压功率晶体管子模块700A和700B中的每一个的底部DCB衬底102的底部金属层106以提供双侧冷却模块900的所需厚度1126。
在一个实施例中，提供被示为功率晶体管子模块700A和功率晶体管子模块700B的两个或更多个功率晶体管子模块700还包括首先对多个功率晶体管子模块700中的每一个进行电测试以识别多个功率晶体管子模块700中的满足期望电规范的那些功率晶体管子模块700。该方法包括提供多个功率晶体管子模块700中的满足期望电规范的那些功率晶体管子模块700作为功率晶体管子模块700A和功率晶体管子模块700B。
该方法包括利用模制化合物922包封引线框架1102/902的一部分、顶部DCB衬底1104/904和功率晶体管子模块700A和700B，使得顶部DCB衬底904的顶部金属层906的顶表面924在模制化合物922的顶表面926处被暴露，并且功率晶体管子模块700A和700B中的每一个的底部DCB衬底102的底部金属层106的底表面136在模制化合物922的底表面928处被暴露(也参见图9)。
图12在1200处示出了包括以半桥配置连接在一起的子模块800A的双侧冷却模块的局部顶视图的实施例。子模块800A均包括两个半导体管芯140A和140B。关于图7A-8A描述了用于每个半导体管芯140A和140B的电连接。在其他实施例中，子模块800A可以包括一个或多于两个半导体管芯140。在所示实施例中，半导体管芯140A和140B是SiC MOSFET。每个半导体管芯140A和140B包括作为源极接触部的顶侧负载路径接触部142、作为栅极接触部的顶侧控制接触部144和作为漏极接触部的底侧负载路径接触部146(也参见图7A-8A)。每个模块800A具有电耦合在一起的顶侧负载路径接触部142和电耦合在一起的底侧负载路径接触部146(也参见图7A-8A)。
双侧冷却模块1200包括具有顶部直接铜接合(DCB)衬底1204的引线框架1202，该衬底1204包括由绝缘层1210分开的顶部金属层(未示出)和底部金属层1208。底部金属层1208在图12中被示为彼此电隔离的1208A、1208B、1208C、1208D和1208E。引线框架1202附接并电耦合到底部金属层1208。引线框架1202的引线在图12中被示为1202A、1202B和1202D。双侧冷却模块1200包括关于图7A-8A所描述的四个功率晶体管子模块800A。四个功率晶体管子模块800A被示为800A-1、800A-2、800A-3和800A-4。功率晶体管子模块800A-1和800A-2与SiC MOSFET 140A和140B一起形成用于半桥的高侧SiC MOSFET，并且功率晶体管子模块800A-3和800A-4与SiC MOSFET 140A和140B一起形成用于半桥的低侧SiC MOSFET。
每个功率晶体管子模块800A-1、800A-2、800A-3和800A-4包括底部直接铜接合(DCB)衬底102，其包括由绝缘层108分开的顶部金属层104和底部金属层106(也参见图7A-8A)。对于功率晶体管子模块800A-1和800A-2，SiC MOSFET 140A和140B的底侧负载路径接触部146或漏极接触部均经由底部DCB衬底102的顶部金属层104耦合到顶部DCB衬底1204的底部金属层1208A。底部金属层1208A电耦合到可以连接到正电压的引线1202A。对于功率晶体管子模块800A-1和800A-2，顶侧控制接触部144是SiC MOSFET 140A和140B的栅极接触部，并且均电耦合到顶部DCB衬底1204的底部金属层1208B。底部金属层1208B电耦合到引线1202C，引线1202C是功率晶体管子模块800A-1和800A-2的控制或栅极输入。对于功率晶体管子模块800A-1和800A-2，SiC MOSFET 140A和140B的顶侧负载路径接触部或源极接触部均经由间隔体160的顶侧166电耦合到顶部DCB衬底1204的底部金属层1208C。底部金属层1208C电耦合到引线1202B，引线1202B是由双侧冷却模块1200形成的半桥的输出。对于功率晶体管子模块800A-3和800A-4，SiC MOSFET140A和140B的底侧负载路径接触部146或漏极接触部均经由底部DCB衬底102的顶部金属层104耦合到顶部DCB衬底1204的底部金属层1208C。底部金属层1208C电耦合到引线1202B，引线1202B是由双侧冷却模块1200形成的半桥的输出。对于功率晶体管子模块800A-3和800A-4，顶侧控制接触部144是SiC MOSFET140A和140B的栅极接触部，并且均电耦合到顶部DCB衬底1204的底部金属层1208E。底部金属层1208E电耦合到引线1202E，引线1202E是功率晶体管子模块800A-3和800A-4的控制或栅极输入。对于功率晶体管子模块800A-3和800A-4，SiC MOSFET 140A和140B的顶侧负载路径接触部或源极接触部均经由间隔体160的顶侧166电耦合到顶部DCB衬底1204的底部金属层1208D。底部金属层1208D电耦合到引线1202D，引线1202D可以连接到接地连接。
图13在1300处示出了形成子模块的方法的实施例。子模块的实施例在图1A-3B和图7A-8B中示出。在1302，该方法包括提供直接铜接合(DCB)衬底102，该衬底102包括由绝缘层108分开的顶部金属层104和底部金属层106。顶部金属层104具有第一侧110、第二侧112和在平行于顶部金属层104的平面116的方向上与第一侧110和第二侧112等距的中心114。DCB衬底102的顶部金属层包括管芯焊盘部分150和与管芯焊盘部分150电隔离的控制焊盘部分156。控制焊盘部分156靠近顶部金属层104的第一侧110。
在1304，该方法包括将第一焊接预成型层158放置在顶部金属层104的管芯焊盘部分150的顶表面148上。在1306，该方法包括将半导体管芯140放置在第一焊接预成型层158的顶表面上。半导体管芯140包括顶侧负载路径接触部142、顶侧控制接触部144和底侧负载路径接触部146。在1308，该方法包括将第二焊接预成型层162放置在半导体管芯140的顶侧负载路径接触部142的顶表面上。在1310，该方法包括将导电且导热的间隔体160放置在第二焊接预成型层162之上。在1312，该方法包括使第一焊接预成型层158和第二焊接预成型层162进行回流以将半导体管芯140的底侧负载路径接触部146附接到顶部金属层104的管芯焊盘部分150并且将间隔体160附接到半导体管芯140的顶侧负载路径接触部142。在1314，该方法包括将至少一个接合导线152附接在半导体管芯140的顶侧控制接触部144和顶部金属层104的控制焊盘部分156的顶表面154之间。
在1316，该方法包括将一行间隔开的第一导线118中的每个第一导线的底端124在靠近顶部金属层104的第一侧110处附接到顶部金属层104。第一导线118中的每个第一导线在如126处所示的向上方向上从顶部金属层104延伸。第二导线128的顶端132具有垂直于顶部金属层104的平面116的高度138，该高度138大于间隔体160的顶侧166距顶部金属层104的平面116的高度164。如118A处所示的第一导线118中的至少一个附接到顶部金属层104的控制焊盘部分156。如118B处所示的第一导线118中的其他的第一导线附接到顶部金属层104的管芯焊盘部分150。
在一些实施例中，将第一导线118中的每个第一导线的底端124在靠近顶部金属层104的第一侧110处附接到顶部金属层104包括第一导线118中的每个第一导线相对于顶部金属层104的平面116具有大致等于90度的第一角度168。
在一些实施例中，该方法包括将一行间隔开的第二导线128中的每个第二导线的底端134在靠近顶部金属层104的第二侧112处附接到顶部金属层104，使得第二导线128中的每个第二导线在从顶部金属层104的中心114到第二侧112的第二方向174上相对于顶部金属层104的平面116具有大于45度且小于90度的第二角度172。在一些实施例中，将一行间隔开的第一导线118中的每个第一导线的底端124在靠近顶部金属层104的第一侧110处附接到顶部金属层104包括第一导线118中的每个第一导线在从顶部金属层104的中心114到第一侧110的第一方向170上相对于顶部金属层104的平面116具有大于45度且小于90度的第一角度168。

Claims (32)

1.一种用于双侧冷却模块的子模块，包括：
直接铜接合(DCB)衬底，其包括由绝缘层分开的顶部金属层和底部金属层，所述顶部金属层具有第一侧、第二侧以及在平行于所述顶部金属层的平面的方向上与所述第一侧和所述第二侧等距的中心；
一行间隔开的第一导线，所述第一导线均具有顶端和底端，所述第一导线中的每个第一导线的所述底端在靠近所述顶部金属层的所述第一侧处附接到所述顶部金属层，所述第一导线在向上方向上从所述顶部金属层延伸；
半导体管芯，其包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部，所述底侧负载路径接触部附接到所述顶部金属层的管芯焊盘部分的顶表面，所述顶侧控制接触部经由至少一个接合导线电耦合到所述顶部金属层的与所述管芯焊盘部分电隔离的控制焊盘部分的顶表面，其中，所述第一导线中的至少一个附接到所述顶部金属层的所述控制焊盘部分，其中，所述第一导线中的其他的第一导线附接到所述顶部金属层的所述管芯焊盘部分，
位于所述半导体管芯之上的导电且导热的间隔体，其附接到所述半导体管芯的所述顶侧负载路径接触部，
其中，所述第一导线的所述顶端具有垂直于所述顶部金属层的所述平面的高度，所述第一导线的所述顶端的所述高度大于所述间隔体的顶侧距所述顶部金属层的所述平面的高度。
2.根据权利要求1所述的子模块，其中，所述第一导线的所述顶端与所述底端之间的第一长度大致相同。
3.根据权利要求1所述的子模块，其中，所述第一导线相对于所述顶部金属层的所述平面的第一角度大致等于90度。
4.根据权利要求1所述的子模块，其中，所述第一导线中的每个第一导线是直的并且与所述第一导线中的每一个其他第一导线平行。
5.根据权利要求1所述的子模块，其中，所述第一导线包括铜(Cu)。
6.根据权利要求1所述的子模块，还包括一行间隔开的第二导线，所述第二导线均具有顶端和底端，所述第二导线中的每个第二导线的所述底端在靠近所述顶部金属层的所述第二侧处附接到所述顶部金属层的所述管芯焊盘部分，所述第二导线在向上方向上从所述顶部金属层延伸，其中，所述第二导线的所述顶端具有垂直于所述顶部金属层的所述平面的高度，所述第二导线的所述顶端的所述高度大于所述间隔体的所述顶侧距所述顶部金属层的所述平面的高度。
7.根据权利要求6所述的子模块，其中，所述第一导线的所述顶端与所述底端之间的第一长度大致等于所述第二导线的所述顶端与所述底端之间的第二长度。
8.根据权利要求6所述的子模块，其中，所述第一导线中的每个第一导线在从所述顶部金属层的所述中心到所述第一侧的第一方向上相对于所述顶部金属层的所述平面的第一角度大于45度且小于90度，并且其中，所述第二导线中的每个第二导线在从所述顶部金属层的所述中心到所述第二侧的第二方向上相对于所述顶部金属层的所述平面的第二角度大于45度且小于90度。
9.根据权利要求8所述的子模块，其中，所述第一角度等于所述第二角度。
10.根据权利要求6所述的子模块，其中，所述第一导线中的每个第一导线是直的并且与所述第一导线中的每一个其他第一导线平行，并且其中，所述第二导线中的每个第二导线是直的并且与所述第二导线中的每一个其他第二导线平行。
11.根据权利要求6所述的子模块，其中，所述第一导线和所述第二导线包括铜(Cu)。
12.根据权利要求1所述的子模块，其中，所述半导体管芯包括选自以下各项组成的组中的器件：硅金属氧化物半导体场效应晶体管(Si MOSFET)、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)功率晶体管、和碳化硅MOSFET(SiC MOSFET)。
13.根据权利要求12所述的子模块，其中，所述半导体管芯包括所述SiC MOSFET，并且其中，所述顶侧负载路径接触部是源极接触部，所述顶侧控制接触部是栅极接触部，并且所述底侧负载路径接触部是漏极接触部。
14.一种双侧冷却模块，包括：
具有顶部直接铜接合(DCB)衬底的引线框架，所述顶部直接铜接合(DCB)衬底包括由绝缘层分开的顶部金属层和底部金属层，所述引线框架附接到所述底部金属层；
两个或更多个功率晶体管子模块，其中，所述功率晶体管子模块中的每一个包括：
底部DCB衬底，所述底部DCB衬底包括由绝缘层分开的顶部金属层和底部金属层，所述底部DCB衬底的所述顶部金属层具有第一侧、第二侧以及在平行于所述底部DCB衬底的所述顶部金属层的平面的方向上与所述第一侧和所述第二侧等距的中心，
一行间隔开的第一导线，所述第一导线均具有顶端和底端，所述第一导线中的每个第一导线的所述底端在靠近所述底部DCB衬底的所述顶部金属层的所述第一侧处附接到所述底部DCB衬底的所述顶部金属层，
半导体管芯，所述半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部，所述底侧负载路径接触部附接到所述底部DCB衬底的所述顶部金属层的管芯焊盘部分的顶表面，所述顶侧控制接触部经由至少一个接合导线电耦合到所述底部DCB衬底的所述顶部金属层的与所述管芯焊盘部分电隔离的控制焊盘部分的顶表面，其中，所述第一导线中的至少一个第一导线附接到所述底部DCB衬底的所述顶部金属层的所述控制焊盘部分和所述顶部DCB衬底的所述底部金属层，以将所述顶侧控制接触部导电耦合到所述顶部DCB衬底的所述底部金属层，其中，所述第一导线中的其他的第一导线附接到所述底部DCB衬底的所述顶部金属层的所述管芯焊盘部分和所述顶部DCB衬底的所述底部金属层，以将所述底侧负载路径接触部电耦合到所述顶部DCB衬底的所述底部金属层，
位于所述半导体管芯之上的导电且导热的间隔体，所述间隔体附接到所述半导体管芯的所述顶侧负载路径接触部，其中，所述间隔体将所述顶侧负载路径接触部导电耦合到所述顶部DCB衬底的所述底部金属层。
15.根据权利要求14所述的双侧冷却模块，其中，所述两个或更多个功率晶体管子模块中的每一个还包括位于所述间隔体的顶侧与所述顶部DCB衬底的所述底部金属层之间的弹簧垫圈或波状线。
16.根据权利要求14所述的双侧冷却模块，其中，对于所述两个或多个功率晶体管子模块中的每一个，所述第一导线相对于所述底部DCB衬底的所述顶部金属层的所述平面的第一角度大致等于90度。
17.根据权利要求14所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述第一导线包括铜(Cu)。
18.根据权利要求14所述的双侧冷却模块，其中，所述两个或更多个功率晶体管子模块中的每一个还包括一行间隔开的第二导线，所述第二导线均具有顶端和底端，所述第二导线中的每个第二导线的所述底端在靠近所述底部DCB衬底的所述顶部金属层的所述第二侧处附接到所述底部DCB衬底的所述顶部金属层，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述第二导线附接到所述底部DCB衬底的所述顶部金属层的所述管芯焊盘部分和所述顶部DCB衬底的所述底部金属层，以将所述底侧负载路径接触部电耦合到所述顶部DCB衬底的所述底部金属层。
19.根据权利要求18所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述第一导线中的每个第一导线在从所述顶部金属层的所述中心到所述第一侧的第一方向上相对于所述底部DCB衬底的所述顶部金属层的所述平面的第一角度大于45度且小于90度，并且其中，所述第二导线在从所述底部DCB衬底的所述顶部金属层的所述中心到所述第二侧的第二方向上相对于所述底部DCB衬底的所述顶部金属层的所述平面的第二角度大于45度且小于90度。
20.根据权利要求19所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述第一角度等于所述第二角度。
21.根据权利要求18所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述第一导线和所述第二导线包括铜(Cu)。
22.根据权利要求14所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述半导体管芯包括选自以下各项组成的组中的器件：硅金属氧化物半导体场效应晶体管(Si MOSFET)、绝缘栅双极晶体管(IGBT)、氮化镓(GaN)功率晶体管、和碳化硅MOSFET(SiC MOSFET)。
23.根据权利要求22所述的双侧冷却模块，其中，对于所述两个或更多个功率晶体管子模块中的每一个，所述半导体管芯是所述SiC MOSFET，并且所述顶侧负载路径接触部是源极接触部，所述顶侧控制接触部是栅极接触部，并且所述底侧负载路径接触部是漏极接触部。
24.根据权利要求14所述的双侧冷却模块，其中，模制化合物包封所述引线框架的一部分、所述顶部DCB衬底和所述两个或更多个功率晶体管子模块，使得所述顶部DCB衬底的所述顶部金属层的顶表面在所述模制化合物的顶表面处被暴露，并且所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述底部金属层的底表面在所述模制化合物的底表面处被暴露。
25.一种形成子模块的方法，包括：
提供直接铜接合(DCB)衬底，所述直接铜接合(DCB)衬底包括由绝缘层分开的顶部金属层和底部金属层，所述顶部金属层具有第一侧、第二侧以及在平行于所述顶部金属层的平面的方向上与所述第一侧和所述第二侧等距的中心，所述顶部金属层包括管芯焊盘部分和与所述管芯焊盘部分电隔离的控制焊盘部分，所述控制焊盘部分靠近所述顶部金属层的所述第一侧；
将第一焊接预成型层放置在所述顶部金属层的所述管芯焊盘部分的顶表面上；
将半导体管芯放置在所述第一焊接预成型层的顶表面上，所述半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部；
将第二焊接预成型层放置在所述半导体管芯的所述顶侧负载路径接触部的顶表面上；
将导电且导热的间隔体放置在所述第二焊接预成型层之上；
使所述第一焊接预成型层和所述第二焊接预成型层进行回流以将所述半导体管芯的所述底侧负载路径接触部附接到所述顶部金属层的所述管芯焊盘部分并将所述间隔体附接到所述半导体管芯的所述顶侧负载路径接触部；
将至少一个接合导线附接在所述半导体管芯的所述顶侧控制接触部和所述顶部金属层的所述控制焊盘部分之间；以及
将一行间隔开的第一导线中的每个第一导线的底端在靠近所述顶部金属层的所述第一侧处附接到所述顶部金属层，使得所述第一导线中的每个第一导线在向上方向上从所述顶部金属层延伸，其中，所述第一导线的顶端具有垂直于所述顶部金属层的所述平面的高度，所述第一导线的顶端的所述高度大于所述间隔体的顶侧距所述顶部金属层的所述平面的高度，其中，所述第一导线中的至少一个第一导线附接到所述顶部金属层的所述控制焊盘部分，并且其中，所述第一导线中的其他的第一导线附接到所述顶部金属层的所述管芯焊盘部分。
26.根据权利要求25所述的方法，其中，将所述第一导线中的每个第一导线的所述底端在靠近所述顶部金属层的所述第一侧处附接到所述顶部金属层包括：所述第一导线中的每个第一导线相对于所述顶部金属层的所述平面具有大致等于90度的第一角度。
27.根据权利要求25所述的方法，还包括：
将一行间隔开的第二导线中的每个第二导线的底端在靠近所述顶部金属层的所述第二侧处附接到所述顶部金属层，使得所述第二导线中的每个第二导线在从所述顶部金属层的所述中心到所述第二侧的第二方向上相对于所述顶部金属层的所述平面具有大于45度且小于90度的第二角度，
其中，将所述第一导线中的每个第一导线的所述底端在靠近所述顶部金属层的所述第一侧处附接到所述顶部金属层包括：所述第一导线中的每个第一导线在从所述顶部金属层的所述中心到所述第一侧的第一方向上相对于所述顶部金属层的所述平面具有大于45度且小于90度的第一角度。
28.一种形成双侧冷却模块的方法，包括：
提供具有顶部直接铜接合(DCB)衬底的引线框架，所述顶部直接铜接合(DCB)衬底包括由绝缘层分开的顶部金属层和底部金属层，所述引线框架附接到所述底部金属层；
提供两个或更多个功率晶体管子模块，其中，每个功率晶体管子模块包括：
底部DCB衬底，所述底部DCB衬底包括由绝缘层分开的顶部金属层和底部金属层，所述底部DCB衬底的所述顶部金属层具有第一侧、第二侧以及在平行于所述底部DCB衬底的所述顶部金属层的平面的方向上与所述第一侧和所述第二侧等距的中心，
一行间隔开的第一导线，所述第一导线均具有顶端和底端，所述第一导线中的每个第一导线的所述底端在靠近所述底部DCB衬底的所述顶部金属层的所述第一侧处附接到所述底部DCB衬底的所述顶部金属层，
半导体管芯，所述半导体管芯包括顶侧负载路径接触部、顶侧控制接触部和底侧负载路径接触部，
所述底侧负载路径接触部附接到所述底部DCB衬底的所述顶部金属层的管芯焊盘部分的顶表面，所述顶侧控制接触部经由至少一个接合导线电耦合到所述底部DCB衬底的所述顶部金属层的与所述管芯焊盘部分电隔离的控制焊盘部分的顶表面，其中，所述第一导线中的至少一个第一导线附接到所述底部DCB衬底的所述顶部金属层的所述控制焊盘部分，其中，所述第一导线中的其他的第一导线附接到所述底部DCB衬底的所述顶部金属层的所述管芯焊盘部分，
位于所述半导体管芯之上的导电且导热的间隔体，所述间隔体附接到所述半导体管芯的所述顶侧负载路径接触部，
在所述顶部DCB衬底的所述底部金属层的选定部分上印刷焊料；
放置引线框架，使得所述引线框架的部分接触所述焊料；
放置所述两个或更多个功率晶体管子模块，使得所述间隔体的顶侧、所述第一导线中的一个第一导线的顶端和所述第一导线中的其他第一导线的顶端接触所述焊料；以及
在来自顶部金属片和底部金属片的压力下使所述焊料进行回流，所述顶部金属片和所述底部金属片共面并且在所述顶部金属片的下表面和所述底部金属片的上表面之间具有对应于所述双侧冷却模块的所需厚度的距离，所述顶部金属片对所述顶部DCB衬底的所述顶部金属层施加向下压力，所述底部金属片对所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述底部金属层施加向上压力，所述焊料的所述回流将所述间隔体的所述顶侧、所述第一导线中的所述一个第一导线的顶端和所述第一导线中的其他的第一导线的顶端附接到所述顶部DCB衬底的所述底部金属层。
29.根据权利要求28所述的方法，其中：
放置所述两个或更多个功率晶体管子模块使得所述间隔体的所述顶侧接触所述焊料还包括：将弹簧垫圈放置在所述间隔体的所述顶侧和用于所述两个或更多个功率晶体管子模块中的每一个的所述焊料之间；并且
其中，在来自所述顶部金属片和所述底部金属片的压力下使所述焊料进行回流包括：将所述弹簧垫圈压缩并且在所述顶部DCB衬底的所述底部金属层和用于所述两个或更多个功率晶体管子模块中的每一个的所述间隔体的所述顶侧之间提供力，以抵靠所述顶部金属片的所述下表面按压所述顶部DCB衬底的所述顶部金属层，并且抵靠所述底部金属片的上表面按压所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述底部金属层，以提供所述双侧冷却模块的所需厚度。
30.根据权利要求28所述的方法，还包括：
为每个功率晶体管子模块提供一行间隔开的第二导线，所述第二导线均具有顶端和底端，所述第二导线中的每个第二导线的所述底端在靠近所述底部DCB衬底的所述顶部金属层的第二侧处附接到所述底部DCB衬底的所述顶部金属层，所述半导体管芯的所述底侧负载路径接触部导电耦合到所述第二导线，其中，用于每个功率晶体管子模块的所述第二导线中的每个第二导线在从所述底部DCB衬底的所述顶部金属层的所述中心到所述第二侧的第二方向上相对于所述底部DCB衬底的所述顶部金属层的所述平面具有大于45度且小于90度的第二角度，并且
其中，对于每个功率晶体管子模块，所述第一导线中的每个第一导线在从所述底部DCB衬底的所述顶部金属层的所述中心到所述第一侧的第一方向上相对于所述底部DCB衬底的所述顶部金属层的所述平面具有大于45度且小于90度的第一角度；并且
其中，在来自所述顶部金属片和所述底部金属片的压力下使所述焊料进行回流包括：使所述第一导线和所述第二导线充当用于所述两个或更多个功率晶体管子模块中的每一个的压缩弹簧，并且在所述顶部DCB衬底的所述底部金属层和所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述顶部金属层之间提供力，以抵靠所述顶部金属片的所述下表面按压所述顶部DCB衬底的所述顶部金属层并且抵靠所述底部金属片的所述上表面按压所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述底部金属层，以提供所述双侧冷却模块的所需厚度。
31.根据权利要求28所述的方法，其中，提供所述两个或更多个功率晶体管子模块还包括首先对多个功率晶体管子模块中的每一个进行电测试以识别所述多个功率晶体管子模块中的满足所述功率晶体管子模块的期望电规范的那些功率晶体管子模块，并且提供所述多个功率晶体管子模块中的满足所述期望电规范的那些功率晶体管子模块作为所述两个或更多个功率晶体管子模块。
32.根据权利要求28所述的方法，还包括，用模制化合物包封所述引线框架的一部分、所述顶部DCB衬底和所述两个或更多个功率晶体管子模块，使得所述顶部DCB衬底的所述顶部金属层的顶表面在所述模制化合物的顶表面处被暴露，并且所述两个或更多个功率晶体管子模块中的每一个的所述底部DCB衬底的所述底部金属层的底表面在所述模制化合物的底表面处被暴露。
CN202210059669.2A 2021-01-22 2022-01-19 具有功率晶体管子模块的双侧冷却模块 Pending CN114823562A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/155,215 US20220238413A1 (en) 2021-01-22 2021-01-22 Double sided cooling module with power transistor submodules
US17/155,215 2021-01-22

Publications (1)

Publication Number Publication Date
CN114823562A true CN114823562A (zh) 2022-07-29

Family

ID=82494916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210059669.2A Pending CN114823562A (zh) 2021-01-22 2022-01-19 具有功率晶体管子模块的双侧冷却模块

Country Status (2)

Country Link
US (1) US20220238413A1 (zh)
CN (1) CN114823562A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985855A (zh) * 2023-01-19 2023-04-18 海信家电集团股份有限公司 功率模块和功率模块的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
JP2022144711A (ja) * 2021-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法
GB2616837A (en) * 2022-03-16 2023-09-27 Zhuzhou Crrc Times Electric Co Ltd Power semiconductor package
WO2024069455A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for power module for inverter for electric vehicle

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097385A (en) * 1990-04-18 1992-03-17 International Business Machines Corporation Super-position cooling
JP5194932B2 (ja) * 2008-03-26 2013-05-08 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR102143890B1 (ko) * 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP2019083294A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP7124474B2 (ja) * 2018-06-13 2022-08-24 株式会社デンソー 半導体装置
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985855A (zh) * 2023-01-19 2023-04-18 海信家电集团股份有限公司 功率模块和功率模块的制备方法
CN115985855B (zh) * 2023-01-19 2023-11-17 海信家电集团股份有限公司 功率模块和功率模块的制备方法

Also Published As

Publication number Publication date
US20220238413A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
CN114823562A (zh) 具有功率晶体管子模块的双侧冷却模块
US11495580B2 (en) Multi-chip module including stacked power devices with metal clip
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7443014B2 (en) Electronic module and method of assembling the same
US7800208B2 (en) Device with a plurality of semiconductor chips
US20060151868A1 (en) Package for gallium nitride semiconductor devices
US8395248B2 (en) Semiconductor device and manufacturing method therefor
US20130105974A1 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
US20110024917A1 (en) Multi-die package
US9123526B2 (en) Module comprising a semiconductor chip
US7808101B2 (en) 3D smart power module
US20150194373A1 (en) Semiconductor Packaging Arrangement
US9362240B2 (en) Electronic device
US9257375B2 (en) Multi-die semiconductor package
US6433424B1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
CN114628350A (zh) 具有可调整夹具的引线框架封装
CN113496977B (zh) 共源共栅半导体装置和制造方法
US20130307132A1 (en) Semiconductor device
US20130256920A1 (en) Semiconductor device
JP4409064B2 (ja) パワー素子を含む半導体装置
EP2309538A2 (en) Package for semiconductor devices
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
US11742318B2 (en) Split tie bar for clip stability
US20220102258A1 (en) Semiconductor device and corresponding method of manufacturing semiconductor devices
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication