CN114783495A - 用于存储器装置中的写入操作的多阶跃预读 - Google Patents

用于存储器装置中的写入操作的多阶跃预读 Download PDF

Info

Publication number
CN114783495A
CN114783495A CN202210010554.4A CN202210010554A CN114783495A CN 114783495 A CN114783495 A CN 114783495A CN 202210010554 A CN202210010554 A CN 202210010554A CN 114783495 A CN114783495 A CN 114783495A
Authority
CN
China
Prior art keywords
read voltage
memory cells
memory
memory cell
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210010554.4A
Other languages
English (en)
Inventor
李延纯
N·加杰拉
K·萨尔帕特瓦里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114783495A publication Critical patent/CN114783495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供与用于存储器装置中的写入操作的多阶跃预读相关的系统、方法和设备。在一种方法中，存储器装置具有包含存储器单元的存储器阵列。在对存储器单元执行写入操作前，存储器装置的控制器向存储器单元施加多个预读电压。控制器施加第一预读电压，以确定存储器单元中的哪些具有超过阈值的感测电流。响应于确定超过阈值的存储器单元的百分比太低(如低于固定极限)，控制器确定向存储器单元施加第二预读电压。第二预读电压的量值大于第一预读电压的量值，并且可施加第二预读电压以确保在适当地确定存储器单元的现有编程状态方面具有更高的可靠性。然后，控制器基于每个存储器单元的目标逻辑状态和待由控制器使用的编程模式来适当地向存储器单元施加写入电压。

Description

用于存储器装置中的写入操作的多阶跃预读
技术领域
本文公开的至少一些实施例总体上涉及存储器装置，并且更具体地涉及但不限于在执行写入操作时向存储器单元施加多个预读电压的存储器装置。
背景技术
存储器装置广泛用于存储如计算机、无线通信装置、相机、数字显示器等各种电子装置中的信息。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置具有两种状态，所述两种状态通常由逻辑“1”或逻辑“0”表示。在其它系统中，可以存储多于两种状态。为了获取所存储信息，电子装置的组件可以读取或感测存储器装置中的所存储状态。为了存储信息，电子装置的组件可以在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器、相变存储器(PCM)等。存储器装置可以是易失性的或非易失性的。非易失性存储器单元可以维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。除非通过外部电源周期性地刷新，否则易失性存储器单元可能随时间推移而丢失其所存储状态。
存储装置为存储器装置的实例。典型计算机存储装置具有从主机计算机接收数据存取请求且进行经过编程的计算任务以实施所述请求的控制器，其方式可以特定针对于在所述存储装置中配置的媒体和结构。在一个实例中，存储器控制器管理存储在存储器中的数据且与计算机装置通信。在一些实例中，存储器控制器用于在移动装置或膝上型电脑中使用的固态驱动器，或数码相机中使用的媒体。
固件可以用于操作特定存储装置的存储器控制器。在一个实例中，当计算机系统或装置从存储器装置读取数据或将数据写入到存储器装置时，其与存储器控制器通信。
存储器装置通常将数据存储在存储器单元中。在一些情况下，存储器单元表现出可能源于各种因素的不均匀、可变的电气特性，所述各种因素包含统计过程变化、循环事件(例如，对存储器单元的读取或写入操作)或漂移(例如，硫族化物合金的电阻变化)等。
在一个实例中，读取一组数据(例如，代码字、页)是通过确定存储所述一组数据的存储器单元的读取电压(例如，估计的阈值电压中值)来执行的。在一些情况下，存储器装置可以包含以如交叉点架构等3D架构布置的PCM单元的阵列以存储所述一组数据。呈交叉点架构的PCM单元可以表示与第一组阈值电压相关联的第一逻辑状态(例如，逻辑1、设置状态)或与第二组阈值电压相关联的第二逻辑状态(例如，逻辑0、重置状态)。在一些情况下，可以使用编码(例如，纠错编码(ECC))来存储数据，以从存储器单元中存储的数据中的错误中恢复数据。
对于电阻可变存储器单元(例如，PCM单元)，可以设置多个状态(例如，电阻状态)之一。例如，单层级单元(SLC)可以编程为两个状态(例如，逻辑1或0)中的一个状态，这可以取决于单元编程为高于还是低于特定水平的电阻。作为另外的实例，各种电阻可变存储器单元可以被编程为对应于多个数据状态的多个不同状态之一，所述数据状态例如10、01、00、11、111、101、100、1010、1111、0101、0001等。此类单元可以被称为多状态单元、多数字单元和/或多层级单元(MLC)。
电阻可变存储器单元的状态可以通过感测响应于所施加的问询电压而通过所述单元的电流来确定(例如，读取)。基于单元的电阻而变化的所感测的电流可以指示所述单元的状态(例如，由所述单元存储的二进制数据)。经编程的电阻可变存储器单元的电阻可以随时间漂移(例如，偏移)。电阻漂移会导致电阻可变存储器单元感测错误(例如，确定所述单元处于与其被编程为的状态不同的状态，以及其它问题)。
例如，PCM单元可以被编程为重置状态(非晶状态)或设置状态(结晶状态)。重置脉冲(例如，用于将单元编程为重置状态的脉冲)可以包含相对较高的电流脉冲，所述相对较高的电流脉冲经相对短的时间段施加到所述单元，使得所述单元的相变材料熔融并且快速冷却，从而使结晶量相对较少。相反，设置脉冲(例如，用于将单元编程为设置状态的脉冲)可以包含相对较低的电流脉冲，所述相对较低的电流脉冲经相对较长的时间间隔以较慢的骤冷速度施加到所述单元，这会使相变材料的结晶增加。
可以将编程信号施加到所选的存储器单元，以将所述单元编程为目标状态。读取信号可以被施加到所选的存储器单元，以对所述单元进行读取(例如，以确定所述单元的状态)。例如，编程信号和读取信号可以是电流和/或电压脉冲。
发明内容
根据本申请的一方面，提供了一种系统。所述系统包括：存储器阵列，所述存储器阵列包含存储器单元；以及控制器，所述控制器被配置成：向所述存储器单元施加第一预读电压；感测每个存储器单元的由施加所述第一预读电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；确定所述存储器单元的所述第一部分小于阈值数量；并且响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二预读电压，其中所述第二预读电压的量值大于所述第一预读电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二预读电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
根据本申请的另一方面，提供了一种方法。所述方法包括：向存储器阵列的存储器单元施加第一读取电压；感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；确定所述存储器单元的所述第一部分是否小于阈值数量；以及响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
根据本申请的又一方面，提供了一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体存储指令，所述指令在至少一个处理装置上执行时使所述至少一个处理装置：向存储器阵列的存储器单元施加第一读取电压，其中每个存储器单元包括硫族化物；感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过阈值，对于所述第二部分，所述相应第一电流不超过所述阈值；确定所述存储器单元的所述第一部分是否小于阈值数量；并且响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过阈值。
附图说明
在附图的图中通过实例而非限制的方式展示了实施例，在附图中，相似的附图标记指示类似的元件。
图1示出了根据一些实施例的在执行写入操作时向存储器阵列的存储器单元施加多个预读电压的存储器装置。
图2示出了根据一些实施例的展示在执行写入操作时施加到存储器单元的多阶跃预读电压的图。
图3示出了根据一些实施例的通过在写入操作期间向存储器单元施加多个预读电压来确定存储器单元的编程状态的实例。
图4示出了根据一些实施例的包含选择装置的存储器单元的实例。
图5示出了根据一些实施例的用于通过施加多个预读电压来确定存储器单元的现有编程状态的方法。
图6示出了根据一些实施例的用于基于存储器单元的编程状态向存储器单元施加写入电压的方法。
具体实施方式
以下公开描述了在执行写入操作时向存储器单元施加多个预读电压的存储器装置的各个实施例。本文中的至少一些实施例涉及对存储器阵列使用双极操作的存储器装置。在一个实例中，双极选择电压用于选择存储器阵列的存储器单元。在一个实例中，存储器单元以交叉点架构布置。在一个实例中，每个存储器单元使用单个选择装置来形成。在一个实例中，选择装置包含硫族化物材料。
存储器装置可以例如存储由主机装置(例如，自主车辆的计算装置，或存取存储在存储器装置中的数据的另一计算装置)使用的数据。在一个实例中，存储器装置是安装在电动车辆中的固态驱动器。
在一些情况下，存储器装置可以包含以如交叉点架构等3D架构布置的存储器单元的阵列以存储一组数据。呈交叉点架构的存储器单元可以表示与第一组阈值电压相关联的第一逻辑状态(例如，逻辑1、设置状态)或与第二组阈值电压相关联的第二逻辑状态(例如，逻辑0、重置状态)。
在一些存储器装置中，在对存储器单元编程之前，将单个预读电压施加到存储器单元。例如，存储器装置可以具有各自包含硫族化物作为逻辑存储元件的存储器单元。预读电压具有负极性，并且对应的写入电压具有正极性。在以下一个阶跃施加写入电压以对存储器单元进行编程之前，作为编程操作的一部分，将预读电压以单个阶跃施加到存储器阵列中的每个存储器单元。
当如以上实例中那样使用硫族化物作为逻辑存储元件时，对预读电压和写入电压的电压要求是关联的。施加负预读电压以确定在负预读极性的设置'分布中的被触发的位(例如，感测电流超过预定阈值的存储器单元)的数量。设置'分布对应于正写入极性的重置分布。例如，正极性的存储器单元的高阈值电压对应于负极性的存储器单元的低阈值电压。类似地，正极性的存储器单元的低阈值电压对应于负极性的存储器单元的高阈值电压。
使用更大量值的预读电压可以降低编程存储器单元所需的写入电压的量值。然而，使用更大的预读电压会使存储器装置消耗更多的能量。而且，使用更大的预读电压会错误地触发存储器阵列中的更大比例的存储器单元(例如，存储器阵列的块中的位)。在一个实例中，使用更大的预读电压会错误地触发在负预读极性的重置'分布中的位。重置'分布对应于正写入极性的设置分布。
由于过度的能量消耗和/或由于存储器单元的较高电压循环而导致的较低的耐久性，使用更大的预读电压会明显地劣化存储器装置的耐久性和性能，这可能最终包含存储器装置无法正确操作。因此，使用来自存储器装置的数据的系统可能会发生故障。例如，使用所述数据来对车辆进行控制的所述车辆可能会发生碰撞，从而造成物理损坏或人身伤害。
为解决这些和其它技术问题，存储器装置实时确定在执行写入操作时何时向存储器单元施加多个预读电压。在一个实例中，在对存储器单元进行编程之前施加第一预读电压和第二预读电压。在一个实例中，可以(例如，向第一预读电压和第二预读电压所施加于的存储器单元的所选部分，例如其中存储器单元的所述部分是基于由施加第一预读电压和第二预读电压产生的结果和/或基于控制器在操作期间实时确定的存储器装置的操作环境而选择的)施加三个或更多个预读电压。
在一个实施例中，施加第一预读电压。存储器控制器确定感测电流超过阈值的存储器单元的百分比(例如，这有时被称为“崩溃(snap)”的单元的百分比)。如果百分比较低(例如，百分之五或更少)，则将第二预读电压施加到那些尚未崩溃的存储器单元。第二预读电压的量值比第一预读电压的量值大(例如，100-500mV)。控制器确定因施加第二预读电压而崩溃的另外的存储器单元。
在一个实例中，控制器使用一或多个计数器来对针对每个施加的预读电压而崩溃的单元的数量进行计数。控制器还确定并存储每个存储器单元在其崩溃时的现有编程状态。控制器使用由崩溃计数器存储的数据来决定是否施加另外的预读电压阶跃。在一个实例中，计数器数据是人工神经网络(ANN)的输入，所述ANN提供的输出用于确定是否施加预读电压以及施加何种形式的预读电压。ANN的另一个输入是关于存储器阵列和/或存储器装置的操作历史和/或操作环境的数据。
接下来，根据要实施的编程模式、单元的现有编程状态(例如，通过单元是否崩溃来确定)和/或目标编程状态(例如，对应于从主机装置接收到的写入命令和数据)来对存储器单元进行适当地编程。在一个实例中，编程模式为正常写入模式。在一个实例中，编程模式是强制写入模式。
在一个实例中，从存储器阵列中读取代码字。通常，使用单个预读电压充分读取代码字。例如，对应于代码字的50％的存储器单元通常崩溃。不施加进一步的预读电压，并且对存储器单元进行编程。
在一些情况下，代码字存储在存储器阵列的一部分中，对于所述部分，存储器单元遭受高漂移和/或明显的干扰(例如，由于读取相邻存储器单元而引起的读取干扰)。在这种情况下，崩溃的单元的百分比可能较低(例如，小于5-10％)，并且在编程之前施加上述第二预读电压以执行对单元的预读。
在一个实施例中，存储器装置具有包含存储器单元的存储器阵列。存储器装置的存储器控制器被配置成：向存储器单元施加第一预读电压(例如，负2.5V)；感测每个存储器单元的由施加所述第一预读电压产生的相应第一电流；确定所述存储器单元的第一部分(例如，崩溃的单元)以及所述存储器单元的第二部分(例如，未崩溃的单元)，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；并且确定所述存储器单元的所述第一部分小于阈值数量(例如，存储器单元总数的少于5-10％崩溃)。
响应于确定所述存储器单元的所述第一部分小于所述阈值数量，所述存储器控制器被进一步配置成：向所述存储器单元的所述第二部分施加第二预读电压(例如，负2.8V)，其中所述第二预读电压具有与所述第一预读电压的极性相同的极性并且所述第二预读电压的量值大于所述第一预读电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二预读电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值(例如，存储器单元总数的另外45％崩溃)。
在一个实例中，每个存储器单元包含硫族化物，作为选择装置(SD)的一部分。在一个实例中，每个存储器单元进一步包含位于硫族化物上方的顶部电极(例如，碳)和位于硫族化物下方的底部电极(例如，碳)。
在执行写入操作时向存储器单元施加多个预读电压的存储器装置的本文所述的各个实施例提供的优点包含以下中的一或多个：可以减少存储器装置的能量消耗。作为写入操作的一部分，存储器控制器可以动态地定制施加到存储器单元的预读电压的数量和/或量值。可以降低位线写入电压。可以增加存储器装置的耐久性(例如，由于存储器单元的较低电压循环)。
图1示出了根据一些实施例的在执行写入操作时向存储器阵列102的存储器单元110、112施加多个预读电压的存储器装置101。存储器装置101具有施加预读电压的存储器控制器120。存储器控制器120包含一或多个处理装置116和存储器118。在一个实例中，存储器118存储由处理装置116执行以施加预读电压的固件。
存储器控制器120可以使用偏置电路系统124来生成用于施加预读电压的电压。偏置电路系统124还可以生成用于作为编程操作的一部分而将写入电压施加到存储器单元110、112的电压。偏置电路系统124可以进一步用于生成用于对存储器阵列102执行的读取操作(例如，响应来自主机装置126的读取命令)的读取电压。
存储器装置101包含感测电路系统122，所述感测电路系统用于感测存储器阵列102中的每个存储器单元的状态。在一个实例中，感测电路系统122包含用于检测由于向存储器阵列102中的存储器单元施加各种电压而引起的电流的感测放大器。在一个实例中，偏置电路系统124向存储器单元110施加预读电压。感测电路系统122感测与存储器单元110中的每个存储器单元相关联的由于施加预读电压而引起的电流。在一个实例中，如上所述施加预读电压。
在一个实例中，如上文所讨论的，如果感测电路系统122确定存储器单元的电流大于固定阈值(例如，预定电流水平)，则存储器控制器120确定所述存储器单元已崩溃。
在一个实施例中，存储器单元110和存储器单元112对应于不同的存储器类型(例如，单层级单元或三层级单元)。在一个实例中，用于形成每个存储器单元的选择装置的材料是不同的。施加到存储器单元110的预读电压对应于用于形成存储器单元110的材料。施加到存储器单元112的预读电压是不同的并且对应于用于形成存储器单元112的材料。
在一个实施例中，控制器120基于存储器阵列102中的存储器单元的物理位置来确定向存储器阵列102的存储器单元施加预读电压。在一个实例中，物理位置是距行和/或列解码器的距离(例如，存储在存储器118中的查找表中)。在一个实例中，物理位置对应于漂移或干扰程度的增加(例如，如根据制造期间的测试和/或操作期间的传感器或其它数据确定的)。
在一个实施例中，控制器120基于先前已经施加到存储器阵列102中的特定存储器单元的电压偏置水平来确定向存储器阵列102的存储器单元施加预读电压。
在一个实施例中，存储器控制器120从主机装置126接收写入命令。写入命令伴随有要写入存储器阵列102的数据(例如，主机装置126的用户的用户数据)。响应于接收到写入命令，控制器120通过向存储器单元110施加第一预读电压来启动编程操作。控制器120确定崩溃的存储器单元110的数量。控制器120使用此数量来确定崩溃的存储器单元110的百分比。如果所述百分比小于固定阈值，则控制器120向在施加第一预读电压时未崩溃的那些存储器单元110施加第二预读电压。在一个实施例中，控制器120使用计数器104之一，以对在施加每个预读电压时崩溃的存储器单元的数量进行计数。
接下来，控制器120确定存储器单元110的特定单元，对于所述特定单元，将施加写入电压以对存储器单元进行编程。在一个实施例中，控制器120确定每个单元的现有编程状态(例如，逻辑状态零)和目标编程状态(例如，逻辑状态零)是否相等。如果现有编程状态和目标编程状态相等，则不施加写入电压(例如，正常写入模式)。如果现有编程状态和目标编程状态不同，则向所述特定存储器单元施加写入电压。在一个实例中，通过向用于选择存储器单元的字线和位线施加电压偏置而跨所述单元施加的写入电压为3-8伏。在一个实例中，在硫族化物存储器单元的情况下，施加第一极性的写入电压以将单元编程为第一逻辑状态(例如，设置状态)，并且施加第二相反极性的写入电压以将单元编程为第二不同逻辑状态(例如，重置状态)。
在一个实施例中，仅向在施加第一预读电压之后未崩溃的那些存储器单元施加第二预读电压。在其它实施例中，可以向所有存储器单元施加第二预读电压，而无论所述存储器单元是否已经崩溃(例如，阈值设定为高于固定电流极限)。
在一个实施例中，执行强制写入操作，其中将特定存储器单元编程为目标编程状态，而不管存储器单元是否已崩溃。在一个实例中，强制写入是响应于控制器120确定因施加第一预读电压而崩溃的存储器单元的百分比低于固定阈值数量(例如，少于单元的5％或少于固定的单元计数)而执行的。在一个实例中，强制写入是对第一预读电压所施加于的所有存储器单元执行的。在一个实例中，强制写入仅对在施加更高的第二预读电压之前未崩溃的那些存储器单元执行。在一个实例中，执行强制写入以使存储器单元在可靠地存储目标逻辑状态的能力方面更加稳健。
在一个实例中，在写入操作期间，控制器120可以使用写入电压(例如，写入脉冲)来将逻辑状态写入到存储器单元，如存储器单元110、112。可以通过向用于选择存储器单元的位线提供第一电压并且向用于选择存储器单元的字线提供第二电压来施加写入脉冲。与存储器单元可以耦接到的存取线耦接的电路可以用于提供写入电压(例如，解码器电路中包含的存取线驱动器)。所述电路可以由控制逻辑(例如，控制器120)提供的内部控制信号控制。施加到存储器单元的所得电压是第一电压与第二电压之间的差。在一些实施例中，写入脉冲的持续时间可以与读取脉冲的持续时间相同。在一些实施例中，持续时间是10-50纳秒。在一些实施例中，持续时间是1-100纳秒。在一些实施例中，持续时间是1纳秒到1微秒。在一些实施例中，写入存储器单元花费的时间可以与对存储器单元进行读取所花费的时间相同。
在一个实例中，写入脉冲的极性可以是第一极性或第二极性(例如，正向或反向)。例如，写入脉冲可以以第一极性向存储器单元施加电压(例如，位线为6V并且字线为0V)。
在一个实例中，与存储器单元可以耦接到的存取线耦接的电路用于提供读取脉冲(例如，解码器电路中包含的存取线驱动器)。所述电路可以由控制逻辑(例如，控制器120)提供的内部控制信号控制。读取电压或脉冲可以是经某一时间段(例如，10-50纳秒、1-100纳秒、1纳秒到1微秒)施加到存储器单元的电压。在一些实施例中，读取脉冲可以是矩形脉冲。在一些实施例中，读取脉冲可以是斜坡，即可以跨存储器单元施加线性增加的电压。
在一个实例中，对于硫族化物存储器单元，读取电压总是以相同的固定极性施加。在一个实例中，预读电压具有相同的极性，并且读取电压的极性与预读电压的极性相反。
在一个实例中，在被存取(例如，选择)之后，可以由感测组件(例如，感测电路系统122)对存储器单元进行读取或感测以确定存储器单元的所存储状态。例如，电压可以被施加到存储器单元(使用字线和位线)，并且所得电流的存在可以取决于所施加的电压和存储器单元的阈值电压。在一些情况下，可以施加多于一个电压。另外，如果施加的电压未产生电流，则可以施加其它电压，直到感测组件检测到电流。通过评估产生电流的电压，可以确定存储器单元的所存储的逻辑状态。在一些情况下，电压的量值可以斜升，直到检测到电流(例如，存储器单元导通、接通、导电或变为激活)为止。在其它情况下，可以按顺序施加预定电压，直到检测到电流。同样，可以向存储器单元施加电流，并且产生电流的电压的量值可以取决于存储器单元的电阻或阈值电压。
在一些情况下，存储器单元(例如，PCM单元)包含一种材料，所述材料改变其晶体学构型(例如，在结晶相与非晶相之间)，这继而确定存储器单元的阈值电压以存储信息。在其它情况下，存储器单元包含保持处于晶体学构型(例如，非晶相)的材料，所述晶体学构型可以表现出可变阈值电压以存储信息。
感测组件可以包含各种晶体管或放大器，以检测和放大信号中的差异。然后，可以通过列解码器输出存储器单元的检测到的逻辑状态作为输出。在一些情况下，感测组件可以是列解码器或行解码器的一部分。
图2示出了根据一些实施例的展示在执行写入操作时施加到存储器单元的多阶跃预读电压的图。在一个实例中，如上面针对在存储器阵列102上的写入操作所讨论的，将预读电压施加到存储器单元110或112。在一个实例中，预读电压是通过由控制器120控制的偏置电路系统124生成的。在一个实例中，存储器单元110是单层级单元(SLC)。
竖轴表示预读电压量值，并且横轴表示时间。在一个实例中，预读电压是从用于选择存储器单元的电压偏置的字线和电压偏置的位线跨所述单元施加的电压差。
可以根据需要以多个阶跃202、204、206等来施加预读电压。可以施加每个水平的预读电压，持续不同的时间长度212、214。在一个实例中，时间212、214的范围为介于10-100纳秒之间。
每个阶跃之间的电压差208、210可以变化。在一个实例中，电压差208、210的范围为介于50-600毫伏之间。在一个实例中，电压差208、210的范围为介于100-300毫伏之间。
在一个实施例中，在时间T1处，在施加预读电压202之后，计数器104用于确定已崩溃的存储器单元110的数量。控制器120基于计数器104确定是否施加预读电压204。
根据需要，在时间T2、T3等处对已崩溃的存储器单元110的数量进行类似的确定。控制器120使用如由计数器104确定的已崩溃的存储器单元110的数量来确定是否施加另外的预读电压阶跃。
在图2所展示的实例中，预读电压202、204具有相同的极性(例如，如与SLC存储器单元一起使用)。在其它实施例中，存储器单元可以是多状态单元，如MLC、TLC等。在一个实例中，在MLC单元的情况下，第二预读电压204具有与第一预读电压202相反的极性。
在一个实例中，对于MLC存储器单元，崩溃计数器确定(负极性或正极性的)第一预读电压未崩溃足够数量的单元。因此，控制器确定施加第二预读电压，并且确定足够数量的单元崩溃。控制器然后施加极性与第二预读电压相反的第三预读电压。在另一种情况下，崩溃计数器确定第二预读电压未崩溃足够数量的单元。因此，控制器施加量值大于第二预读电压并且极性与第二预读电压相同的第三预读电压。然后，控制器施加极性与第三预读电压相反的第四预读电压。
图3示出了根据一些实施例的通过在写入操作期间向存储器单元施加多个预读电压来确定存储器单元的编程状态的实例。在一个实例中，存储器单元是存储器单元110，并且预读电压由存储器控制器120实施。
仅作为用于说明目的的非限制性实例，将第一预读电压施加到总共100个存储器单元。通过每个存储器单元的电流由感测放大器感测。存储器单元302具有超过固定阈值的电流并且被认为崩溃。存储器单元304具有低于固定阈值的电流并且被认为未崩溃。
在此实例中，仅五个存储器单元已崩溃，这仅为总共100个存储器单元的百分之五。存储器控制器基于此结果确定要向未崩溃的那些存储器单元304施加第二预读电压。
在施加第二预读电压之后，存储器单元312具有超过固定阈值(例如，固定电流极限)的电流并且被认为崩溃。存储器单元314具有不超过固定阈值的电流并且被认为未崩溃。在此实例中，在施加第一预读电压和第二预读电压并感测每个存储器单元中的电流之后，存储器单元302、312被认为已崩溃，而存储器单元314被认为尚未崩溃。
对于此实例，基于已崩溃的那些单元的存储器控制器进行的确定，存储器控制器确定存储器单元302、312处于第一逻辑状态306、311(例如，重置状态)。存储器控制器进一步基于这些结果来确定存储器单元314处于第二逻辑状态315(例如，设置状态)。
在一个实施例中，如果崩溃的存储器单元312的百分比小于存储器单元304的固定阈值百分比(例如，95个单元304中只有3个单元崩溃)，则存储器控制器可以确定如上面针对施加第二预读电压所讨论的那样，类似地施加第三预读电压。可以根据需要类似地施加另外的预读电压阶跃。对于确定是否施加每下一个电压阶跃，阈值百分比可以不同。
在如以上所讨论的那样确定每个存储器单元的现有编程状态之后，存储器控制器确定用于对存储器单元进行编程的编程模式。在一个实施例中，使用正常写入编程模式。在此模式下，控制器确定每个存储器单元的目标状态。
在正常写入编程模式的一个实例中，存储器单元302、312处于重置状态。对于具有目标设置状态310、318的每个此类单元，向所述存储器单元施加写入电压。对于具有目标重置状态308、316的每个此类单元，不向所述单元施加写入电压。
例如，存储器单元314处于设置状态315。对于具有目标重置状态320的每个此类单元，向所述单元施加写入电压。对于具有目标设置状态322的每个此类单元，不施加写入电压。
在一个实施例中，控制器确定实施强制写入编程模式。在此模式下，选择每个存储器单元并且基于目标状态向所述存储器单元施加适当的编程写入电压。例如，即使存储器单元312已经处于现有编程重置状态311，也将存储器单元312编程为目标重置状态316。
图4示出了根据一些实施例的包含选择装置410的存储器单元402的实例。在一个实例中，选择装置410包含硫族化物。存储器单元402是存储器单元110、112的实例。
顶部电极408将选择装置410导电地连接到位线404，并且底部电极412将选择装置410导电地连接到字线406。在一个实例中，电极408、412由碳材料形成。
在一个实例中，选择装置410包含硫族化物(例如，硫族化物材料和/或硫族化物合金)。选择装置的阈值电压性质可以基于施加到存储器单元的电压极性。
在一个实例中，可以将逻辑状态写入存储器单元402，所述存储器单元可以对应于数据的一或多个位。可以通过以不同的电压和/或电流量值施加不同极性的电压来将逻辑状态写入存储器单元。可以通过施加单极性的电压来对存储器单元进行读取。写入协议和读取协议可以利用选择装置的由不同极性引起的不同阈值电压。在一个实例中，存储器单元可能需要短的、相对低功率的脉冲来进行读取。选择装置的硫族化物材料在读取和/或写入期间可以经历相变或可以不经历相变。在一些情况下，硫族化物材料可以不是相变材料。
图5示出了根据一些实施例的用于通过施加多个预读电压来确定存储器单元的现有编程状态的方法。例如，图5的方法可以在图1的系统中实施。在一个实例中，当执行写入操作时，存储器控制器120向存储器单元110施加多个预读电压。
图5的方法可以由处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，图5的方法至少部分地由一或多个处理装置(例如，图1的处理装置116)执行。
尽管以特定序列或顺序示出，但除非另有指定，否则可以修改过程的顺序。因此，所展示的实施例应被理解为只是实例，并且所展示的过程可以以不同的顺序执行，并且一些过程可以并行地执行。另外，可以在各个实施例中省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
在框501处，向存储器单元施加第一预读电压。在一个实例中，控制器120向存储器单元110施加第一预读电压202。
在框503处，针对每个存储器单元感测电流。在一个实例中，感测电路系统122感测每个存储器单元110的电流。
在框505处，确定存储器单元的第一部分，对于所述第一部分，电流超过阈值。确定存储器单元的第二部分，对于所述第二部分，电流低于阈值。在一个实例中，第一部分是存储器单元302，并且第二部分是图3的存储器单元304。
在框507处，确定第一部分是否小于阈值数量。在一个实例中，存储器单元302的第一部分是五个存储器单元，这仅为存储器单元总数的百分之五。阈值数量是固定值百分之七，因此控制器120确定向存储器单元304的第二部分施加第二预读电压204。在一个实例中，阈值数量由控制器120基于人工神经网络的输出实时确定。在一个实例中，人工神经网络的输入是来自计数器104的数据和/或来自存储器装置101的传感器和/或其它传感器的数据。在一个实例中，传感器提供关于存储器装置101和/或使用存储器装置101的如自主车辆等装置的操作环境的传感器数据。
在框509处，响应于确定第一部分小于阈值数量而向存储器单元的第二部分施加第二预读电压。在一个实例中，控制器120使用偏置电路系统124而向在施加第一预读电压时未崩溃的那些存储器单元110施加第二预读电压。
在框511处，针对第二部分中的每个存储器单元感测电流。在一个实例中，电流由感测电路系统122的感测放大器感测。
在框513处，确定存储器单元的第三部分，对于所述第三部分，电流超过阈值。在一个实例中，第三部分是被确定为崩溃(例如，由控制器120确定为处于重置状态)的存储器单元312。
在一个实施例中，一种系统包含：存储器阵列(例如，102)，所述存储器阵列包含存储器单元；以及控制器(例如，120)，所述控制器被配置成：向所述存储器单元施加第一预读电压；感测每个存储器单元的由施加所述第一预读电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；并且确定所述存储器单元的所述第一部分小于阈值数量。
响应于确定所述存储器单元的所述第一部分小于所述阈值数量，所述控制器被进一步配置成：向所述存储器单元的所述第二部分施加第二预读电压，其中所述第二预读电压具有与所述第一预读电压的极性相同的极性并且所述第二预读电压的量值大于所述第一预读电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二预读电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
在一个实施例中，每个存储器单元包含硫族化物。
在一个实施例中，每个存储器单元进一步包含位于所述硫族化物上方的顶部碳电极和位于所述硫族化物下方的底部碳电极。
在一个实施例中，一种方法包含：向存储器阵列的存储器单元施加第一读取电压；感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；以及确定所述存储器单元的所述第一部分是否小于阈值数量(例如，小于第一预读电压所施加于的单元的总数的5-10％)。
所述方法进一步包含响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值(例如，大至少100mV)；感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
在一个实施例中，所述阈值数量是所述存储器单元的总数的百分之五。
在一个实施例中，所述第一读取电压是第一预读电压，所述第二读取电压是第二预读电压，所述第一预读电压和所述第二预读电压具有相同的极性，并且所述第二预读电压的量值比所述第一预读电压的量值大至少100毫伏。
在一个实施例中，所述方法进一步包含：将所述存储器单元中的每个存储器单元的现有编程状态(例如，重置状态)与所述存储器单元的目标编程状态(例如，设置状态)进行比较；基于针对每个存储器单元将所述现有编程状态与所述目标编程状态进行比较来确定所述存储器单元的待编程的第四部分；以及向所述存储器单元的所述第四部分施加写入电压，其中施加到每个存储器单元的相应写入电压对应于所述存储器单元的所述目标编程状态。
在一个实施例中，当编程为第一逻辑状态时，施加到每个存储器单元的所述写入电压具有第一极性，并且当编程为第二逻辑状态时，所述写入电压具有相反的第二极性。
在一个实施例中，所述目标编程状态是与从主机裝置(例如，126)接收到的写入命令相对应的逻辑状态。
在一个实施例中，所述方法进一步包含通过向所述存储器单元中的每个存储器单元施加第三读取电压来对所述存储器单元进行读取，其中所述第三读取电压具有与所述第一读取电压和所述第二读取电压的极性相反的极性。在一个实例中，响应于从主机装置126接收到读取命令而向存储器阵列102中的存储器单元的块施加所述第三读取电压。
在一个实施例中，每个存储器单元包含硫族化物作为逻辑存储元件，所述存储器单元的所述第一部分和所述第三部分的所述现有编程状态是重置状态，并且所述存储器单元的所述第一部分和所述第三部分的至少一部分的所述目标编程状态是设置状态。
在一个实施例中，所述第一阈值和所述第二阈值相等(例如，所述第一阈值和所述第二阈值等于固定电流极限)。在其它实施例中，所述阈值可以是不同的。
在一个实施例中，一种非暂时性计算机可读媒体存储指令，所述指令在至少一个处理装置上执行时使所述至少一个处理装置：向存储器阵列的存储器单元施加第一读取电压，其中每个存储器单元包含硫族化物；感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过阈值，对于所述第二部分，所述相应第一电流不超过所述阈值；并且确定所述存储器单元的所述第一部分是否小于阈值数量。所述指令进一步使所述处理装置响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过阈值。
在一个实施例中，所述指令进一步使所述至少一个处理装置：向所述存储器单元的所述第三部分的至少一部分施加写入电压；并且在施加所述写入电压之后，使用第三读取电压来对所述存储器单元的所述第三部分进行读取，其中所述第三读取电压具有与所述第一读取电压和所述第二读取电压相反的极性。
图6示出了根据一些实施例的用于基于存储器单元的编程状态向存储器单元施加写入电压的方法。例如，图6的方法可以在图1的系统中实施。在一个实例中，存储器控制器120使偏置电路系统124向存储器单元110施加写入电压。
图6的方法可以由处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，图6的方法至少部分地由一或多个处理装置(例如，图1的处理装置116)执行。
尽管以特定序列或顺序示出，但除非另有指定，否则可以修改过程的顺序。因此，所展示的实施例应被理解为只是实例，并且所展示的过程可以以不同的顺序执行，并且一些过程可以并行地执行。另外，可以在各个实施例中省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
在框601处，向存储器单元施加第一预读电压。在一个实例中，控制器120响应于从主机装置126接收到写入命令而向存储器单元110施加第一预读电压。
在框603处，向存储器单元的至少一部分施加第二预读电压。在一个实例中，存储器单元302中的崩溃的部分低于阈值百分比或数量。作为响应，控制器120施加第二预读电压。
在框605处，针对存储器单元中的每个存储器单元确定现有编程状态。在一个实例中，控制器120基于来自以上框601、603的结果确定存储器单元110中的每个存储器单元的现有编程状态。
在框607处，针对存储器单元中的每个存储器单元确定目标编程状态。在一个实例中，控制器120确定与存储器单元110相对应的位的目标逻辑值。位的目标逻辑值对应于响应于从主机装置126接收到写入命令而要写入的数据。在一个实例中，要写入的数据是通过串行数据总线从主机装置126接收到的一或多个数据页。数据页与写入命令相关联。
在框609处，基于现有编程状态和/或目标编程状态而向存储器单元的至少一部分施加写入电压。在一个实例中，偏置电路系统124施加具有与存储器单元110的至少一部分的目标编程状态相对应的极性的写入电压。
在一个实施例中，一种系统包含：存储器阵列，所述存储器阵列包含存储器单元，每个存储器单元(例如，402)包含选择装置(例如，410)；以及存储器控制器，所述存储器控制器被配置成：向所述存储器单元施加第一预读电压；感测每个存储器单元的由施加所述第一预读电压产生的相应第一电流；确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；确定所述存储器单元的所述第一部分小于阈值数量；并且响应于确定所述存储器单元的所述第一部分小于所述阈值数量：向所述存储器单元的所述第二部分施加第二预读电压，其中所述第二预读电压具有与所述第一预读电压的极性相同的极性并且所述第二预读电压的量值大于所述第一预读电压的量值；感测所述第二部分中的每个存储器单元的由施加所述第二预读电压产生的相应第二电流；并且确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
在一个实施例中，作为编程操作的一部分，向所述存储器单元施加所述第一预读电压，并且所述编程操作是响应于从主机装置(例如，126)接收到写入命令而执行的。
在一个实施例中，所述控制器被进一步配置成向所述存储器单元的第四部分施加写入电压，其中当将所述存储器单元编程为第一逻辑状态(例如，重置状态)时，所述写入电压具有第一极性，并且当将所述存储器单元编程为第二逻辑状态(例如，设置状态)时，所述写入电压具有相反的第二极性。
在一个实施例中，所述控制器被进一步配置成在施加所述写入电压之后，使用读取电压来对所述存储器单元的所述第四部分进行读取，其中所述读取电压具有与所述第一预读电压和所述第二预读电压相反的极性。在一个实例中，控制器120响应于从主机装置126接收到读取命令而使用所述读取电压。
在一个实施例中，所述第四部分包含来自所述第一部分或所述第二部分中的至少一个的存储器单元。在一个实例中，控制器120施加所述读取电压以对存储器单元302、312和/或314进行读取。
在一个实施例中，所述第三部分中的存储器单元(例如，存储器单元312)的现有编程状态是第一逻辑状态(例如，重置状态311)，并且所述第三部分中的所述存储器单元的至少一部分的目标编程状态是第二逻辑状态(例如，设置状态318)。
在一个实施例中，对于所述存储器单元的第四部分中的每个存储器单元，现有逻辑状态和由主机装置请求的目标逻辑状态相等(例如，设置状态315和设置状态322是相等的逻辑状态)；并且所述控制器被进一步配置成响应于确定所述存储器单元的所述第一部分(例如，存储器单元302)小于所述阈值数量(例如，小于百分之七)而向所述第四部分中的每个存储器单元施加写入电压，其中所施加的写入电压对应于所述存储器单元的所述目标逻辑状态。在一个实例中，控制器120响应于确定存储器单元302的百分比小于百分之七而实施强制写入编程模式。
本公开包含执行所述方法并且实施上文所描述的系统的各种装置，包含执行这些方法的数据处理系统，和含有指令的计算机可读媒体，所述指令在数据处理系统上执行时使所述系统执行这些方法。
描述和附图是说明性的并且不应被解释为限制性的。描述了许多具体细节以提供透彻理解。然而，在某些情况下，未对公知的或常规的细节进行描述，以避免模糊所述描述。在本公开中对一个(one/an)实施例的引用不一定是对相同实施例的引用；并且，此类引用意指至少一个。
如本文所使用的，“耦接到”或“与…耦接”通常指组件之间的连接，所述连接可以是间接的通信连接或直接的通信连接(例如，无中间组件)，无论是有线的或无线的，包含如电、光、磁性等连接。
在本说明书中对“一个实施例”或“一实施例”的参考意味着结合实施例描述的特定特征、结构或特性包含在本公开的至少一个实施例中。在本说明书中各个地方出现的短语“在一个实施例中”不一定全部指代同一个实施例，也不是与其它实施例相互排斥的单独实施例或替代性实施例。此外，描述了可以由一些实施例但不由其它实施例展现的各种特征。类似地，描述了各种要求，这些要求可能是一些实施例的要求而不是其它实施例的要求。
在本说明书中，各种功能和/或操作可以被描述为由软件代码执行或由软件代码引起以简化描述。然而，本领域的技术人员将认识到，此类表达的意思是所述功能和/或操作由一或多个处理装置来执行代码所引起，所述处理装置如微处理器、专用集成电路(ASIC)、图形处理器和/或现场可编程门阵列(FPGA)。可替代地或组合地，可以使用专用电路系统(例如，逻辑电路系统)在有或没有软件指令的情况下实施功能和操作。可以在没有软件指令的情况下使用硬连线电路系统或与软件指令组合地实施实施例。因此，所述技术既不限于硬件电路系统和软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
虽然一些实施例可以在完全功能的计算机和计算机系统中实施，但各个实施例能够以各种形式分布为计算产品并且能够应用，而无关于实际上实现分布的特定类型的计算机可读媒体。
所公开的至少一些方面可以至少部分地在软件中具体化。也就是说，所述技术可响应于其处理装置(如微处理器)执行存储器(如ROM、易失性RAM、非易失性存储器、高速缓存或远程存储装置)中所含有的指令序列而在计算装置或另一系统中进行。
经执行以实施所述实施例的例程可以实施为操作系统、中间件、业务交付平台、软件开发工具包(SDK)组件、网络服务或其它特定应用程序、组件、程序、对象、模块或指令序列(有时称为计算机程序)的一部分。这些例程的调用接口可以作为应用程序编程接口(API)暴露给软件开发团体。计算机程序通常在各种时间在计算机中的各种存储器和存储装置中包括一或多个指令集，并且所述指令集在由计算机中的一或多个处理器读取和执行时使所述计算机执行对进行涉及各个方面的要素来说必要的操作。
计算机可读媒体可以用于存储软件和数据，所述软件和数据当由计算装置执行时使所述装置执行各种方法。可执行软件和数据可以存储在各个地方，包含例如，ROM、易失性RAM、非易失性存储器和/或高速缓存。此软件和/或数据的各部分可以存储在这些存储装置中的任何一个存储装置中。进一步地，可以从集中式服务器或对等网络获得数据和指令。可以在不同的时间并且在不同的通信会话中或在同一通信会话中从不同的集中式服务器和/或对等网络获得数据和指令的不同部分。可以在执行应用程序之前整体获得数据和指令。可替代地，可以在执行需要时及时动态地获得数据和指令的各部分。因此，并不要求数据和指令在特定时刻处全部在计算机可读媒体上。
计算机可读媒体的实例包含但不限于可记录和非可记录类型媒体，如易失性和非易失性存储器装置、只读存储器(ROM)、随机存取存储器(RAM)、闪速存储器装置、固态驱动器存储媒体、可移除盘、磁盘存储媒体、光学存储媒体(例如，光盘只读存储器(CD ROM)、数字多功能盘(DVD)等)等等。计算机可读媒体可以存储指令。计算机可读媒体的其它实例包含但不限于使用NOR闪存或NAND闪存架构的非易失性嵌入式装置。在这些架构中使用的媒体可以包含未管理的NAND装置和/或受管理NAND装置，包含例如eMMC、SD、CF、UFS和SSD。
一般来说，非暂时性计算机可读媒体包含以可由计算装置(例如，计算机、移动装置、网络装置、个人数字助理、具有控制器的制造工具、具有一或多个处理器的集合的任何装置等)存取的形式提供(例如，存储)信息的任何机构。如本文所使用的，“计算机可读媒体”可以包含单个媒体或多个媒体(例如，其存储一或多个指令集)。
在各个实施例中，硬连线电路系统可以与软件和固件指令组合使用以实施所述技术中的一些技术。因此，所述技术既不限于硬件电路系统和软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
可以使用广泛多种不同类型的计算装置来实施本文中阐述的各个实施例。如本文所使用的，“计算装置”的实例包含但不限于服务器、集中式计算平台、多个计算处理器和/或组件的系统、移动装置、用户终端、车辆、个人通信装置、可佩戴数字装置、电子自助服务终端、通用计算机、电子文档阅读器、平板计算机、膝上型计算机、智能电话、数码相机、住宅家庭器具、电视或数字音乐播放器。计算装置的额外实例包含被称为“物联网”(IOT)的装置的部分。此类“事物”可以与其拥有者或管理员偶然交互，所述拥有者或管理员可以监控所述事物或修改对这些事物的设置。在一些情况下，此类拥有者或管理员在“事物”装置方面扮演用户角色。在一些实例中，用户的主要移动装置(例如，苹果iPhone(Apple iPhone))可以是关于由用户佩戴的配对的“事物”装置(例如，苹果手表(Apple watch))的管理员服务器。
在一些实施例中，所述计算装置可以是计算机或主机系统，其例如实施为台式计算机、膝上型计算机、网络服务器、移动装置，或包含存储器和处理装置的另一计算装置。主机系统可以包含或耦接到存储器子系统，使得主机系统可以从存储器子系统读取数据或将数据写入所述存储器子系统。主机系统可以经由物理主机接口耦接到存储器子系统。一般来说，主机系统可以经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
在一个实例中，主机系统是主机装置126。在一个实例中，存储器子系统是存储器装置101。
在一些实施例中，计算装置为包含一或多个处理装置的系统。处理装置的实例可以包含微控制器、中央处理单元(CPU)、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)、片上系统(SoC)或另一合适的处理器。
在一个实例中，计算装置是存储器系统的控制器。控制器包含处理装置和存储器，所述存储器含有由处理装置执行以控制存储器系统的各种操作的指令。
虽然附图中的一些以特定顺序说明多个操作，但可以将非顺序依赖性的操作重新排序并且可以组合或分解其它操作。虽然具体提及了一些重新排序或其它分组，但是其它重新排序或分组对于本领域的普通技术人员来说是显而易见的，因此不提供详尽的替代方案列表。此外，应认识到，阶段可以用硬件、固件、软件或其任何组合来实施。
在前述说明书中，已经参考本公开的具体示范性实施例描述了本公开。将显而易见的是，在不脱离如以下权利要求中阐述的更广泛的精神和范围的情况下，可以对本公开进行各种修改。因此，说明书和附图应被视为说明性意义的，而不是限制性意义的。

Claims (20)

1.一种系统，其包括：
存储器阵列，所述存储器阵列包含存储器单元；以及
控制器，所述控制器被配置成：
向所述存储器单元施加第一预读电压；
感测每个存储器单元的由施加所述第一预读电压产生的相应第一电流；
确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；
确定所述存储器单元的所述第一部分小于阈值数量；并且
响应于确定所述存储器单元的所述第一部分小于所述阈值数量：
向所述存储器单元的所述第二部分施加第二预读电压，其中所述第二预读电压的量值大于所述第一预读电压的量值；
感测所述第二部分中的每个存储器单元的由施加所述第二预读电压产生的相应第二电流；并且
确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
2.根据权利要求1所述的系统，其中每个存储器单元包括硫族化物。
3.根据权利要求2所述的系统，其中每个存储器单元进一步包括位于所述硫族化物上方的顶部碳电极和位于所述硫族化物下方的底部碳电极。
4.根据权利要求1所述的系统，其中作为编程操作的一部分，向所述存储器单元施加所述第一预读电压，并且所述编程操作是响应于从主机装置接收到写入命令而执行的。
5.根据权利要求1所述的系统，其中所述控制器被进一步配置成向所述存储器单元的第四部分施加写入电压，其中当将所述存储器单元编程为第一逻辑状态时，所述写入电压具有第一极性，并且当将所述存储器单元编程为第二逻辑状态时，所述写入电压具有相反的第二极性。
6.根据权利要求5所述的系统，其中所述控制器被进一步配置成在施加所述写入电压之后，使用读取电压来对所述存储器单元的所述第四部分进行读取，其中所述读取电压具有与所述第一预读电压和所述第二预读电压相反的极性。
7.根据权利要求5所述的系统，其中所述第四部分包含来自所述第一部分或所述第二部分中的至少一个的存储器单元。
8.根据权利要求1所述的系统，其中所述第三部分中的存储器单元的现有编程状态是第一逻辑状态，并且所述第三部分中的所述存储器单元的至少一部分的目标编程状态是第二逻辑状态。
9.根据权利要求1所述的系统，其中：
对于所述存储器单元的第四部分中的每个存储器单元，现有逻辑状态和由主机装置请求的目标逻辑状态相等；并且
所述控制器被进一步配置成响应于确定所述存储器单元的所述第一部分小于所述阈值数量而向所述第四部分中的每个存储器单元施加写入电压，其中所述所施加的写入电压对应于所述存储器单元的所述目标逻辑状态。
10.一种方法，其包括：
向存储器阵列的存储器单元施加第一读取电压；
感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；
确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过第一阈值，对于所述第二部分，所述相应第一电流不超过所述第一阈值；
确定所述存储器单元的所述第一部分是否小于阈值数量；以及
响应于确定所述存储器单元的所述第一部分小于所述阈值数量：
向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值；
感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且
确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过第二阈值。
11.根据权利要求10所述的方法，其中所述阈值数量是所述存储器单元的总数的百分之五。
12.根据权利要求10所述的方法，其中所述第一读取电压是第一预读电压，所述第二读取电压是第二预读电压，所述第一预读电压和所述第二预读电压具有相同的极性，并且所述第二预读电压的量值比所述第一预读电压的量值大至少100毫伏。
13.根据权利要求10所述的方法，其进一步包括：
将所述存储器单元中的每个存储器单元的现有编程状态与所述存储器单元的目标编程状态进行比较；
基于针对每个存储器单元将所述现有编程状态与所述目标编程状态进行比较来确定所述存储器单元的待编程的第四部分；以及
向所述存储器单元的所述第四部分施加写入电压，其中施加到每个存储器单元的所述相应写入电压对应于所述存储器单元的所述目标编程状态。
14.根据权利要求13所述的方法，其中当编程为第一逻辑状态时，施加到每个存储器单元的所述写入电压具有第一极性，并且当编程为第二逻辑状态时，所述写入电压具有相反的第二极性。
15.根据权利要求13所述的方法，其中所述目标编程状态是与从主机裝置接收到的写入命令相对应的逻辑状态。
16.根据权利要求13所述的方法，其进一步包括通过向所述存储器单元中的每个存储器单元施加第三读取电压来对所述存储器单元进行读取，其中所述第三读取电压具有与所述第一读取电压和所述第二读取电压的极性相反的极性。
17.根据权利要求13所述的方法，其中每个存储器单元包括硫族化物作为逻辑存储元件，所述存储器单元的所述第一部分和所述第三部分的所述现有编程状态是重置状态，并且所述存储器单元的所述第一部分和所述第三部分的至少一部分的所述目标编程状态是设置状态。
18.根据权利要求10所述的方法，其中所述第一阈值和所述第二阈值相等。
19.一种非暂时性计算机可读媒体，其存储指令，所述指令在至少一个处理装置上执行时使所述至少一个处理装置：
向存储器阵列的存储器单元施加第一读取电压，其中每个存储器单元包括硫族化物；
感测每个存储器单元的由施加所述第一读取电压产生的相应第一电流；
确定所述存储器单元的第一部分以及所述存储器单元的第二部分，对于所述第一部分，所述相应第一电流超过阈值，对于所述第二部分，所述相应第一电流不超过所述阈值；
确定所述存储器单元的所述第一部分是否小于阈值数量；并且
响应于确定所述存储器单元的所述第一部分小于所述阈值数量：
向所述存储器单元的所述第二部分施加第二读取电压，其中所述第二读取电压的量值大于所述第一读取电压的量值；
感测所述第二部分中的每个存储器单元的由施加所述第二读取电压产生的相应第二电流；并且
确定所述存储器单元的第三部分，对于所述第三部分，所述相应第二电流超过阈值。
20.根据权利要求19所述的非暂时性计算机可读媒体，其中所述指令进一步使所述至少一个处理装置：
向所述存储器单元的所述第三部分的至少一部分施加写入电压；并且
在施加所述写入电压之后，使用第三读取电压来对所述存储器单元的所述第三部分进行读取，其中所述第三读取电压具有与所述第一读取电压和所述第二读取电压相反的极性。
CN202210010554.4A 2021-01-21 2022-01-06 用于存储器装置中的写入操作的多阶跃预读 Pending CN114783495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/154,644 US11367484B1 (en) 2021-01-21 2021-01-21 Multi-step pre-read for write operations in memory devices
US17/154,644 2021-01-21

Publications (1)

Publication Number Publication Date
CN114783495A true CN114783495A (zh) 2022-07-22

Family

ID=82060270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210010554.4A Pending CN114783495A (zh) 2021-01-21 2022-01-06 用于存储器装置中的写入操作的多阶跃预读

Country Status (2)

Country Link
US (2) US11367484B1 (zh)
CN (1) CN114783495A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020007189T5 (de) 2020-05-13 2023-04-20 Micron Technology, Inc. Zählerbasierte verfahren und systeme zum zugreifen auf speicherzellen
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091621A (en) 1997-12-05 2000-07-18 Motorola, Inc. Non-volatile multistate memory cell using a ferroelectric gate fet
JP3875416B2 (ja) 1998-11-11 2007-01-31 富士通株式会社 強誘電体記憶装置
US6775187B1 (en) * 2003-04-24 2004-08-10 Advanced Micro Devices, Inc. Method of programming a dual cell memory device
US7102948B2 (en) 2004-04-01 2006-09-05 Hewlett-Packard Development Company, L.P. Resistance change sensor
JP4753873B2 (ja) 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US8279704B2 (en) 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
KR20090011249A (ko) 2007-07-25 2009-02-02 삼성전자주식회사 비휘발성 메모리 셀 프로그래밍 방법
US8194433B2 (en) 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
WO2011013344A1 (ja) 2009-07-28 2011-02-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
CN102214485B (zh) 2010-04-02 2016-03-30 台湾积体电路制造股份有限公司 只读存储器与只读存储器操作方法
US8699293B2 (en) 2011-04-27 2014-04-15 Sandisk 3D Llc Non-volatile storage system with dual block programming
KR101861084B1 (ko) 2011-07-11 2018-05-28 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치
US8693252B2 (en) 2011-07-12 2014-04-08 Samsung Electronics Co., Ltd. Method and system for adjusting read voltage in flash memory device
US8406053B1 (en) 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US9105330B1 (en) 2012-04-17 2015-08-11 Micron Technology, Inc. Memory devices configured to apply different weights to different strings of memory cells coupled to a data line and methods
US9645177B2 (en) 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US8995184B2 (en) 2012-12-06 2015-03-31 Sandisk Technologies Inc. Adaptive operation of multi level cell memory
KR20150047821A (ko) 2013-10-25 2015-05-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN103854700B (zh) * 2014-02-28 2018-05-01 北京兆易创新科技股份有限公司 一种非易失性存储器的擦除方法和装置
US9275730B2 (en) 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
KR20160044923A (ko) * 2014-10-16 2016-04-26 에스케이하이닉스 주식회사 복수의 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR102239868B1 (ko) * 2014-11-28 2021-04-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
EP3295310A4 (en) 2015-05-14 2018-12-26 Adesto Technologies Corporation Concurrent read and reconfigured write operations in a memory device
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9996268B2 (en) 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
KR102530071B1 (ko) * 2016-03-02 2023-05-08 삼성전자주식회사 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그 동작방법
TWI627631B (zh) * 2016-07-18 2018-06-21 旺宏電子股份有限公司 記憶胞的操作方法及其應用
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
KR102696971B1 (ko) 2016-09-06 2024-08-21 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
US10026486B1 (en) * 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
IT201700034719A1 (it) 2017-03-29 2018-09-29 Sk Hynix Inc Metodo per controllare le operazioni di verifica di programmazione di una memoria non volatile e relativo circuito
US10229749B2 (en) 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US11049009B2 (en) 2017-06-12 2021-06-29 Western Digital Technologies, Inc. Identifying memory block write endurance using machine learning
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10877827B2 (en) 2017-09-15 2020-12-29 Pure Storage, Inc. Read voltage optimization
KR102395196B1 (ko) 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10395738B2 (en) 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10381075B2 (en) 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10354729B1 (en) 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US11087849B2 (en) 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming
CN110473581B (zh) 2018-05-09 2020-12-29 建兴储存科技(广州)有限公司 固态储存装置及其相关控制方法
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
TWI655576B (zh) 2018-06-20 2019-04-01 深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
US10607693B2 (en) * 2018-06-29 2020-03-31 Micron Technology, Inc. Misplacement mitigation algorithm
US10803939B2 (en) 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
US10866763B2 (en) 2018-10-30 2020-12-15 Western Digital Technologies, Inc. Dynamic read based on read statistics
US10658047B1 (en) 2018-10-31 2020-05-19 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
KR20200054537A (ko) 2018-11-12 2020-05-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11194473B1 (en) 2019-01-23 2021-12-07 Pure Storage, Inc. Programming frequently read data to low latency portions of a solid-state storage array
US11704178B2 (en) 2019-05-14 2023-07-18 Micron Technology, Inc. Estimating a bit error rate of data stored by a memory subsystem using machine learning
US10892029B1 (en) 2019-07-12 2021-01-12 Micron Technology, Inc. Self-adaptive read voltage adjustment using directional error statistics for memories with time-varying error rates
US11455194B2 (en) * 2019-07-12 2022-09-27 Micron Technology, Inc. Management of unmapped allocation units of a memory sub-system
US11158358B2 (en) 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
US11249679B2 (en) 2019-07-31 2022-02-15 Micron Technology, Inc. Selecting a write operation mode from multiple write operation modes
US11069417B2 (en) 2019-08-27 2021-07-20 Samsung Electronics Co., Ltd. Memory system and method of operating the same
US11024347B2 (en) 2019-10-17 2021-06-01 Marvell Asia Pte, Ltd. Multiple sense amplifier and data path-based pseudo dual port SRAM
US11049541B2 (en) 2019-10-24 2021-06-29 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US10861537B1 (en) * 2019-10-30 2020-12-08 Sandisk Technologies Llc Countermeasures for first read issue
US10950315B1 (en) * 2019-12-16 2021-03-16 Micron Technology, Inc. Preread and read threshold voltage optimization
US11177009B2 (en) 2019-12-30 2021-11-16 Micron Technology, Inc. Multi-state programming of memory cells
US11315633B2 (en) 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells
US11199999B2 (en) * 2020-01-30 2021-12-14 Micron Technology, Inc. Management of write operations in a non-volatile memory device using a variable pre-read voltage level
WO2021176244A1 (en) 2020-03-03 2021-09-10 Micron Technology, Inc. Counter-based sense amplifier method for memory cells
US11139016B1 (en) 2020-04-07 2021-10-05 Micron Technology, Inc. Read refresh operation
KR20210132538A (ko) 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 강유전 소자 및 이를 포함하는 크로스 포인트 어레이 장치
DE112020007189T5 (de) 2020-05-13 2023-04-20 Micron Technology, Inc. Zählerbasierte verfahren und systeme zum zugreifen auf speicherzellen
US11355209B2 (en) * 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell
US11302390B2 (en) 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11139034B1 (en) * 2020-07-15 2021-10-05 Micron Technology, Inc. Data-based polarity write operations
US11295822B2 (en) 2020-08-14 2022-04-05 Micron Technology, Inc. Multi-state programming of memory cells
US11295811B2 (en) * 2020-08-27 2022-04-05 Micron Technology, Inc. Increase of a sense current in memory
US11238945B1 (en) 2020-08-28 2022-02-01 Micron Technology, Inc. Techniques for programming self-selecting memory
US11423988B2 (en) 2020-08-28 2022-08-23 Micron Technology, Inc. Programming techniques for polarity-based memory cells
US11380411B2 (en) * 2020-10-09 2022-07-05 Micron Technology, Inc. Threshold voltage drift tracking systems and methods
US11309023B1 (en) * 2020-11-06 2022-04-19 Micron Technology, Inc. Memory cycling tracking for threshold voltage variation systems and methods
CN114464232A (zh) * 2020-11-09 2022-05-10 西部数据技术公司 用于确定字线与存储器孔短路的全位线感测
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11404130B1 (en) 2021-02-04 2022-08-02 Micron Technology, Inc. Evaluation of background leakage to select write voltage in memory devices
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell

Also Published As

Publication number Publication date
US11367484B1 (en) 2022-06-21
US12106803B2 (en) 2024-10-01
US20220284957A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US12106803B2 (en) Multi-step pre-read for write operations in memory devices
US11404130B1 (en) Evaluation of background leakage to select write voltage in memory devices
US11728005B2 (en) Bipolar read retry
WO2022256168A1 (en) Programming intermediate state to store data in self-selecting memory cells
US11823761B2 (en) Pre-read in opposite polarity to evaluate read margin
US12112801B2 (en) Forward looking algorithm for vertical integrated cross-point array memory
US12131778B2 (en) Triggering of stronger write pulses in a memory device based on prior read operations
US20240012576A1 (en) Toggling known patterns for reading memory cells in a memory device
US12014775B2 (en) Write error counter for media management in a memory device
US20240071491A1 (en) Triggering of stronger write pulses in a memory device based on prior read operations
US20240232095A9 (en) Memory device having cache storing cache data and scrub data
US20230395135A1 (en) Timing for operations in memory device storing bits in memory cell pairs
US20230420025A1 (en) Refresh determination using memory cell patterns
US20230377646A1 (en) Differential subthreshold read of memory cell pair in a memory device
US20240212750A1 (en) Memory device to sense memory cells without bitline precharge
US20230395147A1 (en) Forward-looking determination of read voltage using memory cell patterns
US11527287B1 (en) Drift aware read operations
US20240212744A1 (en) Memory device to precharge bitlines prior to sensing memory cells
US20230386572A1 (en) Wordline boost by charge sharing in a memory device
US20240071476A1 (en) Streaming mode for accessing memory cells in a memory device
US20230207003A1 (en) Refresh of Neighboring Memory Cells Based on Read Status

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination