CN114765126A - 半导体结构的制造方法和半导体结构的制造设备 - Google Patents

半导体结构的制造方法和半导体结构的制造设备 Download PDF

Info

Publication number
CN114765126A
CN114765126A CN202110043371.8A CN202110043371A CN114765126A CN 114765126 A CN114765126 A CN 114765126A CN 202110043371 A CN202110043371 A CN 202110043371A CN 114765126 A CN114765126 A CN 114765126A
Authority
CN
China
Prior art keywords
substrate
chuck
semiconductor structure
plasma ashing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110043371.8A
Other languages
English (en)
Other versions
CN114765126B (zh
Inventor
李世鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110043371.8A priority Critical patent/CN114765126B/zh
Priority to PCT/CN2021/110077 priority patent/WO2022151714A1/zh
Priority to US17/453,850 priority patent/US20220223426A1/en
Publication of CN114765126A publication Critical patent/CN114765126A/zh
Application granted granted Critical
Publication of CN114765126B publication Critical patent/CN114765126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明实施例提供一种半导体结构的制造方法及半导体结构的制造设备，半导体结构的制造方法，包括：提供基底；在所述基底上形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀所述基底；刻蚀所述基底后，采用等离子体灰化机对所述图形化的光刻胶层和刻蚀产生的残留物进行等离子体灰化处理；所述等离子体灰化处理的过程在无氧环境中进行。本发明实施例能够去除半导体结构上的残留物，且不产生新的残留物，进而能提高半导体结构的电性能。

Description

半导体结构的制造方法和半导体结构的制造设备
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制造方法和半导体结构的制造设备。
背景技术
刻蚀是在半导体结构的制造方法中常用的工艺技术。刻蚀是与光刻相联系的图形化处理的一种主要工艺。光刻腐蚀是指先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式腐蚀所需除去的部分。
在刻蚀之后，通常使用干法工艺和湿法工艺的组合来去除光刻胶和氧化层等残留物。例如，首先使用氧等离子体灰化，然后在高温下使用有机溶剂进行湿化学清洁。然而在现有的去除工艺中，残留物不易得到彻底的去除，且还易产生新的残留物，从而影响半导体结构的性能。
发明内容
本发明实施例提供一种半导体结构的制造方法和半导体结构的制造设备，以保证将残留物彻底去除，且不产生新的残留物，从而提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：提供基底；在所述基底上形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀所述基底；刻蚀所述基底后，采用等离子体灰化机对所述图形化的光刻胶层和刻蚀产生的残留物进行等离子体灰化处理；所述等离子体灰化处理的过程在无氧环境中进行。
另外，所述等离子体灰化机包括卡盘和至少三个支撑柱；所述卡盘用于提供热源；所述支撑柱位于所述卡盘上，所述支撑柱用于承载所述基底，并使所述基底与所述卡盘脱离。
另外，在进行所述等离子体灰化处理的过程中，通入反应气体，所述反应气体包括H2N2或NH3。
另外，H2N2的流量为3000～10000sccm；NH3的流量为1000～10000sccm。
另外，在进行所述等离子体灰化处理的过程中，所述反应气体还包括N2。
另外，在进行所述等离子体灰化处理的过程中，腔室压力在50～2000mtorr范围内。
另外，在所述卡盘提供热源的过程中，所述基底的温度变化过程包括升温阶段和恒温阶段；在所述升温阶段，所述支撑柱在垂直于所述卡盘上表面的方向上的高度逐渐降低；在所述恒温阶段，所述支撑柱在垂直于所述卡盘上表面的方向上的高度保持不变；且所述支撑柱在所述升温阶段的高度大于在所述恒温阶段的高度。
另外，在所述升温阶段，所述基底的升温速率为5℃/秒-20℃/秒。
另外，所述支撑柱在垂直于所述卡盘上表面的方向上的高度为3mm～20mm。
另外，多个所述支撑柱到所述卡盘中心轴线的距离相等。
另外，所述支撑柱的材料包括陶瓷。
另外，在进行所述等离子体灰化处理后，通入SO3气体对所述基底进行处理。
另外，所述基底包括第一金属层、第一介质层和第二介质层，所述第一金属层位于所述第一介质层内；所述第二介质层位于所述第一介质层上，并将所述第一金属层覆盖；以所述图形化的光刻胶层为掩膜刻蚀所述基底，具体包括：以所述图形化的光刻胶层为掩膜刻蚀所述第二介质层，以露出所述第一金属层；在进行所述等离子体灰化处理后，还包括：在所述第一金属层上形成第二金属层。
本发明实施例还提供一种半导体结构的制造设备，适于对半导体结构上的残留物进行等离子体灰化处理，所述半导体结构包括基底，其特征在于，包括：卡盘和至少三个支撑柱；所述卡盘用于提供热源；所述支撑柱位于所述卡盘上，所述支撑柱位于所述卡盘上，所述支撑柱用于承载所述基底，并使所述基底与所述卡盘脱离。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：本实施例中，在无氧环境下对光刻胶以及残留的杂质进行灰化处理，能够使得氧化层得到较为彻底的去除，且不会产生新的氧化物杂质。
另外，支撑柱用于承载所述基底，并使所述基底与所述卡盘脱离。即支撑柱能够避免卡盘与基底的直接接触，从而降低基底的升温速率，降低金属层表面的氧化能力，避免生成额外的氧化层进而阻绝金属导电能力，且降低氧化层中的氧原子朝向第一金属层扩散的程度，使得半导体结构的具有良好的电性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1-图3为一种半导体结构的制造方法中各步骤对应的结构示意图；
图4-图6为本发明第一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图；
图7为本发明第一实施例提供的等离子体灰化处理的示意图；
图8为本发明第一实施例提供的卡盘和支撑柱的结构示意图。
具体实施方式
由背景技术可知，在去除刻蚀产生的残留物的工艺中，残留物不易得到彻底的去除，且还易产生新的残留物，从而影响半导体结构的质量。
图1-图3为一种半导体结构制造方法中各步骤的结构示意图。具体地，参考图1，提供基底44，基底44包括第一介质层42、位于相邻第一介质层42之间的第一金属层41，以及位于第一金属层41和第一介质层42上的第二介质层43；在第二介质层43上形成图形化的光刻胶层46。参考图2，以图形化的光刻胶层46(参考图1)为掩膜刻蚀第二介质层43，形成位于第二介质层43内的通孔47；在刻蚀的过程中，由于温度、刻蚀试剂以及腔室气氛等因素的影响，第一金属层41的表面容易产生第一氧化层48a。参考图3，去除图形化的光刻胶层46；在去除图形化的光刻胶层46的过程中，通常使用氧等离子体灰化技术，而氧气会进一步加剧氧化反应，第一氧化层48a不仅得不到彻底的去除，还会进一步增厚，从而转化为第二氧化层48；另外，氧气还会氧化光刻胶中不可灰化的残留物，从而形成更难去除的杂质层45，杂质层45会对半导体结构的性能造成不良影响；去除图形化的光刻胶层46(参考图1)后，形成填充通孔47(参考图2)的第二金属层49，由于第二氧化层48具有较大的电阻，这会导致第一金属层41与第二金属层49的串联电阻增大。电阻增大会导致半导体结构的运行速率变慢、电性能降低。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：刻蚀基底后，采用等离子体灰化机对图形化的光刻胶和刻蚀产生的残留物进行等离子体灰化处理；等离子体灰化处理的过程在无氧环境中进行。在无氧环境中，等离子体灰化处理不仅可以去除原有氧化层，还能避免产生新的残留物，从而能够保证半导体结构具有良好的电性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图4-图8为本发明第一实施例提供的半导体结构的制造方法，以下将结合附图进行具体说明。
参考图4，提供基底14。基底14中可以包括隔离层和导电层，隔离结构用于隔离多个导电层。本实施例中，基底14包括第一金属层11、第一介质层12和第二介质层13，第一金属层11位于第一介质层12内；第二介质层13位于第一介质层12上，并将第一金属层11覆盖。第一介质层12和第二介质层13为隔离层，用于限定第一金属层11以及后续形成的第二金属层。
本实施例中，第一介质层12的材料为绝缘材料，例如二氧化硅。在其他实施例中，第一介质层的材料还可以为氮化硅、氮碳化硅或氮氧化硅。
本实施例中，第一金属层11的材料具有较低的电阻率，例如铜。在其他实施例中，第一金属层的材料还可以为钨、钽或钛。
本实施例中，第二介质层13的材料为绝缘材料，例如二氧化硅。在其他实施例中，第二介质层的材料还可以为氮化硅、氮碳化硅或氮氧化硅。
在基底14上形成图形化的光刻胶层16。具体的，在基底14上涂敷一层光刻胶层，对光刻胶层进行曝光处理。可以采用溶剂对曝光处理后的光刻胶层进行处理，从而去除部分光刻胶，以形成图形化的光刻胶层16。
参考图5，以图形化的光刻胶层16为掩膜刻蚀基底14。
具体地，本实施例中，以图形化的光刻胶层16为掩膜刻蚀第二介质层13，形成位于第二介质层13内的通孔17，以露出第一金属层11。
本实施例中，采用干法刻蚀去除部分第二介质层13，刻蚀气体可以为四氟化碳、三氟甲烷以及氧气。由于上述刻蚀气体具有氧化性，可能会在第一金属层11上产生氧化层15等残留物。在其他实施例中，也可以采用湿法刻蚀去除部分第二介质层。
结合参考图6-图8，采用等离子体灰化机对图形化的光刻胶层16(参考图5)和刻蚀产生的残留物进行等离子体灰化处理，等离子体灰化处理的过程在无氧环境中进行。
无氧环境下的等离子体灰化处理能够避免氧化层15(参考图5)进一步增厚，还能够将氧化层15彻底去除，从而保证半导体结构具有较低的电阻。另外，在无氧环境下，光刻胶中难以灰化的物质也不会被氧化，通过后续的清洗工艺，这些难以灰化的物质可以被彻底去除。
在进行等离子体灰化处理的过程中，通入反应气体23，反应气体23包括H2N2或NH3。H2N2或NH3具有一定的还原性，能够进一步去除第一金属层11上残留的氧化物，还能够避免第一金属层11上产生新的氧化物。另外，H2N2或NH3的腐蚀性较小，不会对第一介质层12以及第二介质层13造成较大的损伤。
在一个例子中，H2N2的流量为3000sccm～10000sccm，例如可以为4000sccm、5000sccm或8000sccm。H2N2的流量在上述范围内，可以在一定程度上缩短工艺时间，还能够避免对半导体结构造成损伤。
在另一个例子中，NH3的流量为1000sccm～10000sccm。例如可以为2000sccm、4000sccm或7000sccm。NH3的流量在上述范围内，可以在一定程度上缩短工艺时间，还能够避免对半导体结构造成损伤。
本实施例中，在进行等离子体灰化处理的过程中，反应气体23还包括氮气。氮气作为不活泼气体，在一定程度上可以提高半导体结构的硬度和耐磨性。另外，氮气产生的等离子体对半导体结构表面的轰击力度较大，因此氮气还可以提高灰化的效果，从而增加半导体结构的清洁度。
在进行等离子体灰化处理的过程中，腔室温度较低，且在50°～250°范围内，比如可以为100℃、110℃、120℃、150℃或200℃。可以理解的是，若腔室温度较高，氧化层15(参考图5)中的氧原子具有较大的活性，在未将氧化层15灰化完全之前，氧化层15中的氧原子可能朝向第一金属层11中扩散。若第一金属层11中的氧原子含量增加，则会增大第一金属层11的电阻，进而降低半导体结构的运行速率。若腔室温度过低，则可能会增加等离子体灰化处理的时间。而腔室温度在上述范围内，可以降低氧化层15中氧原子扩散的概率，还能够使等离子体灰化处理的时间保持在合理范围内。
在一个例子中，在进行等离子体灰化处理的过程中，腔室压力在50～2000mtorr范围内。比如可以为100mtorr、500mtorr、1000mtorr。腔室压力在上述范围内，可以提高灰化处理的效率，越低压环境下，越能避免金属表面被氧化。
在一个例子中，在进行等离子体灰化处理的过程中，射频功率为1000W～5000W，比如可以为2000W、3000W或4000W。射频功率在上述范围内，可以增大等离子体的能量，从而提高对光刻胶以及氧化物的灰化程度。
图7为等离子体灰化处理的示意图，图8为卡盘和支撑柱的结构示意图，图8(a)为卡盘和支撑柱的俯视图，图8(b)为支撑柱的俯视图，图8(c)为支撑柱的正视图。结合参考图7和图8，等离子体灰化机包括卡盘22和至少三个支撑柱21；卡盘22用于提供热源，支撑柱21用于承载基底14，并使基底14与卡盘22脱离。
即支撑柱21将基底14顶起，能够避免基底14与卡盘22的直接接触，从而能够降低基底14的加热速度。较低的升温速度能够降低氧化层15(参考图5)中氧原子的扩散程度，从而避免对第一金属层11(参考图5)的导电性产生较大的影响。
在卡盘22提供热源的过程中，基底14的温度变化过程包括升温阶段和恒温阶段。值得注意的是，在升温阶段会同时对氧化层15(参考图5)以及图形化的光刻胶层16(参考图5)进行灰化处理，且在升温阶段结束时，大部分的氧化层15被去除；在恒温阶段，主要对剩余的图形化的光刻胶层16进行灰化处理。
分阶段控制氧化层15(参考图5)以及图形化的光刻胶层16(参考图5)的去除过程的主要原因在于：在较低的温度下，氧化层15中的氧原子的扩散速度较慢，对第一金属层11的电阻影响较小；在升温阶段时，基底14的温度较低，因此，在该阶段内将大部分的氧化层15去除，能够避免后续恒温阶段时，氧原子发生剧烈扩散。在恒温阶段，基底14的温度较高，如此可以加快图形化的光刻胶层16的去除速度，进而缩短工艺时间。
支撑柱21在升温阶段的高度大于在恒温阶段的高度。可以理解的是，支撑柱21在升温阶段的高度较高，则可以降低基底14所接受的热量，进而降低氧原子扩散的几率；支撑柱21在恒温阶段的高度较低，则可以增大基底14所接受到的热量，从而保证基底14具有较高的温度，以加快图形化的光刻胶层16的灰化过程，提高效率，降低成本。
进一步地，在升温阶段，支撑柱21在垂直于卡盘22上表面的方向上的高度逐渐降低；在恒温阶段，支撑柱21在垂直于卡盘22上表面的方向上的高度保持不变。主要原因在于：在升温阶段初期，即卡盘22刚开始提供热源时，基底14的温度变化程度较大；随着卡盘22不断供热，基底14的温度变化程度慢慢减小；因此，在升温阶段初期，支撑柱21具有较高的高度，能够减小基底14的温度变化程度；随时温度不断升高，支撑柱21的高度逐渐降低，能够保证基底14能够较快地达到预设温度下，进而缩短光刻胶的等离子体灰化处理的时间。
在升温阶段，基底14的升温速率为5℃/秒-20℃/秒，具体可以为8℃/秒、12℃/秒或18℃/秒。升温速率在上述范围内，可以降低氧原子的扩散程度，并保证氧化层15能够较为彻底的去除。
此外，支撑柱21在垂直于卡盘22上表面的方向上的高度可以为3mm～20mm，具体可以为8mm、12mm或18mm。支撑柱21的高度在上述范围内，可以保证基底14能够具有较合适的加热速度，从而能够降低氧化层15中氧原子的扩散速率，也能够合理的控制等离子体灰化处理的时间。
在其他实施例中，支撑柱的高度也可以保持不变。
本实施例中，具有四个支撑柱21，四个支撑柱21能够提高基底14放置的稳定性。在其他实施例中，还可以具有三个或四个以上的支撑柱。
另外，多个支撑柱21到卡盘22中心轴线的距离可以相等。如此，将基底14放置在支撑柱21上后，基底14能够受到较为均匀的作用力，从而提高基底14的稳定性。
本实施例中，支撑柱21可以由多个依次嵌套的套杆组成；套杆拉伸，则支撑柱21的高度提高；套杆收缩，则支撑柱21的高度降低。在其他实施例中，也可以在支撑柱的内部设置顶杆，顶杆的伸缩可以控制支撑柱的升高或降低。
本实施例中，支撑柱21的材料为陶瓷。陶瓷的导热系数较小，能够避免卡盘22通过支撑柱21将热量迅速传递给基底14，如此，能够降低基底14的升温速率，以降低氧原子的扩散速率，从而避免增大第一金属层11的电阻。在其他实施例中，支撑柱的材料还可以为导热率较低的金属。
参考图6，在进行等离子体灰化处理后，通入SO3气体对基底14进行处理。SO3气体具有较强的氧化性，能够进一步去除有机物等杂质。
SO3气体为无水气体，且在通气的过程中，腔室的温度较低。低温下的无水SO3气体很难氧化第一金属层11，因此，上述处理过程不会产生新的氧化物杂质，也不会对的第一金属层11的电性能造成不良影响。
采用稀释的过氧化硫和氢氟酸的混合溶液(DSP，dilute sulfuric-peroxide-HF)，以及稀释的氢氟酸溶液(DHF，dilute HF)对半导体结构进行清洗。上述溶液能够进一步去除氧化物和无机物等杂质。
在DSP溶液中，H2O2的质量浓度为1～5wt％；H2SO4的质量浓度为1～10wt％；HF的质量浓度为0.01～0.08wt％。各组分浓度在上述范围内，可以使得杂质能够被彻底的去除，还能够避免对半导体结构造成损伤。
在DHF溶液中，HF:H2O＝1:100～1:2000。各组分浓度在上述范围内，可以提高半导体结构的清洁度，还能够避免对半导体结构造成损伤。
值得注意的是，由于本实施例中不采用氢氧化铵和过氧化氢的混合溶液(APM，Ammonia Peroxide Mix)，因此，不会对第一金属层11和第二金属层19造成损伤。
在第一金属层11上形成第二金属层19，第二金属层19还填充满通孔17(参考图5)。
由于第一金属层11表面的氧化层15去除的较为彻底，因此第一金属层11与第二金属层19具有较低的串联电阻，半导体结构的电性能较好。
第一金属层11的材料包括铜、钨、钛、金、钽或银等低电阻金属，从而能降低半导体结构的电阻，提高半导体结构的运行效率。
综上所述，本实施例中，在无氧环境下对图形化的光刻胶层16以及残留的氧化层15等杂质进行灰化处理，能够使得氧化层15得到较为彻底的去除，且不产生新的残留物。另外，采用支撑柱21将基底14顶起，能够避免卡盘22与基底14的直接接触，从而降低基底14的升温速率，避免氧化层15中的氧原子朝向第一金属层11中扩散，进而影响半导体结构的电性能。
本发明第二实施例提供一种半导体结构的制造设备，半导体结构的制造设备适于对半导体结构上的残留物进行等离子体灰化处理。图7-图8为本实施例提供的示意图，参考图7-图8，半导体结构包括基底14，半导体结构的制造设备包括：卡盘22和至少三个支撑柱21；卡盘22用于提供热源，支撑柱21用于承载基底14，并使基底14与卡盘22脱离。
本实施例与第一实施例相同或相似的部分，请参考第一实施例，在此不再赘述。
参考图7-图8，即支撑柱21将基底14顶起，能够避免基底14与卡盘22的直接接触，从而能够降低基底14的加热速度。较低的升温速度能够降低氧化层15(参考图5)中氧原子的扩散程度，从而避免对第一金属层11(参考图5)的导电性产生较大的影响。
进一步地，在卡盘22提供热源的过程中，基底14的温度变化过程包括升温阶段和恒温阶段。值得注意的是，在升温阶段会同时对氧化层15以及图形化的光刻胶层16(参考图5)进行灰化处理，且在升温阶段结束时，氧化层15会得到较为彻底的去除；在恒温阶段，主要对剩余的图形化的光刻胶层16进行灰化。
分阶段控制氧化层15以及图形化的光刻胶层16的去除过程的主要原因在于：在较低的温度下，氧化层15中的氧原子的扩散速度较慢，对第一金属层11的电阻影响较小；在升温阶段时，基底14的温度较低，因此，在该阶段内将氧化层15完全去除，能够避免后续恒温阶段时，氧原子发生剧烈扩散。在恒温阶段，基底14的温度较高，如此可以加快图形化的光刻胶层16的去除速度，进而缩短工艺时间。
支撑柱21在升温阶段的高度大于在恒温阶段的高度。可以理解的是，支撑柱21在升温阶段的高度较高，则可以降低基底14所接受的热量，进而降低氧原子扩散的几率；支撑柱21在恒温阶段的高度较低，则可以增大基底14所接受到的热量，从而保证基底14具有较高的温度，以加快图形化的光刻胶层16的灰化过程。
进一步地，在升温阶段，支撑柱21在垂直于卡盘22上表面的方向上的高度逐渐降低；在恒温阶段，支撑柱21在垂直于卡盘22上表面的方向上的高度保持不变。主要原因在于：在升温阶段初期，即卡盘22刚开始提供热源时，基底14的温度变化程度较大；随着卡盘22不断供热，基底14的温度变化程度慢慢减小；因此，在升温阶段初期，支撑柱21具有较高的高度，能够减小基底14的温度变化程度；随时温度不断升高，支撑柱21的高度逐渐降低，能够保证基底14能够较快地达到预设温度下，进而缩短光刻胶的等离子体灰化处理的时间。
在升温阶段，基底14的升温速率为5℃/秒-20℃/秒。升温速率在上述范围内，可以降低氧原子的扩散程度，并保证氧化层15能够较为彻底的去除。
此外，支撑柱21在垂直于卡盘22上表面的方向上的高度可以为3mm～20mm。支撑柱21的高度在上述范围内，可以保证基底14能够具有较合适的加热速度，从而能够降低氧化层15中氧原子的扩散速率，也能够合理的控制等离子体灰化处理的时间。
在其他实施例中，支撑柱的高度也可以保持不变。
本实施例中，具有四个支撑柱21，四个支撑柱21能够提高基底14放置的稳定性。在其他实施例中，还可以具有三个或四个以上的支撑柱。
另外，多个支撑柱21到卡盘22中心轴线的距离可以相等。如此，将基底14放置在支撑柱21上后，基底14能够受到较为均匀的作用力，从而提高基底14的稳定性。
本实施例中，支撑柱21可以由多个依次嵌套的套杆组成；套杆拉伸，则支撑柱21的高度提高；套杆收缩，则支撑柱21的高度降低。在其他实施例中，也可以在支撑柱的内部设置顶杆，顶杆的伸缩可以控制支撑柱的升高或降低。
本实施例中，支撑柱21的材料为陶瓷。陶瓷的导热系数较小，能够避免卡盘22通过支撑柱21将热量迅速传递给基底14，如此，能够降低基底14的升温速率，以降低氧原子的扩散速率，从而避免增大第一金属层11的电阻。在其他实施例中，支撑柱的材料还可以为导热率较低的金属。
综上所述，本实施例中半导体结构的制造设备包括卡盘22以及位于卡盘22上的多个支撑柱21，多个支撑柱21可以支撑基底14，以避免基底14与卡盘22的直接接触，从而降低基底14的受热程度，降低基底14上氧原子等杂质原子的扩散程度，从而保证半导体结构具有良好的电性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜刻蚀所述基底；
刻蚀所述基底后，采用等离子体灰化机对所述图形化的光刻胶层和刻蚀产生的残留物进行等离子体灰化处理；
所述等离子体灰化处理的过程在无氧环境中进行。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述等离子体灰化机包括卡盘和至少三个支撑柱；所述卡盘用于提供热源；所述支撑柱位于所述卡盘上，所述支撑柱用于承载所述基底，并使所述基底与所述卡盘脱离。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，在进行所述等离子体灰化处理的过程中，通入反应气体，所述反应气体包括H2N2或NH3。
4.根据权利要求3所述的半导体结构的制造方法，其特征在于，H2N2的流量为3000sccm～10000sccm；NH3的流量为1000sccm～10000sccm。
5.根据权利要求3所述的半导体结构的制造方法，其特征在于，所述反应气体还包括N2。
6.根据权利要求2所述的半导体结构的制造方法，其特征在于，在进行所述等离子体灰化处理的过程中，腔室温度在50°～250°范围内。
7.根据权利要求2所述的半导体结构的制造方法，其特征在于，在进行所述等离子体灰化处理的过程中，腔室压力在50mtorr～2000mtorr范围内。
8.根据权利要求2所述的半导体结构的制造方法，其特征在于，在所述卡盘提供热源的过程中，所述基底的温度变化过程包括升温阶段和恒温阶段；在所述升温阶段，所述支撑柱在垂直于所述卡盘上表面的方向上的高度逐渐降低；在所述恒温阶段，所述支撑柱在垂直于所述卡盘上表面的方向上的高度保持不变；且所述支撑柱在所述升温阶段的高度大于在所述恒温阶段的高度。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，在所述升温阶段，所述基底的升温速率为5℃/秒-20℃/秒。
10.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述支撑柱在垂直于所述卡盘上表面的方向上的高度为3mm～20mm。
11.根据权利要求2所述的半导体结构的制造方法，其特征在于，多个所述支撑柱到所述卡盘中心轴线的距离相等。
12.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述支撑柱的材料包括陶瓷。
13.根据权利要求2所述的半导体结构的制造方法，其特征在于，在进行所述等离子体灰化处理后，通入SO3气体对所述基底进行处理。
14.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述基底包括第一金属层、第一介质层和第二介质层，所述第一金属层位于所述第一介质层内；所述第二介质层位于所述第一介质层上，并将所述第一金属层覆盖；以所述图形化的光刻胶层为掩膜刻蚀所述基底，具体包括：以所述图形化的光刻胶层为掩膜刻蚀所述第二介质层，以露出所述第一金属层；在进行所述等离子体灰化处理后，还包括：在所述第一金属层上形成第二金属层。
15.一种半导体结构的制造设备，适于对半导体结构上的残留物进行等离子体灰化处理，所述半导体结构包括基底，其特征在于，包括：卡盘和至少三个支撑柱；所述卡盘用于提供热源；所述支撑柱位于所述卡盘上，所述支撑柱用于承载所述基底，并使所述基底与所述卡盘脱离。
CN202110043371.8A 2021-01-13 2021-01-13 半导体结构的制造方法和半导体结构的制造设备 Active CN114765126B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110043371.8A CN114765126B (zh) 2021-01-13 2021-01-13 半导体结构的制造方法和半导体结构的制造设备
PCT/CN2021/110077 WO2022151714A1 (zh) 2021-01-13 2021-08-02 半导体结构的制造方法和半导体结构的制造设备
US17/453,850 US20220223426A1 (en) 2021-01-13 2021-11-07 Semiconductor structure manufacturing method and semiconductor structure manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110043371.8A CN114765126B (zh) 2021-01-13 2021-01-13 半导体结构的制造方法和半导体结构的制造设备

Publications (2)

Publication Number Publication Date
CN114765126A true CN114765126A (zh) 2022-07-19
CN114765126B CN114765126B (zh) 2023-11-17

Family

ID=82363770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110043371.8A Active CN114765126B (zh) 2021-01-13 2021-01-13 半导体结构的制造方法和半导体结构的制造设备

Country Status (2)

Country Link
CN (1) CN114765126B (zh)
WO (1) WO2022151714A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682350A (zh) * 2002-09-10 2005-10-12 亚舍立技术有限公司 利用固定温度的卡盘以可变温度的工艺加热衬底的方法
CN101295145A (zh) * 2007-04-19 2008-10-29 应用材料公司 用水蒸汽和稀释气体增强的氢灰化
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044178A (ja) * 1999-07-30 2001-02-16 Matsushita Electronics Industry Corp 基板処理方法および基板処理装置
JP2004047513A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 静電吸着構造および静電吸着方法ならびにプラズマ処理装置およびプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682350A (zh) * 2002-09-10 2005-10-12 亚舍立技术有限公司 利用固定温度的卡盘以可变温度的工艺加热衬底的方法
CN101295145A (zh) * 2007-04-19 2008-10-29 应用材料公司 用水蒸汽和稀释气体增强的氢灰化
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法

Also Published As

Publication number Publication date
WO2022151714A1 (zh) 2022-07-21
CN114765126B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US6417080B1 (en) Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
CN100414684C (zh) 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法
KR20160084314A (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
JP2013513948A (ja) ｌｏｗ−ｋ誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法
JP2010245512A (ja) 基板のエッチング方法及びシステム
JP2004087960A (ja) 半導体装置の製造方法
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
KR100441328B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
CN100468652C (zh) 在半导体基底的金属结构表面去除残余物的方法
JP3728165B2 (ja) イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
CN113284797B (zh) 半导体存储器的制作方法
CN114765126B (zh) 半导体结构的制造方法和半导体结构的制造设备
CN101290880B (zh) 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法
US20220223426A1 (en) Semiconductor structure manufacturing method and semiconductor structure manufacturing device
CN111952164A (zh) 一种基于mos管底层去除光阻的方法
JP2001015504A (ja) 半導体装置の製造方法
CN113889405A (zh) 半导体结构的处理方法及形成方法
KR20060025349A (ko) 반도체 자연산화막 제거방법
JP6372436B2 (ja) 半導体装置の作製方法
KR100607800B1 (ko) 반도체 소자 제조 방법
US7056780B2 (en) Etching metal silicides and germanides
KR20030000626A (ko) 반도체 소자의 콘택홀 제조방법
CN112086335A (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant