CN114755563A - 射频封装芯片的测试系统及方法 - Google Patents

Abstract

本申请提供一种射频封装芯片测试系统及方法，所述系统包括：待测射频封装芯片、印刷电路板、多个射频探针以及微波测试装置。待测射频封装芯片固定设置于印刷电路板上，各射频探针的一端分别连接至待测射频封装芯片的一个射频端口；各探针的另一端均连接至微波测试装置；微波测试装置通过各探针获取待测射频封装芯片的芯片数据，并根据芯片数据得到待测射频封装芯片的测试结果。通过射频探针测试所得到的封装芯片的测试结果接触可重复性好，可以最大限度的减小其他方式如线缆连接器等过大损耗带来的不确定性，并且射频探针的失真和能量损耗最小，从而使得到的待测射频封装芯片的测试结果更准确。

Description

射频封装芯片的测试系统及方法

技术领域

本申请涉及测试领域，具体而言，涉及一种射频封装芯片的测试系统及方法。

背景技术

随着半导体技术的进步和信息产业的飞速发展，射频封装芯片的应用越来越广泛，射频封装芯片的测试是射频封装芯片研发过程中不可或缺的一个环节，因此，设计时对芯片参数的测量越来越关注，不仅芯片的设计者需要知道如何精准的测量出芯片的参数，芯片的使用者也需要能够得到较为准确的参数。

现有技术中，射频封装芯片的测试通过采用芯片验证板结合连接器以及测试仪器和微波测试夹具来进行。具体的，利用微波测试夹具实现非同轴接头向同轴接头的过渡，将待测芯片的数据传输至测试仪器。在测试仪器中通过去嵌入算法消除连接器等所带来的影响，以修正微波测试夹具的测试误差，从而得到待测芯片的测试结果。

但是，现有技术的方法难以解决微波测试夹具所带来的不确定性，导致待测芯片的测试结果的准确度难以保证。

因此，如何保证射频芯片测试结果的准确性，是亟待解决的问题。

发明内容

本申请的目的在于，针对上述现有技术中的不足，提供一种射频封装测试系统及方法，提高流射频封装芯片的测试结果的准确性。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种射频封装测试系统，所述系统包括：待测射频封装芯片、印刷电路板、多个射频探针以及微波测试装置；

所述待测射频封装芯片固定设置于所述印刷电路板上；

各所述射频探针的一端分别连接至所述待测射频封装芯片的一个射频端口；

各所述射频探针的另一端均连接至所述微波测试装置；

所述微波测试装置通过各所述射频探针获取所述待测射频封装芯片的芯片数据，并根据所述芯片数据得到所述待测射频封装芯片的测试结果。

可选的，所述系统还包括：与所述待测射频封装芯片的射频端口一一对应的微带线；

各所述微带线的一端分别连接至对应的射频端口，各所述微带线的另一端分别与各所述射频探针连接，各所述射频探针通过所述微带线连接至所述射频端口。

可选的，所述系统还包括：至少一个探针座；

各所述射频探针的另一端通过所述探针座连接至所述微波测试装置。

可选的，所述系统还包括：设置于所述探针座内的反极性公头接口；

各所述射频探针的另一端连接至所述反极性公头接口的一端，所述反极性公头接口的另一端连接至所述微波测试装置。

可选的，所述微波测试装置系统还包括：射频电缆；

所述反极性公头接口的另一端通过所述射频电缆连接至所述微波测试装置。

可选的，所述印刷电路板上设置有供电控制单元；

所述供电控制单元用于向所述印刷电路板上的所述待射频封装芯片供电。

可选的，所述供电控制单元包括：电源接口以及控制开关；

所述电源接口用于接入外部电源，所述控制开关用于控制的所述电源接口的供电。

可选的，所述多个射频探针包括：第一射频探针和第二射频探针；

所述第一射频探针的一端连接至所述待测射频封装芯片的第一射频端口，所述第二射频探针的一端连接至所述待测射频封装芯片的第二射频端口；

所述第一射频探针的另一端以及所述第二射频探针的另一端均连接至所述微波测试装置。

第二方面，本申请实施例还提供了一种射频封装芯片测试方法，应用于第一方面提供的射频封装芯片测试系统中的微波测试装置中，所述方法包括：

获取目标测试参数项；

通过所述射频封装芯片测试系统中的射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据；

根据所述目标测试参数项，从所述射频封装芯片的芯片数据中读取目标芯片数据，并对所述目标芯片数据进行分析处理，得到所述待测射频封装芯片的测试结果。

可选的，所述通过射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据，包括：

根据所述目标测试参数项，通过所述射频探针向所述待测射频封装芯片发送测试信号；

通过所述射频探针获取待测射频封装芯片基于所述测试信号所形成的芯片数据。

第三方面，本申请实施例还提供了一种射频封装芯片测试装置，所述装置包括：

获取模块，用于获取目标测试参数项；

获取模块，用于通过所述射频封装芯片测试系统中的射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据；

读取模块，用于根据所述目标测试参数项，从所述射频封装芯片的芯片数据中读取目标芯片数据，并对所述目标芯片数据进行分析处理，得到所述待测射频封装芯片的测试结果。

可选的，获取模块，具体用于：

根据所述目标测试参数项，通过所述射频探针向所述待测射频封装芯片发送测试信号；

通过所述射频探针获取待测射频封装芯片基于所述测试信号所形成的芯片数据。

第四方面，本申请实施例还提供了一种电子设备，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当应用程序运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行上述第二方面所述的射频封装芯片测试方法的步骤。

第五方面，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被读取并执行上述第二方面所述的射频封装芯片测试方法的步骤。

本申请的有益效果是：

本申请提供的一种射频封装芯片测试系统、方法、装置、电子设备及存储介质，通过将待测射频封装芯片固定设置于印刷电路板上，各射频探针的一端分别连接至待测射频封装芯片的一个射频端口；各射频探针的另一端均连接至微波测试装置；微波测试装置通过各射频探针获取待测射频封装芯片的芯片数据，并根据芯片数据得到待测射频封装芯片的测试结果。通过射频探针测试所得到的封装芯片的测试结果接触可重复性好，可以最大限度的减小其他方式如连接器等过大损耗带来的不确定性，并且射频探针的失真和能量损耗最小，从而使得得到的待测射频封装芯片的测试结果更准确。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种射频封装芯片测试系统的示意图；

图2为本申请实施例提供的另一种射频封装芯片测试系统的示意图；

图3为本申请实施例提供的一种印刷电路板的示意图；

图4为本申请实施例提供的一种射频封装测试方法的流程示意图；

图5为本申请实施例提供的一种射频封装测试方法的装置示意图；

图6为本申请实施例提供的一种电子设备的结构框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。

另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例中将会用到术语“包括”，用于指出其后所声明的特征的存在，但并不排除增加其它的特征。

现有的射频封装芯片的测试通常采用芯片验证板结合连接器以及测试仪器和微波测试夹具来进行。由于测试仪器的输入输出端口都为同轴接头，而待测的封装芯片的输入输出端口可能是其他形式，则，待测的封装芯片不能直接与测试仪器的输入输出端口的同轴接头连接，需要借助微波测试夹具来实现非同轴向同轴的过渡，从而实现测试仪器的输入输出端口与待测封装芯片的输入输出端口的连接，将待测封装芯片的数据传输至测试仪器中。

但是，现有技术中需要先将测试仪器测量端口校准到芯片验证板的连接器端口，之后对包括连接器、待测封装芯片扇出的微带线以及待测芯片的验证板进行测试，测试过程中需要通过去嵌入算法消除连接器、微带线等影响，从而修正微波测试夹具的测试误差，最终得到待测封装芯片的测试结果。但是这种测试结果与待测封装芯片的实际性能会有误差，因为引入的测试夹具的不确定性会改变待测封装芯片的频率响应，且随着频率的升高，这种不确定的影响也会越大，而去嵌入算法也很难消除这些不确定性的影响，所以根据现有技术测试得到的待测封装芯片的测试结果难以正确反映待测封装芯片的性能指标，这种测试方法适合一些对测试精度要求不高的场合，例如芯片量产等，但是对于测试精度要求高的场合并不适合。

对于现有技术中的封装芯片的测试方法，一些芯片的封装形式受到测试夹具材料、物理尺寸等限制，无法修正测试夹具引入的失配误差，测试夹具的制作一致性受加工工艺的限制，难以获取测试夹具准确的参数，从而影响去嵌入算法的准确性，而且随着测试频率的升高，待测封装芯片的性能测试收到测试夹具的影响较大，最终导致无法真实的反应待测封装芯片的性能指标。

为解决上述问题，本申请提出一种频封装芯片测试系统，待测射频封装芯片通过探针与微波测试装置连接，微波测试装置通过探针获取到待测封装芯片的芯片数据，得到待测射频封装芯片的测试结果。

图1为本申请实施例提供的一种射频封装芯片测试系统的示意图，如图1所示，该测试系统可以包括待测射频封装芯片10、印刷电路板11(Printed-circuit-board，简称PCB)、多个射频探针12以及微波测试装置13。

参照图1，该待测射频封装芯片10固定设置于该印刷电路板11上，具体地可以通过倒装焊接的方式将待测射频封装芯片10焊接至印刷电路板11上，或者也可以使用在印刷电路板11上设置安装槽，将待测射频封装芯片10直接安装至印刷电路板11上对应的安装槽中，其中，待测射频封装芯片10可以为滤波器、倍频器、分频器、衰减器以及功分器等，本申请可以适用于各种射频封装芯片的测试，对于射频封装芯片的具体形式不做限定。

继续参照图1，该系统中可以包括多个射频探针12，该待测射频封装芯片10可以包括一个或多个输入射频端口，还可以包括一个或多个输出射频端口，各射频探针12的一端分别连接至待测射频封装芯片10的一个射频端口。一种可选方式中，每个输入射频端口可以分别对应连接一根射频探针12，每个输出射频端口也可以分别对应连接一根射频探针12，则，各射频探针12可以与待测射频封装芯片10的射频端口一一对应，每根射频探针12的一端分别与待测射频封装芯片10的一个射频端口进行电连接。另一种可选方式中，每个输入射频端口可以连接多个射频探针12，每个输出射频端口也可以连接多个射频探针12，则，多个射频探针12可以同时与待测射频封装芯片10的一个射频端口进行电连接。

为便于理解，图1中以两个射频探针连接待测射频封装芯片的两个射频端口为例进行示例，应理解，这并不是对于本申请的限制。

示例性的，射频探针12可以使用接地-信号-接地(ground-signal-ground，简称GSG)射频射频探针，射频探针12的类型可以包括悬臂探针和垂直探针。

继续参照图1，每根射频探针12的另一端均连接至微波测试装置13中，其中，微波测试装置13可以是无线综测仪、信号频谱分析仪、功率计、信号发生器以及网络分析仪等测试装置。

可选的，该微波测试装置13通过各射频探针12可以获取到待测射频封装芯片的芯片数据，并根据获取到的芯片数据进行分析处理得到待测射频封装芯片的测试结果。具体地，该测试结果可以包括待测射频封装芯片的S参数、稳定性、功率以及噪声等测试结果，其中，S参数例如可以是待测射频封装芯片的增益、插损、驻波、相位以及延时等参数。

可选的，该微波测试装置13也可以为安装有仿真测试软件的电子设备，在待测封装芯片可以连接测试仪器测试之前，可以将待测封装芯片通过射频探针连接至仿真测试软件中进行仿真测试，在仿真测试软件中对待测封装芯片的参数项进行仿真测试，得到待测封装芯片仿真测试结果，通过对比封装前的裸芯片的性能测试指标以及待测封装芯片的仿真测试结果，可以验证封装芯片仿真测试结果的准确性。

本实施例中，通过将待测射频封装芯片固定设置于印刷电路板上，各射频探针的一端分别连接至待测射频封装芯片的一个射频端口；各射频探针的另一端均连接至微波测试装置；微波测试装置通过各射频探针获取待测射频封装芯片的芯片数据，并根据芯片数据得到待测射频封装芯片的测试结果。通过射频探针测试所得到的封装芯片的测试结果接触可重复性好，可以最大限度的减小其他方式如连接器等过大损耗带来的不确定性，并且射频探针的失真和能量损耗最小，从而使得到的待测射频封装芯片的测试结果更准确。

图2为本申请实施例提供的另一种射频封装芯片测试系统的示意图，如图2所示，该测试系统还可以包括：与待测射频封装芯片10的射频端口一一对应的微带线14。

可选的，该待测射频封装芯片10的射频端口可以包括一个或多个输入射频端口和一个或多个输出射频端口，每个输入射频端口和每个输出射频端口都分别一一对应一个微带线14。

参照图2，各微带线14的一端分别连接至对应的射频端口，各微带线14的另一端与各射频探针12连接，具体地，各微带线14的另一端与各射频探针12的一端进行电连接，则各射频探针12可以通过各微带线14连接至待测射频封装芯片的射频端口中。

可选的，各射频探针12可分别与各微带线14一一对应，则每根射频探针12的一端分别与每个微带线14进行电连接，另外，也可以多个射频探针12的一端同时连接至一个微带线14上，具体地，一个微带线14的另一端可以与多个射频探针12的一端进行电连接。

可选的，可以将各射频探针12的针尖直接扎入射频端口的微带线中。

可选的，可以通过待测射频封装芯片10的射频端口扇出一段微带线，则各微带线14与射频端口一一对应。

本实施例中，通过将射频探针与射频端口的微带线进行连接，相比较现有技术中的连接器通过焊接或者螺丝连接至待测射频封装芯片的射频端口的微带线上，本实施例通过将射频探针连接至射频端口的微带线中，使得射频探针到待测射频封装芯片之间的接触的可重复性好，避免引入不确定性，导致测试结果的不准确。

继续参照图2，该测试系统还可以包括：至少一个探针座15。

可选的，对于待测射频封装芯片10的一个输入射频端口或者一个输出射频端口，可以设置一个探针座15，则每根射频探针12的另一端可以分别插入一个探针座15中，对于多个输入射频端口或者多个输出射频端口，可以设置多个探针座15，则每根射频探针12的另一端可以分别插入一个探针座15中。

可选的，对于待测射频封装芯片10的一个输入射频端口或者一个输出射频端口，可以设置一个探针座15，则多个射频探针12的另一端可以同时插入一个探针座15中，对于多个输入射频端口或者多个输出射频端口，可以设置多个探针座15，则多根射频探针12的另一端可以同时插入一个探针座15中。

可选的，各射频探针12的另一端通过探针座15连接至微波测试装置13中，具体地，各射频探针12的另一端可以插入至探针座15中，通过探针座15与微波测试装置连接。

继续参照图2，该测试系统还可以包括：设置于探针座15内的反极性公头接口16。

其中，反极性公头(Small A Type，简称SMA)接口16可以分为“外螺纹+孔”、“内螺纹+针”、“外螺纹+针”、“内螺纹+孔”等类型。

可选的，各射频探针12的另一端连接至探针座15内的反极性公头接口16的一端，反极性公头接口16的另一端连接至微波测试装置13。

可选的，各射频探针12的另一端分别可以插入至对应的一个探针座15内的反极性公头接口16中，也可以多个射频探针12另一端共同插入至一个探针座15内的反极性公头接口16中，各探针座15内的反极性公头接口16的另一端可以连接至微波测试装置13。

本实施例中，通过将射频探针与探针座上的反极性公头连接，可以实现非同轴向同轴的过渡，使得微波测试装置可以直接通过反极性公头与射频探针连接，从而与待测射频封装芯片连接。

继续参照图2，该微波测试装置13系统还包括射频电缆17。

可选的，反极性公头接口16的另一端通过射频电缆17连接至微波测试装置13中，该射频电缆17可以包括反极性公头接头，则，射频电缆17的反极性公头接头可以直接与探针座15上的反极性公头接口连接。

可选的，对于待测射频封装芯片10的输入射频端口对应的探针座15内的反极性公头接口16，该反极性公头接口16的另一端可以通过射频电缆17连接至微波测试装置13的输出端口，待测射频封装芯片10的输出射频端口对应的探针座15内的反极性公头接口16，该反极性公头接口16的另一端可以通过射频电缆17连接至微波测试装置13的输入端口，则，微波测试装置13可以通过射频电缆17与探针座15上的反极性公头接口16连接，从而与射频探针12以及微带线14连接，实现微波测试装置13与待测射频封装芯片10的连接。

在前述任一实施例的基础上，上述印刷电路板11上还可以设置供电控制单元111。

图3为本申请实施例提供的一种印刷电路板的示意图，如图3所示，该印刷电路板11上设置供电控制单元111。

可选的，该供电控制单元111用于向该印刷电路板11上的待射频封装芯片10供电，使得待测射频封装芯片10可以通电正常工作，或者向该印刷电路板11上的待测射频封装芯片10进行断电，可以对待测射频封装芯片10进行开路测试。

继续参照图3，该供电控制单元111可以包括：电源接口112以及控制开关113。

其中，该电源接口112可以例如是一个电源插座，用于接入外部电源，该控制开关113可以例如是一个控制插座，用于控制电源接口112的供电。若需要外部电源向印刷电路板11上的待测射频封装芯片10进行供电时，控制开关113可以进行闭合操作，从而控制外部电源向印刷电路板11上的待测射频封装芯片10进行供电；若需要断开外部电源，则控制开关113可以进行断开操作，从而控制外部电源向印刷电路板11上的待测射频封装芯片10断电。

可选的，多个射频探针12可以包括第一射频探针和第二射频探针。

可选的，第一射频探针的一端连接至待测射频封装芯片10的第一射频端口，第二射频探针的一端连接至待测射频封装芯片10的第二射频端口，其中，第一射频端口可以为待测射频封装芯片10的输出射频端口，第二射频端口可以为待测射频封装芯片10的输入射频端口。

可选的，第一射频探针的另一端以及第二射频探针的另一端均连接至微波测试装置13，具体地，第一射频探针的另一端可以连接至微波测试装置13的输入接口，第二射频探针的另一端可以连接至微波测试装置13的输出接口。

可选的，微波测试装置13可以通过第一射频探针以及第二射频探针与待测射频封装芯片10进行连接，通过第一射频探针以及第二射频探针可以向待测射频封装芯片10输入信号或者接收待测射频封装芯片10的输出信号。

可选的，在多个射频探针12包括第一射频探针和第二射频探针的基础上，该测试系统还可以包括：与待测射频封装芯片10的射频端口分别对应的第一微带线和第二微带线。

其中，待测射频封装芯片10可以包括一个射频输入端口以及一个射频输出端口，则第一微带线可以与一个射频输入端口对应，第二微带线可以与一个射频输出端口对应，具体地，第一微带线的一端可以连接至一个射频输入端口，第二微带线的一端可以连接至一个射频输出端口。

可选的，第一微带线的一端连接至一个射频输入端口，第一微带线的另一端可以与第一射频探针的一端电连接，第二微带线的一端可以连接至一个射频输出端口，第二微带线的另一端可以与第二射频探针的一端电连接，则第一射频探针和第二射频探针分别通过第一微带线和第二微带线连接至待测射频封装芯片的射频端口。

可选的，在多个射频探针12包括第一射频探针和第二射频探针的基础上，该测试系统还可以包括：第一探针座和第二探针座。

可选的，第一射频探针的另一端可以通过第一探针座连接至微波测试装置13中，第二射频探针的另一端可以通过第二探针座连接至微波测试装置13中，则第一射频探针和第二射频探针可以分别通过第一探针座和第二探针座与微波测试装置13进行连接。

可选的，在多个射频探针12包括第一射频探针和第二射频探针的基础上，该测试系统还可以包括：设置于第一探针座内的反极性公头接口以及设置于第二探针座内的反极性公头接口。

可选的，第一射频探针的另一端可以插入至第一探针座内的反极性公头接口中，第二射频探针的另一端可以插入至第一探针座内的反极性公头接口中，则第一射频探针可以通过第一探针座内的反极性公头接口连接至微波测试装置13中，第二射频探针可以通过第二探针座内的反极性公头接口连接至微波测试装置13中，则待测射频封装芯片10可以通过第一射频探针、第二射频探针以及探针座上的反极性公头接口与微波测试装置13进行电连接。

可选的，在多个射频探针12包括第一射频探针和第二射频探针的基础上，该微波测试装置13中还可以包括：第一射频电缆以及第二射频电缆。

其中，第一射频电缆的一端可以连接微波测试装置13中的输入端口，第二射频电缆的一端可以连接微波测试装置13中的输出端口。

可选的，第一探针座内的反极性公头接口的另一端通过第一射频电缆连接至微波测试装置13的输入端口，第二探针座内的反极性公头接口的另一端通过第二射频电缆连接至微波测试装置13的输出端口。

可选的，微波测试装置13可以分别通过第一射频电缆、第二射频电缆与探针座15上的反极性公头接口连接，从而与射频探针12以及微带线14连接，实现微波测试装置13与待测射频封装芯片10的连接。

本实施例中，通过第一射频探针和第二射频探针分别与第一微带线和第二微带线连接，第一射频探针和第二射频探针分别通过第一探针座上的反极性公头接口和第二探针座上的反极性公头接口与微波测试装置的射频电缆连接，从而通过射频探针与微带线的连接，微波测试装置的射频端口可以与待测射频封装芯片的射频端口相连接，微波测试装置可以通过射频探针向待测射频封装芯片发送信号或者接收待测射频封装芯片的射频端口输出的信号。

图4为本申请实施例提供的一种射频封装测试方法的流程示意图，如图4所示，该方法应用于上述具体实施例中的射频封装芯片测试系统中的微波测试装置，该方法包括：

S101、获取目标测试参数项。

可选的，微波测试装置在获取目标测试参数项之前，可以包括校准端口，则将微波测试装置的测试端口校准到射频探针端口，具体地，采用标准校准件将微波测试装置的测试端口与射频探针端口进行校准，减少微波测试装置的测试端口与射频探针端口连接导致的测试误差，使得测试结果更准确。可选的，在校准完成后，可以开始进行测试，通过微波测试装置可以获取到目标测试参数项，其中，目标测试参数项可以包括待测射频封装芯片的S参数、稳定性、功率以及噪声等测试参数项。

S102、通过射频封装芯片测试系统中的射频探针获取射频封装芯片测试系统中的待测射频封装芯片的芯片数据。

可选的，待测射频封装芯片在正常工作或者断电过程中，可以产生相应的芯片数据，其中，该芯片数据例如可以是芯片的电信号等数据，微波测试装置可以通过射频探针获取到待测射频封装芯片产生的电信号。

S103、根据目标测试参数项，从射频封装芯片的芯片数据中读取目标芯片数据，并对目标芯片数据进行分析处理，得到待测射频封装芯片的测试结果。

可选的，微波测试装置可以根据目标测试参数项，通过射频探针从射频封装芯片产生的芯片数据中读取目标芯片数据，微波测试装置对读取到的目标芯片数据进行分析处理，得到待测射频封装芯片的测试结果。

可选的，上述S102步骤中，微波测试装置通过射频封装芯片测试系统中的射频探针获取射频封装芯片测试系统中的待测射频封装芯片的芯片数据，可以包括：

可选的，根据目标测试参数项，通过射频探针向待测射频封装芯片发送测试信号，具体地，微波测试装置根据目标测试参数项，产生对应的测试信号，并输出该测试信号通过射频探针发送至待测射频封装芯片中，待测射频封装芯片接收微波测试装置发送的测试信号。

示例性的，若目标测试参数项为噪声测试项，则，微波测试装置可以产生对应的噪声测试信号，将该噪声测试信号通过射频探针发送至待测射频封装芯片中，待测射频封装芯片接收该噪声测试信号。

可选的，通过射频探针获取待测射频封装芯片基于测试信号所形成的芯片数据。

可选的，待测射频封装芯片接收到测试信号后，基于接收到的测试信号产生相应的芯片数据，并将该芯片数据通过射频探针发送至微波测试装置中，微波测试装置通过射频探针获取到待测射频封装芯片基于测试信号所形成的芯片数据。

图5为本申请实施例提供的一种射频封装测试方法的装置示意图，如图5所示，该装置包括：

获取模块201，用于获取目标测试参数项；

获取模块201，用于微波测试装置通过所述射频封装芯片测试系统中的射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据；

读取模块202，用于根据所述目标测试参数项，从所述射频封装芯片的芯片数据中读取目标芯片数据，并对所述目标芯片数据进行分析处理，得到所述待测射频封装芯片的测试结果。

可选的，获取模块201具体用于：

根据所述目标测试参数项，通过所述射频探针向所述待测射频封装芯片发送测试信号；

通过所述射频探针获取待测射频封装芯片基于所述测试信号所形成的芯片数据。

图6为本申请实施例提供的一种电子设备300的结构框图，如图6所示，该电子设备可包括：处理器301、存储器302。

可选的，还可以包括总线303，其中，所述存储器302用于存储有所述处理器301可执行的机器可读指令(例如，图5中的装置中获取模块、读取模块对应的执行指令等)，当电子设备300运行时，所述处理器301与所述存储器302存储之间通过总线303通信，所述机器可读指令被所述处理器301执行时执行上述方法实施例中的方法步骤。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述射频封装测试方法实施例中的方法步骤。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考方法实施例中的对应过程，本申请中不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种射频封装芯片测试系统，其特征在于，所述系统包括：待测射频封装芯片、印刷电路板、多个射频探针以及微波测试装置；

所述待测射频封装芯片固定设置于所述印刷电路板上；

各所述射频探针的一端分别连接至所述待测射频封装芯片的一个射频端口；

各所述射频探针的另一端均连接至所述微波测试装置；

所述微波测试装置通过各所述射频探针获取所述待测射频封装芯片的芯片数据，并根据所述芯片数据得到所述待测射频封装芯片的测试结果。

2.根据权利要求1所述的射频封装芯片测试系统，其特征在于，所述系统还包括：与所述待测射频封装芯片的射频端口一一对应的微带线；

各所述微带线的一端分别连接至对应的射频端口，各所述微带线的另一端分别与各所述射频探针连接，各所述射频探针通过所述微带线连接至所述射频端口。

3.根据权利要求1所述的射频封装芯片测试系统，其特征在于，所述系统还包括：至少一个探针座；

各所述射频探针的另一端通过所述探针座连接至所述微波测试装置。

4.根据权利要求3所述的射频封装芯片测试系统，其特征在于，所述系统还包括：设置于所述探针座内的反极性公头接口；

各所述射频探针的另一端连接至所述反极性公头接口的一端，所述反极性公头接口的另一端连接至所述微波测试装置。

5.根据权利要求4所述的射频封装芯片测试系统，其特征在于，所述微波测试装置还包括：射频电缆；

所述反极性公头接口的另一端通过所述射频电缆连接至所述微波测试装置。

6.根据权利要求1-5任一项所述的射频封装芯片测试系统，其特征在于，所述印刷电路板上设置有供电控制单元；

所述供电控制单元用于向所述印刷电路板上的所述待测射频封装芯片供电。

7.根据权利要求6所述的射频封装芯片测试系统，其特征在于，所述供电控制单元包括：电源接口以及控制开关；

所述电源接口用于接入外部电源，所述控制开关用于控制的所述电源接口的供电。

8.根据权利要求1-5任一项所述的射频封装芯片测试系统，其特征在于，所述多个射频探针包括：第一射频探针和第二射频探针；

所述第一射频探针的一端连接至所述待测射频封装芯片的第一射频端口，所述第二射频探针的一端连接至所述待测射频封装芯片的第二射频端口；

所述第一射频探针的另一端以及所述第二射频探针的另一端均连接至所述微波测试装置。

9.一种射频封装芯片测试方法，其特征在于，应用于权利要求1-8任一项所述的射频封装芯片测试系统中的微波测试装置；

获取目标测试参数项；

通过所述射频封装芯片测试系统中的射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据；

根据所述目标测试参数项，从所述射频封装芯片的芯片数据中读取目标芯片数据，并对所述目标芯片数据进行分析处理，得到所述待测射频封装芯片的测试结果。

10.根据权利要求9所述的射频封装芯片测试方法，其特征在于，所述通过所述射频探针获取所述射频封装芯片测试系统中待测射频封装芯片的芯片数据，包括：

根据所述目标测试参数项，通过所述射频探针向所述待测射频封装芯片发送测试信号；

通过所述射频探针获取待测射频封装芯片基于所述测试信号所形成的芯片数据。

Images