CN114666983B - 主板、计算机系统、信号线的设计方法、装置及存储介质 - Google Patents

Abstract

本说明书提供了一种主板、计算机系统、信号线的设计方法、装置及存储介质，其中，主板中的每组信号线包括对应连接的一组第一走线和一组第二走线，在每组第一走线中包括至少两种不同长度的第一子走线，每组第二走线中包括至少两种不同长度的第二子走线，第一子走线和第二子走线对应连接，且每组信号线各自对应的总实际长度或总等效长度相同，在保证了信号线的长度等长的基础上，无需保证各第一子走线彼此等长，也无需保证第二子走线彼此等长，有利于降低信号线设计难度。同时无需分别按照同组第一子走线和第二子走线中的最长走线分别绕线，也有利于减少信号线的总长度，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰。

Description

主板、计算机系统、信号线的设计方法、装置及存储介质

技术领域

本说明书涉及半导体技术领域，更具体地说，涉及一种主板、计算机系统、信号线的设计方法、装置及存储介质。

背景技术

随着集成电路技术的不断发展，集成电路系统的工作频率越来越高，对信号质量的要求越来越严格，在某些情况下，时序关系直接影响信号质量，例如对于高速传输信号，比如DDR（Double Date Rate，双倍速率）信号来说，当输入信号的时序偏差超出设计标准时，则输入指令不会被集成电路系统执行。

由于信号在信号线中的传输会引发时序偏差，因此目前为了保证信号线传输信号的时序满足设计要求，通常要求控制信号线的总长度保持等长，从而缩小信号间的时序偏差。因此，有必要提供一种简单的信号线结构，在满足信号线等长的基础上，简化信号线布置难度，降低整体成本。

发明内容

有鉴于此，本说明书实施例致力于提供一种主板、计算机系统、信号线的设计方法、装置及存储介质，以实现在满足信号线等长的基础上，简化信号线布置难度，降低整体成本的目的。

第一方面，提供了一种主板，包括：

承载电路板，所述承载电路板包括功能器件和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述板级走线包括与所述功能器件连接的多组第一走线，每组所述第一走线中包括至少两种不同长度的第一子走线；

位于所述承载电路板一侧的集成电路系统，所述集成电路系统包括集成电路部件和与所述集成电路部件连接的封装走线，所述封装走线为位于所述集成电路系统中的走线，所述封装走线包括多组第二走线，每组所述第二走线中包括至少两种不同长度的第二子走线，所述第二子走线与所述第一子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线；

每组信号线各自对应的总实际长度或总等效长度相同。

根据信号传输特点，将第一走线、第二走线和信号线进行分组，在一组信号线内，不要求同组的第一子走线长度等长，也不要求同组的第二子走线长度等长，而是要求每组信号线各自对应的总实际长度或总等效长度相同即可，如此的走线布置方式，降低了对同组第一子走线和第二子走线的长度要求，有利于降低信号线设计和布置难度。同时无需分别按照同组第一子走线和第二子走线中的最长走线分别绕线，也有利于减少信号线的总长度，降低信号线布线所需面积，从而降低主板的整体成本。另外，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰，改善信号完整性问题。

此外，由于第一子走线和第二子走线所处位置的不同，其内部的信号传输速率可能是不同的，因此，在一些应用场景下，在保证一组信号线等长时，需要考虑信号线的等效长度，即保证一组信号线中传输数据的时间是基本相同的，从而使得信号线中的信号传输延时大约相等，有利于缩小同组信号线中的时序差异，改善信号传输质量。

在一种可行的实现方式中，所述集成电路系统还包括：球栅阵列，所述球栅阵列包括多组接触焊球，每组所述接触焊球与一组所述第二走线对应连接。

所述承载电路板还包括：多组第一接触焊盘和多组第二接触焊盘，所述第一接触焊盘与所述接触焊球接触，所述第二接触焊盘与所述功能器件接触，一组所述第一走线与一组所述第二接触焊盘对应连接。

在每组所述信号线中，所述信号线的长度等于目标长度，所述目标长度为一组所述信号线中，所述第一子走线的初始长度和对应的第二子走线的初始长度之和的最大值，所述第一子走线的初始长度为所述集成电路部件与接触焊球不绕线连接时的长度，所述第二子走线的初始长度为所述功能器件与所述第一接触焊盘不绕线连接时的长度。

通过一组信号线中，第一子走线的初始长度和对应的第二子走线的初始长度之和的最大值来确定信号线的目标长度，在保证一组信号线中的信号线等长的基础上，有利于简化信号线的目标长度的确定方式。

在一种可行的实现方式中，在一组所述信号线中，至少部分所述信号线包括绕线部分，所述绕线部分位于所述第二子走线和/或所述第一子走线中。

允许将绕线部分设置于第一子走线和/或第二子走线中，有利于根据实际情况合理利用板级空间（即承载电路板上的走线布置空间）和封装空间（即基板上的走线布置空间），从而避免相邻信号线之间的距离过近的问题，避免相邻信号线之间的间距较近而导致的信号干扰问题。

在一种可行的实现方式中，所述绕线部分位于所述第二子走线和所述第一子走线中，且所述第一子走线中所包含的绕线部分的长度大于所述第二子走线中所包含的绕线部分的长度。

将第一子走线包括的绕线部分的总长度限定为大于所述第二子走线包括的绕线部分的总长度，有利于充分利用空间较大的承载电路板布置绕线部分，有利于避免在基板中设置较多绕线部分而可能出现的信号干扰问题。

在一种可行的实现方式中，所述承载电路板还包括：扩展插槽。

所述承载电路板还包括：与所述扩展插槽连接的多组第三走线，每组所述第三走线中包括至少两种不同长度的第三子走线。

所述封装走线还包括多组第四走线，每组所述第四走线中包括至少两种不同长度的第四子走线，所述第四子走线与所述第三子走线对应连接。

在一组对应连接的所述第三子走线和所述第四子走线中，所述第三子走线和所述第四子走线对应连接后的总长度相同。

主板提供扩展插槽，可以为主板提供可扩展的基础，例如可以扩展连接其他类型的功能器件，或者扩展连接多个相同功能器件等。

另外，第三子走线和第四子走线的布置方式可以与第一子走线和第二子走线的布置方式相同，从而缩短第三子走线和第四子走线的总长度，有利于避免同组第三子走线或同组第四子走线之间的间距太近而导致的信号干扰问题。

在一种可行的实现方式中，所述功能器件包括内存；

一组对应连接的所述第二子走线和所述第一子走线作为所述内存的一组平行信号线。

每组所述平行信号线包括一对用于传输时钟信号的信号线和多条用于传输数据的信号线。

当功能器件包括内存时，由于一个主板中通常需要接大量的内存，导致内存与集成电路部件之间的信号线数量较大，利用本实施例提供的信号线布置方式，有利于避免连接内存的信号线之间的信号干扰，改善内存与集成电路部件之间的信号传输质量。

第二方面，提供了一种主板，包括：

集成电路部件、功能器件和连接所述集成电路部件和所述功能器件的多组信号线，每组所述信号线中的信号线的总实际长度或总等效长度相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述封装走线为位于所述集成电路系统中的走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线。

不要求一组信号线中的封装走线彼此等长，也不要求一组信号线中的板级走线彼此等长，而是要求每组信号线各自对应的总实际长度或总等效长度相同，如此的走线布置方式，降低了对同组的封装走线和板级走线的长度要求，有利于降低信号线设计和布置难度。同时无需分别按照同组封装走线和板级走线中的最长走线分别绕线，也有利于降低信号线的总长度，降低信号线布线所需面积，从而降低主板的整体成本。另外，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰，改善信号完整性问题。

第三方面，提供了一种计算机系统，包括：如上述任一项所述的主板。

第四方面，提供了一种信号线的设计方法，用于设计主板中连接集成电路部件和功能器件的信号线，所述信号线的设计方法包括：

获取连接所述集成电路系统和所述功能器件的多组信号线。

将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线。

在一种可行的实施方式中，所述主板还包括：承载电路板和集成电路系统，所述承载电路板包括多组第一接触焊盘和多组第二接触焊盘，所述集成电路系统包括集成电路部件和球栅阵列，所述球栅阵列包括接触焊球，所述第一接触焊盘与所述接触焊球接触，所述第二接触焊盘与所述功能器件接触。

所述获取连接所述集成电路系统和所述功能器件的多组信号线包括：

获取多组第一走线，每组所述第一走线包括一组第一子走线，一组所述第一子走线与一组所述第一接触焊盘对应不绕线连接。

获取多组第二走线，每组所述第二走线包括一组第二子走线，每组所述第二子走线与一组所述接触焊球对应不绕线连接，每组所述第一子走线通过一组所述接触焊球和一组所述第一接触焊盘与一组所述第二子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线。

在一种可行的实施方式中，所述将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同包括：

获取所述第一子走线的初始长度，所述第一子走线的初始长度为所述功能器件和所述第一接触焊盘不绕线连接时的长度；

获取所述第二子走线的初始长度，所述第二子走线的初始长度为所述集成电路部件和所述接触焊球不绕线连接时的长度。

将第一子走线和对应的第二子走线的初始长度对应相加，获得每组信号线中各信号线的初始总长度。

以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度。

在一种可行的实施方式中，所述将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度包括：

将每组所述信号线中初始总长度不等于所述目标长度的信号线作为待补偿信号线。

在所述待补偿信号线的所述第一子走线和/或所述第二子走线中设置绕线部分，以使所述待补偿信号线的总长度等于所述目标长度。

第五方面，提供了一种信号线设计装置，用于设计主板中连接集成电路部件和功能器件的信号线，所述信号线设计装置包括：

获取单元，用于获取连接所述集成电路系统和所述功能器件的多组信号线；

绕制单元，用于将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线。

第六方面，提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的信号线设计方法。

第七方面，提供了一种电子设备，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现上述的信号线设计方法的步骤。

第八方面，提供了一种计算机程序产品或计算机程序，所述计算机程序产品或计算机程序包括计算机指令，所述计算机指令存储在计算机可读存储介质中；所述计算机设备的处理器从所述计算机可读存储介质读取所述计算机指令，所述处理器执行所述计算机指令时实现上述的信号线设计方法的步骤。

本说明书实施例提供了一种主板、计算机系统、信号线的设计方法、装置及存储介质，其中，主板中的每组信号线包括对应连接的一组第一走线和一组第二走线，在每组第一走线中包括至少两种不同长度的第一子走线，每组第二走线中包括至少两种不同长度的第二子走线，第一子走线和第二子走线对应连接，且每组信号线各自对应的总实际长度或总等效长度相同，在保证了信号线的长度等长的基础上，无需保证各第一子走线彼此等长，也无需保证第二子走线彼此等长，有利于降低信号线设计和布置难度。同时无需分别按照同组第一子走线和第二子走线中的最长走线分别绕线，也有利于减少信号线的总长度，降低信号线布线所需面积，从而降低主板的整体成本。另外，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰，改善信号完整性问题。

此外，由于第一子走线和第二子走线所处位置的不同，其内部的信号传输速率可能是不同的，因此，在一些应用场景下，在保证一组信号线等长时，需要考虑信号线的等效长度，即保证一组信号线中传输数据的时间是基本相同的，从而使得信号线中的信号传输延时大约相等，有利于缩小同组信号线中的时序差异，改善信号传输质量。

附图说明

图1为本说明书提供的一种主板的剖面结构的示意图。

图2为本说明书实施例提供的一种主板的剖面结构示意图。

图3为本说明书实施例提供的一种集成电路部件与功能器件的连接示意图。

图4为本说明书实施例提供的另一种主板的剖面结构示意图。

图5为本说明书实施例提供的另一种集成电路部件与功能器件的连接示意图。

图6为本说明书实施例提供的又一种集成电路部件与功能器件的连接示意图。

图7为本说明书实施例提供的再一种集成电路部件与功能器件的连接示意图。

图8为本说明书实施例提供的一种可选的集成电路部件与功能器件的连接示意图。

图9为本说明书实施例提供的一种计算机系统的框架结构示意图。

图10为本说明书实施例提供的一种信号线设计方法的流程示意图。

图11为本说明书实施例提供的一种第一走线和第二走线不绕线连接的示意图。

具体实施方式

本说明书参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本说明书示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为球形表面的接触焊球通常将具有椭圆的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

除非另外定义，本说明书实施例使用的技术术语或者科学术语应当为本说明书所属领域内具有一般技能的人士所理解的通常意义。本说明书实施例使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来避免构成要素的混同而设置的。

除非上下文另有要求，否则，在整个说明书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、 “示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。这里所公开的实施例并不必然限制于本说明书内容。

申请概述

诸如专用集成电路（Application Specific Integrated Circuit，ASIC）和通用处理器的现代大型集成电路或超大型集成电路器件可以在高频率、高功率规格下工作。用于传输高速信号的信号线的等长设计，是保证信号时序满足要求的重要因素，这就要求需要控制时序的信号在基板和PCB（Printed Circuit Broad，印刷电路板）上的走线长度保持等长。发明人研究发现，为了保持信号线的等长设计，可以是将所有需要控制时序的封装走线（在基板上的走线）通过绕线的方式绕成等长，同时将板级走线（在PCB上的走线）也通过绕线的方式绕成等长。例如参考图1，图1中示出了两个集成电路系统10和20通过信号线连接的示意图，为了表示清楚，图1中仅示出了由三根封装走线和三根板级走线连接的信号线。集成电路系统10包括集成电路部件（或称裸片（die））11和基板13，集成电路部件11通过焊球12与封装走线电连接，封装走线通过焊球20与承载电路板30上的板级走线电连接。

为了区分不同长度的封装走线和板级走线，图1中标号14、15、16均表示封装走线，标号31、32、33均表示板级走线。在封装走线中，由于焊球20与焊球12的位置关系的问题，封装走线14在不绕线连接两个焊球时的长度最长，因此需要在封装走线15和16中进行不同程度的绕线，以使封装走线14、15、16保持等长。同样的，在板级走线31、32、33中，在不绕线连接的情况下，板级走线31的长度最长，因此需要在板级走线32和33中进行不同程度的绕线，以使板级走线31、32、33保持等长。

在本申请实施例中，板级走线是指位于承载电路板表面的微带线或内部的带状线。其中，微带线是由只在介质基片上的单一导体带构成的微波传输线；带状线是一条置于2个平行的地平面（或电源平面）之间的电介质之间的一根高频传输导线。一般来说，地平面与导线之间是绝缘介质。

图1中为了在剖面结构图中显示出绕线部分，板级走线和封装走线的绕线部分均以在不同层中绕线的方式实现，但可以理解的是，板级走线和封装走线的绕线部分还可以通过在平面内绕线的方式实现，本说明书对此并不做限定。

发明人进一步研究发现，图1所示的信号线设置方式由于是按照封装走线和板级走线中最长的一根分别绕线，虽然保证了信号线等长的设计需求，但信号线的整体长度较长，当整个系统中的信号线数量较多时，基板13和承载电路板30中的走线较为密集，增加了走线布置难度，且相对较近的走线之间的信号传输可能会彼此影响，从而可能产生信号完整性问题。

因此，发明人经过研究、改良，提供了一种主板，以通过对主板中信号线的布置方式的改进，实现减少信号线的总长度，降低信号线设计和布置难度的目的，降低信号线布线所需面积，从而降低整体成本。以图1所示的结构为例，板级走线包括31、32、33，其中，板级走线31的长度为A1，板级走线32的长度为B1，板级走线33的长度为C1，A1>B1>C1；封装走线包括14、15、16，其中，封装走线14的长度为A2，封装走线15的长度为B2，封装走线16的长度为C2，A2<B2<C2，板级走线31与封装走线16相连，板级走线32与封装走线15相连，板级走线33与封装走线14相连，通过本申请提出的技术方案，可以实现板级走线31与封装走线16的连接长度（A1+C2）等于板级走线32与封装走线15的连接长度（B1+B2）等于板级走线33与封装走线14的连接长度（C1+A2），以这种方式，可以减少信号线的总长度。

下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行描述。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

示例性主板

本说明书的一个示例性实施例提供了一种主板，参考图1和图2，图1示出了主板的剖面结构示意图，图2示出了集成电路部件101和功能部件200的连接关系示意图，所述主板包括：

承载电路板300，所述承载电路板300包括功能器件200和板级走线，所述板级走线包括与所述功能器件200连接的多组第一走线，每组所述第一走线中包括至少两种不同长度的第一子走线301。板级走线是指位于承载电路板300表面的微带线或位于承载电路板300内部的带状线，其中，微带线是由只在介质基片上的单一导体带构成的微波传输线；带状线是一条置于2个平行的地平面（或电源平面）之间的电介质之间的一根高频传输导线。一般来说，地平面与导线之间是绝缘介质。功能器件200是指主板中实现特定功能的器件，这些功能包括但不限于存储功能和运算功能。在本说明书的一些实施例中，功能器件200特别是指需要与主板上的集成电路系统通过高速信号通信的器件。板级走线中，可以包括用于连接功能器件200的第一子走线301，还可以包括与其他类型的电子元器件连接的走线，本说明书对此并不做限定。

位于所述承载电路板300一侧的集成电路系统100，所述集成电路系统100包括集成电路部件101和与所述集成电路部件101连接的封装走线，所述封装走线包括多组第二走线，每组所述第二走线中包括至少两种不同长度的第二子走线103，所述第二子走线103与所述第一子走线301对应连接，一组对应连接的所述第二子走线103和所述第一子走线301作为一组信号线。集成电路系统100可以是主板中主要负责运算和数据处理的芯片，例如，在本说明书的一个实施例中，所述集成电路系统100可以是中央处理器（CentralProcessing Unit，CPU）。在本说明书的其他实施例中，所述集成电路系统100还可以是张量处理器（Tensor Processing Unit，TPU）或神经网络处理器（Neural network ProcessingUnit，NPU）或图像处理器（Graphics Processing Unit，GPU）等类型的处理器，本说明书对此并不做限定。

所述封装走线是指布置于集成电路系统100中的走线，在本说明书的一个实施例中，所述封装走线特别是指布置于基板104表面或内部的走线。在封装走线中，用于与第一子走线301电连接的走线称为所述第二子走线103，可以理解的是，在封装走线中，除了用于与第一子走线301电连接的走线之外，还可以包括与其他电子元器件电连接的走线。

每组信号线各自对应的总实际长度或总等效长度相同。

在图2中，将对应连接的第一子走线301和第二子走线103称为一根信号线，在本实施例中，根据信号传输特点，将第一子走线301、第二子走线103和信号线进行分组，在一组信号线内，不要求同组的第一子走线301长度等长，也不要求同组的第二子走线103长度等长，而是每组信号线中的多个信号线对应的总实际长度或总等效长度相同，如此的走线布置方式，降低了对同组第一子走线301和第二子走线103的长度要求，有利于降低信号线设计和布置难度。同时无需分别按照同组第一子走线301和第二子走线103中的最长走线分别绕线，也有利于减少信号线的总长度，降低信号线布线所需面积，从而降低主板的整体成本。另外，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰，改善信号完整性问题。

下面对本说明书实施例提供的主板中信号线总长可以相对较短的原因进行具体说明：

当信号线的设计方式为按照同组第一子走线301和第二子走线103中的最长走线分别绕线时，假设一组信号线中包括4根信号线，相应的包括4根第一子走线301和4根第二子走线103。其中，假设4根第一子走线301（DQ0~DQ3）在不绕线的情况下实现连接功能器件200和第二子走线103的电连接时的长度分别为30mm、40 mm、50 mm和60 mm，为了保证第一子走线301等长，需要将3根第一子走线301按照图1所示的方式均绕制为60mm。

假设4根第二子走线103（DQ0~DQ3）在不绕线的情况下实现连接集成电路部件101和第一子走线301时的长度分别为35mm、30mm、25mm和20mm，为了保证第二子走线103等长，需要将3根第二子走线103按照图1所示的方式均绕制为35mm。如此，保证了4根信号线等长，此时，4根信号线的长度均为（60mm+35mm=）95mm。

而如果按照本说明书实施例提供的主板中的信号线设置方式，则无需要求一组信号线中的第一子走线301均等长，且第二子走线103均等长，在相同情况下，同样假设一组信号线中包括4根信号线，相应的包括4根第一子走线301和4根第二子走线103。其中，假设4根第一子走线301（DQ0~DQ3）在不绕线的情况下实现连接功能器件200和第二子走线103的电连接时的长度分别为30mm、40 mm、50 mm和60 mm，4根第二子走线103（DQ0~DQ3）在不绕线的情况下实现连接集成电路部件101和第一子走线301时的长度分别为35mm、30mm、25mm和20mm。则4根第一子走线301和4根第二子走线103对应连接（DQn与DQn对应连接，n=0,1,2,3）后，获得的4根信号线的长度分别为65mm、70mm、75mm和80mm，此时只要将4根信号线均绕制为80mm即可，相较于第一子走线301和第二子走线103分别绕线的方案，信号线长度少了（95mm-80mm=）15mm。

需要说明的是，在本说明书的一个实施例中，信号线或第一子走线301或第二子走线103的“长度”可以是“实际长度”，即信号线或第一子走线301或第二子走线103通过长度测量工具测量得到的长度。在本说明书的其他实施例中，对于一些特别的应用场景，信号线或第一子走线301或第二子走线103的“长度”可以是指“等效长度”，即基于信号传输速率或信号传输时延确定的长度，当两个信号线或第一子走线301或第二子走线103的等效长度相同时，信号在这两个走线中的信号传输时延相同。

本说明书中所说的“长度相同”或“等长”的概念是指长度差值在可接受偏差范围内，其中所述可接受偏差范围可由本领域普通技术人员考虑到工艺误差、测量误差等原因造成的长度偏差。或者说，在本说明书的一些实施例中，本说明书中所说的“长度相同”或“等长”可以理解为长度基本相等或长度近似相等或长度大约相等。

相应的，“信号线长度相同”或“信号线等长”也可以理解为信号线中的信号传输延时大约相等。由于第一子走线301和第二子走线103所处位置的不同，其内部的信号传输速率可能是不同的，因此，在一些应用场景下，在保证一组信号线等长时，需要考虑信号线的等效长度，即保证一组信号线中传输数据的时间是基本相同的，从而使得信号线中的信号传输延时大约相等，有利于缩小同组信号线中的时序差异，改善信号传输质量。具体地，信号传输速率根据走线所处位置而有所不同，例如，对于第一子走线301而言，当第一子走线301位于承载电路板300表面时，其内部的信号传输速率通常与位于承载电路板300内部的第一子走线301的信号传输速率有差异，因此，需要考虑处于不同介质环境内的第一子走线301和第二子走线103的信号传输速率，对第一子走线301和第二子走线103的长度进行等效。

另外，第一子走线301、第二子走线103以及信号线的分组方式取决于功能器件与集成电路部件之间的信号传输形式。例如，当功能器件与集成电路部件通过高速并行信号传输数据时，每组信号线的划分方式可以为：8根用于传输数据的数据信号线和1对用于传输时钟信号的时钟信号线为一组，也可以为：4根用于传输数据的数据信号线和1对用于传输时钟信号的时钟信号线为一组。当功能器件与集成电路部件通过串行信号传输差分信号时，每组信号线的划分方式为：2根用于传输一组差分信号的信号线为一组。不难理解的是，当一组信号线中的信号线数量越大时，应用本说明书实施例提供的主板的信号线布局方式越可以缩短一组信号线中的信号线长度。

在本说明书的一个示例性实施例中，参考图4并结合参考图2，所述集成电路系统还包括：球栅阵列，所述球栅阵列包括多组接触焊球105，每组所述接触焊球105与一组所述第二走线对应连接。

所述承载电路板300还包括：多组第一接触焊盘303和多组第二接触焊盘304，所述第一接触焊盘303与所述接触焊球105接触，所述第二接触焊盘304与所述功能器件200接触，一组所述第一走线与一组所述第二接触焊盘304对应连接。

在每组所述信号线中，所述信号线的长度等于目标长度，所述目标长度为一组所述信号线中，所述第一子走线301的初始长度和对应的第二子走线103的初始长度之和的最大值，所述第一子走线301的初始长度为所述集成电路部件101与接触焊球105不绕线连接时的长度，所述第二子走线103的初始长度为所述功能器件200与所述第一接触焊盘303不绕线连接时的长度。

通常情况下，同一区域中的接触焊球105通常遵循同一标准的间隔规则，例如1.27mm或1.0mm的间距。在不限制本说明书的情况下，球栅阵列中的接触焊球105形成的图案可以是正方形、矩形、圆形、菱形或任何其他网格配置（Lattice Configuration）。在一些示例性实施例方式中，球栅阵列中的接触焊球105形成的图案还可以是非对称的，或者具有有限的对称性。当然地，在本说明书的一些示例性实施例中，接触焊球105的形状还可以椭球型或者其他形状，本说明书对此并不做限定。接触焊球105的形成材料可以包括金属锡，形成工艺可以包括回流焊（Reflow Soldering）。此外，图2和图4中还示出了将集成电路部件101与基板104电连接起来的基板焊球102。基板焊球102的尺寸可以小于接触焊球105，基板焊球102的形成工艺可以与接触焊球105相同，本说明书对此并不做限定。

在本说明书中，通过一组信号线中，第一子走线301的初始长度和对应的第二子走线103的初始长度之和的最大值来确定信号线的目标长度，在保证一组信号线中的信号线等长的基础上，有利于简化信号线的目标长度的确定方式。

仍然假设一组信号线中包括4根信号线，相应的包括4根第一子走线301和4根第二子走线103。其中，假设4根第一子走线301（DQ0~DQ3）在不绕线的情况下实现连接功能器件200和第二子走线103的电连接时的初始长度分别为25mm、35 mm、45 mm和55 mm，4根第二子走线103（DQ0~DQ3）在不绕线的情况下实现连接集成电路部件101和第一子走线301时的初始长度分别为35mm、30mm、25mm和20mm。则4根第一子走线301和4根第二子走线103对应连接（DQn与DQn对应连接，n=0,1,2,3）后，获得的4根信号线的长度分别为60mm、65mm、70mm和75mm，此时只要将4根信号线的目标长度即为60mm，65mm，70mm和75mm中的最大值，即75mm。

在本说明书的一个示例性实施例中，参考图5、图6并结合参考图2-4，在一组所述信号线中，至少部分所述信号线包括绕线部分302，所述绕线部分302位于所述第二子走线103和/或所述第一子走线301中。

在本实施例中，通过在信号线中设置绕线部分302，将需要进行长度补偿的信号线补偿至目标长度，绕线部分302可以设置于第一子走线301中，也可以设置于第二子走线103中，还可以即设置在第一子走线301中，又设置在第二子走线103中。例如在图2-4中，绕线部分302设置于第一子走线301中，第一子走线301为板级走线，相对而言承载电路板300用于设置走线的空间要大于基板104中用于设置走线的空间，因此将绕线部分302设置于第一子走线301中，可以在较大的空间内布置第一子走线301以及绕线部分302，有利于避免相邻信号线之间的间距较近而导致的信号干扰问题。

还例如在图5中，绕线部分302既设置于第一子走线301中，又设置于第二子走线103中，如此布置绕线部分302可以根据实际情况，综合利用板级空间和基板空间，有利于避免单纯利用承载电路板300或基板104布置绕线部分302而可能出现的信号干扰问题。

又例如在图6中，绕线部分302设置于第二子走线103中，在图6所示的实施例中，当板级空间由于某些原因不适于设置绕线部分302或者基板104中有足够的空闲空间可以用于设置绕线部分302时，也可以将绕线部分302全部设置于第二子走线103中，有利于提高绕线部分302的布置灵活性。

在本说明书的另一个示例性实施例中，仍然参考图5，所述绕线部分302位于所述第二子走线103和所述第一子走线301中，且所述第一子走线301中所包含的绕线部分302的长度大于所述第二子走线103中所包含的绕线部分302的长度。

如前文所述，在第一子走线301和第二子走线103中均设置绕线部分302有利于综合利用板级空间和基板空间，此外，在本实施例中，将第一子走线301包括的绕线部分302的总长度限定为大于所述第二子走线103包括的绕线部分302的总长度，有利于充分利用空间较大的承载电路板300布置绕线部分302，有利于避免在基板104中设置较多绕线部分302而可能出现的信号干扰问题。

在本说明书的一个示例性实施例中，如图7所示，所述承载电路板300还包括：扩展插槽400，所述承载电路板300还包括：与所述扩展插槽400连接的多组第三走线，每组所述第三走线中包括至少两种不同长度的第三子走线401。

所述封装走线还包括与多组第四走线，每组所述第四走线中包括至少两种不同长度的第四子走线402，所述第四子走线402与所述第三子走线401对应连接。

在一组对应连接的所述第三子走线401和所述第四子走线402中，所述第三子走线401和所述第四子走线402连接后的总长度相同。

在本实施例中，主板还提供了扩展插槽400，以为主板提供可扩展的基础，例如可以扩展连接其他类型的功能器件，或者扩展连接多个相同功能器件等。

另外，在本实施例中，第三子走线401和第四子走线402的布置方式可以与第一子走线301和第二子走线103的布置方式相同，从而缩短第三子走线401和第四子走线402的总长度，有利于避免同组第三子走线或同组第四子走线之间的间距太近而导致的信号干扰问题。

在本说明书的一个示例性实施例中，所述功能器件200包括内存，一组对应连接的所述第二子走线103和所述第一子走线301作为所述内存的一组平行信号线。

每组所述平行信号线包括一对用于传输时钟信号的信号线和多条用于传输数据的信号线。

当功能器件200包括内存时，由于一个主板中通常需要接大量的内存，导致内存与集成电路部件101之间的信号线数量较大，利用本实施例提供的信号线布置方式，有利于避免连接内存的信号线之间的信号干扰，改善内存与集成电路部件101之间的信号传输质量。

内存的具体硬件形式可以是内存条，也可以是内存颗粒。内存的具体规格可以是DDR3（Double-Data-Rate Three）内存、DDR4（Double-Data-Rate Four）内存、DDR5（Double-Data-Rate Five）内存或DDR6（Double-Data-Rate Six）内存等。

本说明书的一个示例性实施例还提供了一种主板，参考图8，所述主板包括：

集成电路部件101、功能器件200和连接所述集成电路部件101和所述功能器件200的多组信号线，每组所述信号线中的信号线的总实际长度或总等效长度相同，且每组所述信号线中存在不同长度的封装走线106和板级走线305，所述板级走线305为位于所述承载电路板表面的微带线或内部的带状线，所述封装走线106为位于所述集成电路系统中的走线。其中，微带线是由只在介质基片上的单一导体带构成的微波传输线；带状线是一条置于2个平行的地平面（或电源平面）之间的电介质之间的一根高频传输导线。一般来说，地平面与导线之间是绝缘介质。

在本实施例中，不要求一组信号线中的封装走线106彼此等长，也不要求一组信号线中的板级走线305彼此等长，而是要求每组信号线各自对应的总实际长度或总等效长度相同，如此的走线布置方式，降低了对同组的封装走线106和板级走线305的长度要求，有利于降低信号线设计和布置难度。同时无需分别按照同组封装走线106和板级走线305中的最长走线分别绕线，也有利于降低信号线的总长度，降低信号线布线所需面积，从而降低主板的整体成本。另外，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰，改善信号完整性问题。

本实施例中，集成电路部件101、功能器件200、封装走线106和板级走线305的具体限定可参考上文中的相关描述，本说明书在此不做赘述。

示例性计算机系统

本说明书实施例还提供了一种计算机系统，包括如上述任一实施例所述的主板。

其内部结构图可以如图9所示。该计算机系统包括通过系统总线连接的处理器、内存、扩展存储器、网络接口、输入设备和输出设备等。其中，处理器和内存可以集成于主板中，处理器用于提供计算和控制能力，内存可以为非易失性存储介质，该非易失性存储介质存储有操作系统和计算机程序。此外内存还可以包括其他的内存储器，该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。扩展存储器可以是通过扩展插槽等方式与系统总线连接，提供数据、程序等的扩展存储空间。网络接口用于与外部的终端通过网络连接通信。输出设备包括但不限于音箱、显示屏等。输入设备可以是显示屏上覆盖的触摸层，也可以是电子设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图9中示出的结构，仅仅是与本说明书实施例提供的主板相关的部分结构的框图，并不构成对本说明书实施例提供的计算机系统的限定，具体的计算机系统可以包括比图示中更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

本说明书实施例提供的计算机系统可以是个人或商用的电脑，也可以是服务器或服务器的一部分。本说明书对此并不做限定。

示例性方法

图10是本说明书一示例性实施例提供的信号线的设计方法的流程示意图，用于设计主板中连接集成电路部件和功能器件的信号线，该方法包括：

S101：获取连接所述集成电路系统和所述功能器件的多组信号线。

S102：将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线。其中，微带线是由只在介质基片上的单一导体带构成的微波传输线；带状线是一条置于2个平行的地平面（或电源平面）之间的电介质之间的一根高频传输导线。一般来说，地平面与导线之间是绝缘介质。

可选地，仍然参考图10，所述主板还包括：承载电路板和集成电路系统，所述承载电路板包括多组第一接触焊盘，所述集成电路系统包括集成电路部件和球栅阵列，所述球栅阵列包括接触焊球，所述第一接触焊盘与所述接触焊球接触；

所述获取连接所述集成电路系统和所述功能器件的多组信号线包括：

S1011：获取多组第一走线，每组所述第一走线包括一组第一子走线，每组所述第一子走线与一组所述第一接触焊盘对应不绕线连接。

S1012：获取多组第二走线，每组所述第二走线包括一组第二子走线，每组所述第二子走线与一组所述接触焊球对应不绕线连接，每组所述第一子走线通过一组所述接触焊球和一组所述第一接触焊盘与一组所述第二子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线。参考图11，图11示出了一组第一走线与一组第一接触焊盘303对应不绕线，以及一组第二走线与一组接触焊球对应不绕线连接时的示意图。

可选地，所述将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同包括：

S1021：获取所述第一子走线的初始长度，所述第一子走线的初始长度为所述功能器件和所述第一接触焊盘不绕线连接时的长度。

S1022：获取所述第二子走线的初始长度，所述第二子走线的初始长度为所述集成电路部件和所述接触焊球不绕线连接时的长度。

仍然参考图11，获取在图11所示的状态下，第一子走线的长度作为第一子走线的初始长度，获取第二子走线的长度作为第二子走线的初始长度。

S1023：将第一子走线和对应的第二子走线的初始长度对应相加，获得每组信号线中各信号线的初始总长度。

S1024：以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度。

其中，可选地，步骤S1024包括：

S10241：将每组所述信号线中初始总长度不等于所述目标长度的信号线作为待补偿信号线。

S10242：在所述待补偿信号线的所述第一子走线和/或所述第二子走线中设置绕线部分，以使所述待补偿信号线的总长度等于所述目标长度。

设置绕线部分后的信号线可参考图2-8。

应该理解的是，虽然图10的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本说明书中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图10中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

利用上述信号线设计方法形成的信号线的各个具体结构和有益效果可参考上文“示例性主板”的相关描述，本说明书在此不做赘述。

示例性装置

本说明书的一个或多个示例性实施例还提供了一种信号线设计装置，该信号线设计装置用于设计主板中连接集成电路部件和功能器件的信号线，所述信号线设计装置包括：

获取单元，用于获取连接所述集成电路系统和所述功能器件的多组信号线。

绕制单元，用于将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线。其中，微带线是由只在介质基片上的单一导体带构成的微波传输线；带状线是一条置于2个平行的地平面（或电源平面）之间的电介质之间的一根高频传输导线。一般来说，地平面与导线之间是绝缘介质。

可选地，所述主板还包括：承载电路板和集成电路系统，所述承载电路板包括多组第一接触焊盘，所述集成电路系统包括集成电路部件和球栅阵列，所述球栅阵列包括接触焊球，所述第一接触焊盘与所述接触焊球接触。

所述获取单元包括：

第一获取模块，用于获取多组第一走线，每组所述第一走线包括一组第一子走线，一组所述第一子走线与一组所述第一接触焊盘对应不绕线连接。

第二获取模块，用于获取多组第二走线，每组所述第二走线包括一组第二子走线，每组所述第二子走线与一组所述接触焊球对应不绕线连接，每组所述第一子走线通过一组所述接触焊球和一组所述第一接触焊盘与一组所述第二子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线。

可选地，所述绕制单元将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同具体用于，获取所述第一子走线的初始长度，所述第一子走线的初始长度为所述功能器件和所述第一接触焊盘不绕线连接时的长度，获取所述第二子走线的初始长度，所述第二子走线的初始长度为所述集成电路部件和所述接触焊球不绕线连接时的长度，将第一子走线和对应的第二子走线的初始长度对应相加，获得每组信号线中各信号线的初始总长度，以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度。

可选地，所述绕制单元以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度具体用于，将每组所述信号线中初始总长度不等于所述目标长度的信号线作为待补偿信号线，在所述待补偿信号线的所述第一子走线和/或所述第二子走线中设置绕线部分，以使所述待补偿信号线的总长度等于所述目标长度。

关于信号线设计装置各个单元执行步骤的具体限定可以参见上文中关于信号线设计方法的限定，在此不再赘述。上述信号线设计装置中的各个单元、模块可全部或部分通过软件、硬件及其组合来实现。上述各单元、模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

示例性电子设备

本说明书的一个或多个示例性实施例还提供了一种电子设备，该电子设备包括存储器和处理器，所述存储器中存储有计算机程序，所述计算机程序被处理器执行时实现本说明书上述“示例性方法”中描述的根据本说明书各种实施例的信号线设计方法。

示例性计算机程序产品和存储介质

除了上述方法和设备以外，本申请的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本申请各种实施例的信号线设计方法中的步骤。

所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本申请实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

此外，本申请的实施例还可以是存储介质，其上存储有计算机程序，计算机程序被处理器执行本说明书上述“示例性方法”部分中描述的根据本申请各种实施例的信号线设计方法中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink） DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对说明书范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本说明书的保护范围应以所附权利要求为准。

Claims (9)

1.一种主板，其特征在于，包括：

承载电路板，所述承载电路板包括功能器件和板级走线，所述板级走线为位于所述承载电路板表面的微带线或内部的带状线，所述板级走线包括与所述功能器件连接的多组第一走线，每组所述第一走线中包括至少两种不同长度的第一子走线；

位于所述承载电路板一侧的集成电路系统，所述集成电路系统包括集成电路部件和与所述集成电路部件连接的封装走线，所述封装走线为位于所述集成电路系统中的走线，所述封装走线包括多组第二走线，每组所述第二走线中包括至少两种不同长度的第二子走线，所述第二子走线与所述第一子走线对应连接，每组对应连接的所述第二子走线和所述第一子走线作为一组信号线；

每组信号线各自对应的总实际长度或总等效长度相同；

所述集成电路系统还包括：球栅阵列，所述球栅阵列包括多组接触焊球，每组所述接触焊球与一组所述第二走线对应连接；

所述承载电路板还包括：多组第一接触焊盘，所述第一接触焊盘与所述接触焊球接触；

在每组所述信号线中，所述信号线的长度等于目标长度，所述目标长度为一组所述信号线中，所述第一子走线的初始长度和对应的第二子走线的初始长度之和的最大值，所述第一子走线的初始长度为所述集成电路部件与接触焊球不绕线连接时的长度，所述第二子走线的初始长度为所述功能器件与所述第一接触焊盘不绕线连接时的长度。

2.根据权利要求1所述的主板，其特征在于，在一组所述信号线中，至少部分所述信号线包括绕线部分，所述绕线部分位于所述第二子走线和/或所述第一子走线中。

3.根据权利要求2所述的主板，其特征在于，所述绕线部分位于所述第二子走线和所述第一子走线中，且所述第一子走线中所包含的绕线部分的长度大于所述第二子走线中所包含的绕线部分的长度。

4.根据权利要求1-3任一项所述的主板，其特征在于，所述功能器件包括内存；

每组对应连接的所述第二子走线和所述第一子走线作为所述内存的一组平行信号线；

每组所述平行信号线包括一对用于传输时钟信号的信号线和多条用于传输数据的信号线。

5.一种计算机系统，其特征在于，包括：如权利要求1-4任一项所述的主板。

6.一种信号线的设计方法，其特征在于，用于设计主板中连接集成电路部件和功能器件的信号线，所述信号线的设计方法包括：

获取连接集成电路系统和所述功能器件的多组信号线；

将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线；

所述主板还包括：承载电路板和集成电路系统，所述承载电路板包括多组第一接触焊盘，所述集成电路系统包括集成电路部件和球栅阵列，所述球栅阵列包括接触焊球，所述第一接触焊盘与所述接触焊球接触；

所述获取连接所述集成电路系统和所述功能器件的多组信号线包括：

获取多组第一走线，每组所述第一走线包括一组第一子走线，每组所述第一子走线与一组所述第一接触焊盘对应不绕线连接；

获取多组第二走线，每组所述第二走线包括一组第二子走线，每组所述第二子走线与一组所述接触焊球对应不绕线连接，每组所述第一子走线通过一组所述接触焊球和一组所述第一接触焊盘与一组所述第二子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线；

所述将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同包括：

获取所述第一子走线的初始长度，所述第一子走线的初始长度为所述功能器件和所述第一接触焊盘不绕线连接时的长度；

获取所述第二子走线的初始长度，所述第二子走线的初始长度为所述集成电路部件和所述接触焊球不绕线连接时的长度；

将第一子走线和对应的第二子走线的初始长度对应相加，获得每组信号线中各信号线的初始总长度；

以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度。

7.根据权利要求6所述的方法，其特征在于，所述将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度包括：

将每组所述信号线中初始总长度不等于所述目标长度的信号线作为待补偿信号线；

在所述待补偿信号线的所述第一子走线和/或所述第二子走线中设置绕线部分，以使所述待补偿信号线的总长度等于所述目标长度。

8.一种信号线设计装置，其特征在于，用于设计主板中连接集成电路部件和功能器件的信号线，所述信号线设计装置包括：

获取单元，用于获取连接集成电路系统和所述功能器件的多组信号线；

绕制单元，用于将每组所述信号线中的多条信号线的总实际长度或总等效长度设置为彼此相同，且每组所述信号线中存在不同长度的封装走线和板级走线，所述板级走线为位于承载电路板表面的微带线或内部的带状线，所述封装走线为位于所述集成电路系统中的走线；

所述主板还包括：承载电路板和集成电路系统，所述承载电路板包括多组第一接触焊盘，所述集成电路系统包括集成电路部件和球栅阵列，所述球栅阵列包括接触焊球，所述第一接触焊盘与所述接触焊球接触；

所述获取单元包括：

第一获取模块，用于获取多组第一走线，每组所述第一走线包括一组第一子走线，一组所述第一子走线与一组所述第一接触焊盘对应不绕线连接；

第二获取模块，用于获取多组第二走线，每组所述第二走线包括一组第二子走线，每组所述第二子走线与一组所述接触焊球对应不绕线连接，每组所述第一子走线通过一组所述接触焊球和一组所述第一接触焊盘与一组所述第二子走线对应连接，一组对应连接的所述第二子走线和所述第一子走线作为一组信号线；

所述绕制单元具体用于，获取所述第一子走线的初始长度，所述第一子走线的初始长度为所述功能器件和所述第一接触焊盘不绕线连接时的长度，获取所述第二子走线的初始长度，所述第二子走线的初始长度为所述集成电路部件和所述接触焊球不绕线连接时的长度，将第一子走线和对应的第二子走线的初始长度对应相加，获得每组信号线中各信号线的初始总长度，以每组信号线中各信号线的初始总长度的最大值为目标长度，将每组所述信号线中的多条信号线的总实际长度或总等效长度均设置为所述目标长度。

9.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求6-7任一项所述的信号线的设计方法。

Images