CN114664777A - Qfn封装结构及其制造方法 - Google Patents

Qfn封装结构及其制造方法 Download PDF

Info

Publication number
CN114664777A
CN114664777A CN202210235890.9A CN202210235890A CN114664777A CN 114664777 A CN114664777 A CN 114664777A CN 202210235890 A CN202210235890 A CN 202210235890A CN 114664777 A CN114664777 A CN 114664777A
Authority
CN
China
Prior art keywords
fixing
base island
chip
qfn
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210235890.9A
Other languages
English (en)
Inventor
高云
刘庭
张月升
濮虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202210235890.9A priority Critical patent/CN114664777A/zh
Publication of CN114664777A publication Critical patent/CN114664777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种QFN封装结构及其制造方法，QFN封装结构包括封装框架、芯片和塑封层，封装框架包括至少一个基岛和分布于基岛周侧的管脚，芯片设置于基岛上并通过金属引线与管脚电性连接，塑封层包覆封装框架、芯片和金属引线，还包括：至少一个设置在基岛上的固定片；每个固定片上设置有至少一个连接带，连接带包括分别设置在固定片上的第一端和设置在管脚处的第二端，连接带连接基岛和管脚。通过在基岛上设置固定片，并在固定片上设置与管脚相连的连接带，利用连接带对管脚起到固定支持的作用，减少了管脚在制造运输过程中可能出现的下垂问题，并且固定片可以作为导电中转结构件，减少部分金属引线的线长，解决长线弧无法打线的问题。

Description

QFN封装结构及其制造方法
技术领域
本发明涉及电子封装技术领域，具体地涉及一种QFN封装结构及其制造方法。
背景技术
随着技术的发展，对芯片封装结构功能集成要求也越来越来高，因此出现了很多大尺寸的芯片封装结构，大尺寸的QFN(Quad Flat No-leads，方形扁平无引脚)封装结构内管脚较长且内管脚做半蚀刻设计，从而导致内管脚缺乏支撑，在制造运输过程中，由于内管脚自身的重力作用，其容易出现下垂的问题而造成焊线塌丝。
发明内容
本发明的目的在于提供一种QFN封装结构及其制造方法。
本发明提供一种QFN封装结构，其包括封装框架、芯片和塑封层，所述封装框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述芯片设置于基岛上并通过金属引线与所述管脚电性连接，所述塑封层包覆所述封装框架、所述芯片和所述金属引线，还包括：
至少一个设置在基岛上的固定片；
每个固定片上设置有至少一个连接带，所述连接带包括分别设置在所述固定片上的第一端和设置在所述管脚处的第二端，所述连接带连接所述基岛和所述管脚。
作为本发明的进一步改进，所述管脚由内侧的内管脚和外侧的外管脚组成，内管脚远离芯片一面做半蚀刻设计。
作为本发明的进一步改进，所述固定片邻近所述基岛边缘设置，所述连接带和所述金属引线并行设置，所述连接带第二端连接于与所述固定片相近的所述内管脚。
作为本发明的进一步改进，所述QFN封装结构包括至少两个所述固定片，且在所述基岛相对两个边上分别至少设置有一个所述固定片。
作为本发明的进一步改进，所述固定片包括固定层、导电层和设置于所述固定层与所述导电层之间的绝缘层，所述固定片通过所述固定层和所述基岛固定粘结。
作为本发明的进一步改进，所述固定层和所述导电层为铜层，所述绝缘层为设置于两层所述铜层之间的绝缘树脂层。
作为本发明的进一步改进，所述QFN封装结构还包括连接不同所述内管脚的连接筋，至少有一个所述连接带第二端连接至所述连接筋。
作为本发明的进一步改进，所述连接带为导电金属带。
作为本发明的进一步改进，所述芯片和所述固定片导电层之间通过所述金属引线电性连接，并通过所述导电金属带与所述管脚电性连接。
作为本发明的进一步改进，所述导电金属带为铝带或铝线。
本发明还提供一种QFN封装结构制作方法，包括步骤：
提供封装框架，将芯片置于封装框架的基岛上；
将至少一个固定片固定在所述基岛上；
在所述芯片和所述封装框架内管脚之间引金属引线；
在所述固定片和所述框架内管脚之间设置连接带。
作为本发明的进一步改进，“将至少一个固定片固定在所述基岛上”具体包括：
将两层铜片通过绝缘树脂胶粘合形成固定片；
将至少两个所述固定片固定在所述基岛边缘处，且在所述基岛相对两边上分别至少设置一个固定片。
作为本发明的进一步改进，还包括步骤：
在所述芯片和所述固定片之间引金属引线。
本发明的有益效果是：本发明通过在基岛上设置固定片，并在固定片上设置与内管脚相连的连接带，利用连接带对内管脚起到固定支持的作用，减少了内管脚在制造运输过程中可能出现的下垂问题，并且固定片可以作为导电中转结构件，减少部分金属引线的线长，解决长线弧无法打线的问题。
附图说明
图1是本发明一实施方式中的QFN封装结构示意图。
图2是本发明一实施方式中的固定片侧面示意图。
图3是本发明一实施方式中的QFN封装结构制造流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种QFN封装结构，其包括封装框架1、芯片2和塑封层(图中为便于说明结构，未示出)。封装框架1包括至少一个基岛11和分布于基岛11周侧的管脚12，在本实施方式中，封装框架1包括一个长方形基岛11和设置在基岛11四边周侧的管脚12。在其他实施方式中，也可根据封装结构功能需要，设置多个基岛，并相应调整管脚位置区域。
管脚12由内侧的内管脚121和外侧的外管脚122组成，内管脚121远离芯片一面做半蚀刻设计，外管脚122为实体。
芯片2设置于基岛11中心位置处，通过诸如导电银胶等导电胶粘结固定到基岛11上。芯片2边缘处设置有多个焊盘21，芯片2焊盘21与内管脚121之间焊接连接有金属引线3，使芯片2与管脚12电性连接。
塑封层以环氧树脂为基体，添加有固化剂、偶联剂等添加剂，其包覆封装框架1、芯片2和金属引线3，保护封装结构不受外接环境的影响，塑封层侧面和/或底面暴露出部分外管脚122，以作为QFN封装结构的外接引脚。
QFN封装结构还包括至少一个设置在基岛11上的固定片4，每个固定片4上设置有至少一个连接带5，连接带5包括分别设置在固定片4上的第一端和设置在内管脚121处的第二端，连接带5连接内管脚121和基岛11。连接带5具有一定的结构强度，分别连接内管脚121和基岛11，其可以起到对内管脚121的固定支持作用，提拉内管脚121，避免其在制造运输过程中出现下垂而造成金属引线3塌丝等问题。
固定片4设置在基岛11上，其起到作为连接带5与基岛11之间的连接件的作用，固定片4邻近基岛11边缘设置，从而可减小连接带5所需的长度，较短的连接带5相比于较长的连接带5具有更高的结构强度，从而将强连接带5对于内管脚121的固定支持作用。
进一步的，QFN封装结构包括至少两个固定片4，且在基岛11相对两个边上分别至少设置有一个固定片4，在相对两边上分别设置固定片4，并设置相应的连接带5，可以使基岛11周侧的管脚12受力更加均匀，从而整体提升管脚12的稳定性。示例性的，在本实施方式中，分别于基岛11两条相对边处设置有固定片4。在其他实施方中，对于尺寸较大的封装框架1，也可于三条边处或四条边处均设置一个固定片4，或者在某一条或某几条边上设置多个固定片4，以加强对内管脚121的支持作用。
进一步的，在本实施方式中，固定片4为复合多层结构，其包括固定层41、导电层42和设置于固定层41和导电层42之间的绝缘层43，固定片4通过固定层41和基岛11固定粘结。
具体的，固定层41和导电层42为铜层，绝缘层43为设置于两层铜层之间的绝缘树脂层。其中，固定层41与基岛11之间通过诸如导电胶等粘结材料固定粘结，采用铜作为其材料，可以加强固定片4与基岛11之间粘结强度，提高其可靠性。在其他实施方式中，固定层41也可采用其他板材材料，对此并没有严格限制。表面的铜层导电层42使得固定片4也可起到电信号传输的作用，从而使其成为金属引线3导电中转结构件，在其他实施方式中，导电层42也可采用其他具有优良导电性能的金属材料。由于需要避免金属引线3和基岛11之间出现短路现象，因此在固定层41和导电层42之间设置一层绝缘层43，在本实施方式中，绝缘层43为同时起到粘结固定作用的绝缘树脂层，绝缘的同时可以有效固定导电层42和固定层41。另外，由于绝缘层43内置于固定片4中，在制作过程中，固定片4和芯片2可在同一工序通过粘结材料固定到基岛11上，省时便捷，易于实施。
在本发明的其他实施方式中，固定片4也可只设置导电层42，将导电层42直接通过不导电胶粘结固定到基岛11上。
连接带5和金属引线3并行设置，连接带5第二端连接于与固定片4相近的内管脚121，以避免连接带5与金属引线3之间产生干涉，降低封装结构的可靠性。
进一步的，每个固定片4上可以设置多个连接带5，多个连接带5可以进一步加强对内管脚121的提拉固定作用。在本实施方中，每个固定片4上设置有三个连接带5。在其他实施方式中，也可根据封装框架1尺寸调节连接带5数量。
进一步的，连接带5为导电金属带，芯片2和固定片4的导电层42之间通过金属引线3电性连接，并通过连接带5与管脚12电性连接，从而以固定片4作为导电中转结构件，可以减少金属引线3的长度，解决许多长线弧无法打线问题。
具体的，导电金属带为铝带或铝线，其宽度大于金属引线3宽度，具有一定结构强度，能够有效对内管脚121起到固定支持作用。在其他实施方式中，也可使用粗铜带等，只要为具有一定结构强度的优良导电金属带即可。
在本实施方式中，QFN封装结构还包括连接不同内管脚121的连接筋13，至少有一个连接带5第二端连接至连接筋13。连接筋13将同电性管脚相连，可以拓展同电性管脚的焊线区域，从而在连接筋13上设置多条金属引线3。将连接带5直接固定在连接筋13上，能够提高对重量较大的连接筋13的支持作用，并且由于具有一定长度的连接筋13在内管脚12间具有较长的跨度，连接带5直接与其相连，也能使其对内管脚121的作用力分布更加均匀。示例性的，在本实施方中，封装框架1具有两个连接筋13，每个固定片4上分别设置三个连接带5与连接筋13相连。
本发明还提供一种QFN封装结构制作方法，包括步骤：
S1：提供封装框架1，将芯片2置于封装框架1的基岛11上。
S2：将至少一个固定片4固定在基岛11上。
步骤S2具体包括：
将两层铜片通过绝缘树脂胶粘合形成固定片4；
将至少两个固定片4通过导电胶固定在基岛11边缘处，且在基岛11相对两边上分别至少设置一个固定片4。
需要说明的是，步骤S2和步骤S1中的“将芯片2置于封装框架1的基岛11上”可以同时进行，也可分步进行，可以根据生产需要而具体调整步骤顺序。
S3：在芯片2和封装框架1内管脚121之间引金属引线3。
S4：在固定片4和框架内管脚121之间设置连接带5。
具体的，连接带5为导电金属带。
进一步的，在本发明一些实施方式中，于步骤S4之后还包括步骤：
在所述芯片和所述固定片之间引金属引线3。
综上所述，本发明通过在基岛上设置固定片，并在固定片上设置与内管脚相连的连接带，利用连接带对内管脚起到固定支持的作用，减少了内管脚在制造运输过程中可能出现的下垂问题，并且固定片可以作为导电中转结构件，减少部分金属引线的线长，解决长线弧无法打线的问题。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (13)

1.一种QFN封装结构，其包括封装框架、芯片和塑封层，所述封装框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述芯片设置于基岛上并通过金属引线与所述管脚电性连接，所述塑封层包覆所述封装框架、所述芯片和所述金属引线，其特征在于，还包括：
至少一个设置在基岛上的固定片；
每个固定片上设置有至少一个连接带，所述连接带包括分别设置在所述固定片上的第一端和设置在所述管脚处的第二端，所述连接带连接所述基岛和所述管脚。
2.根据权利要求1所述的QFN封装结构，其特征在于，所述管脚由内侧的内管脚和外侧的外管脚组成。
3.根据权利要求2所述的QFN封装结构，其特征在于，所述固定片邻近所述基岛边缘设置，所述连接带和所述金属引线并行设置，所述连接带第二端连接于与所述固定片相近的所述内管脚。
4.根据权利要求3所述的QFN封装结构，其特征在于，所述QFN封装结构包括至少两个所述固定片，且在所述基岛相对两个边上分别至少设置有一个所述固定片。
5.根据权利要求4所述的QFN封装结构，其特征在于，所述固定片包括固定层、导电层和设置于所述固定层与所述导电层之间的绝缘层，所述固定片通过所述固定层和所述基岛固定粘结。
6.根据权利要求5所述的QFN封装结构，其特征在于，所述固定层和所述导电层为铜层，所述绝缘层为设置于两层所述铜层之间的绝缘树脂层。
7.根据权利要求6所述的QFN封装结构，其特征在于，所述QFN封装结构还包括连接不同所述内管脚的连接筋，至少有一个所述连接带第二端连接至所述连接筋。
8.根据权利要求6所述的QFN封装结构，其特征在于，所述连接带为导电金属带。
9.根据权利要求8所述的QFN封装结构，其特征在于，所述芯片和所述固定片导电层之间通过所述金属引线电性连接，并通过所述导电金属带与所述内管脚电性连接。
10.根据权利要求8所述的QFN封装结构，其特征在于，所述导电金属带为铝带或铝线。
11.一种QFN封装结构制作方法，其特征在于，包括步骤：
提供封装框架，将芯片置于封装框架的基岛上；
将至少一个固定片固定在所述基岛上；
在所述芯片和所述封装框架内管脚之间引金属引线；
在所述固定片和所述框架内管脚之间设置连接带。
12.根据权利要求11所述的QFN封装结构制作方法，其特征在于，“将至少一个固定片固定在所述基岛上”具体包括：
将两层铜片通过绝缘树脂胶粘合形成固定片；
将至少两个所述固定片固定在所述基岛边缘处，且在所述基岛相对两边上分别至少设置一个固定片。
13.根据权利要求11所述的QFN封装结构制作方法，其特征在于，还包括步骤：
在所述芯片和所述固定片之间引金属引线。
CN202210235890.9A 2022-03-11 2022-03-11 Qfn封装结构及其制造方法 Pending CN114664777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210235890.9A CN114664777A (zh) 2022-03-11 2022-03-11 Qfn封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210235890.9A CN114664777A (zh) 2022-03-11 2022-03-11 Qfn封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114664777A true CN114664777A (zh) 2022-06-24

Family

ID=82029390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210235890.9A Pending CN114664777A (zh) 2022-03-11 2022-03-11 Qfn封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114664777A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115632038A (zh) * 2022-12-22 2023-01-20 紫光同芯微电子有限公司 一种芯片封装结构及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161903A (ja) * 1993-12-06 1995-06-23 Mitsubishi Electric Corp 半導体装置
JPH08111492A (ja) * 1994-10-06 1996-04-30 Nec Corp 樹脂封止型半導体装置
JP2006028242A (ja) * 2004-07-13 2006-02-02 Tomoegawa Paper Co Ltd 電子部品用接着テープおよび電子部品
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
CN102891125A (zh) * 2011-07-20 2013-01-23 南茂科技股份有限公司 芯片封装结构及其制作方法
CN103137498A (zh) * 2011-12-02 2013-06-05 南茂科技股份有限公司 半导体封装结构及其制作方法
CN203118937U (zh) * 2013-02-01 2013-08-07 苏州固锝电子股份有限公司 便于定位的半导体封装结构
CN204011408U (zh) * 2014-07-29 2014-12-10 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN212750882U (zh) * 2020-07-22 2021-03-19 苏州固锝电子股份有限公司 通讯产品用电子器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161903A (ja) * 1993-12-06 1995-06-23 Mitsubishi Electric Corp 半導体装置
JPH08111492A (ja) * 1994-10-06 1996-04-30 Nec Corp 樹脂封止型半導体装置
JP2006028242A (ja) * 2004-07-13 2006-02-02 Tomoegawa Paper Co Ltd 電子部品用接着テープおよび電子部品
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
CN102891125A (zh) * 2011-07-20 2013-01-23 南茂科技股份有限公司 芯片封装结构及其制作方法
CN103137498A (zh) * 2011-12-02 2013-06-05 南茂科技股份有限公司 半导体封装结构及其制作方法
CN203118937U (zh) * 2013-02-01 2013-08-07 苏州固锝电子股份有限公司 便于定位的半导体封装结构
CN204011408U (zh) * 2014-07-29 2014-12-10 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN212750882U (zh) * 2020-07-22 2021-03-19 苏州固锝电子股份有限公司 通讯产品用电子器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115632038A (zh) * 2022-12-22 2023-01-20 紫光同芯微电子有限公司 一种芯片封装结构及方法

Similar Documents

Publication Publication Date Title
US6946722B2 (en) Multi-part lead frame with dissimilar materials
CN100547777C (zh) 具有不对称引线框连接的电路小片封装
JP3337224B2 (ja) 半導体装置
US20100213587A1 (en) Electronic device
JPH0546045U (ja) 半導体パツケージ
CN114664777A (zh) Qfn封装结构及其制造方法
US20080128741A1 (en) Leadframe and Semiconductor Package
CN212848364U (zh) 多基岛引线框架的封装结构
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
CN107342276B (zh) 半导体器件及相应方法
CN100524722C (zh) 无外引脚导线架的封装结构
CN114664778A (zh) Qfn封装结构及其制造方法
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
KR20010025874A (ko) 멀티 칩 반도체 패키지
CN115706070A (zh) Qfn封装结构及其制作方法
CN216389351U (zh) 引线框架和半导体器件
CN218957727U (zh) 半导体器件
USRE38043E1 (en) Lead frame
US6093959A (en) Lead frame having supporters and semiconductor package using same
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN218385199U (zh) 一种双基岛封装结构
CN216413069U (zh) 一种多芯片贴片式封装导线架
CN219811495U (zh) 一种导线架料带与封装结构
CN218769522U (zh) 一种窄间距的贴片封装引线框架
CN115172355A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination