CN219811495U - 一种导线架料带与封装结构 - Google Patents
一种导线架料带与封装结构 Download PDFInfo
- Publication number
- CN219811495U CN219811495U CN202321098616.8U CN202321098616U CN219811495U CN 219811495 U CN219811495 U CN 219811495U CN 202321098616 U CN202321098616 U CN 202321098616U CN 219811495 U CN219811495 U CN 219811495U
- Authority
- CN
- China
- Prior art keywords
- insulating
- lead
- frame
- disposed
- ribs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title abstract description 16
- 238000004806 packaging method and process Methods 0.000 title abstract description 14
- 239000000853 adhesive Substances 0.000 claims abstract description 18
- 230000001070 adhesive effect Effects 0.000 claims abstract description 18
- 239000003292 glue Substances 0.000 claims description 19
- 239000008393 encapsulating agent Substances 0.000 claims description 5
- 238000004378 air conditioning Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 230000005484 gravity Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种导线架料带与封装结构,导线架料带包括框体、多个第一导脚、多个第二导脚、多个绝缘胶及多个第一绝缘连接架,框体包括平行的两个侧框条及多个连接肋,各连接肋连接在各侧框条之间,第一导脚自连接肋延伸并具有第一端部,第二导脚自连接肋反向延伸且与相邻的连接肋的第一导脚相对配置,第二导脚具有第二端部,各绝缘胶分别设于各第一端部及各第二端部,各第一绝缘连接架跨接在相邻的两个连接肋的第一端部与第二端部且与各绝缘胶黏合。凭借这样的设置,可避免导线架料带在制程中各导脚因晃动而导致产生弯折、断裂或损伤的情况,并且提升各制程的稳定性以提升良品率。
Description
技术领域
本实用新型有关于半导体领域,尤指一种半导体领域中的导线架料带与封装结构。
背景技术
一般半导体芯片的导线架料带大多具有多个悬空的导脚,而在封装制程中,会先将所需的晶粒固定在导线架料带的导脚上,再通过打线技术将多个导线的两端固定在晶粒与各导脚上,最后以封装胶体将整个半导体芯片密封。
由此可知,导线架料带在完成密封封装前需要经过多个制程的工序,并且在各个制程之间亦需要对导线架料带进行移载与运输,使得导线架料带上的各个导脚会因为悬空而受到重力所产生的力矩影响导致晃动,从而在移载、运输、固晶、打线或封装等过程中产生弯折、断裂或损伤的情况,因而无法使用需要报废回收,不仅造成生产成本及工时的增加,亦大幅降低了芯片良品率及生产效率。
有鉴于此,本发明人遂针对上述现有技术的缺失,特潜心研究并配合学理的运用,尽力解决上述的问题点,即成为本发明人改良的目标。
实用新型内容
本实用新型的主要目的,在于能够避免导线架料带与封装结构在制程中各导脚与各导线因晃动而导致产生弯折、断裂或损伤的情况,并提升打线时的稳定性。
为了达成上述的目的,本实用新型提供一种导线架料带,包括一框体、多个第一导脚、多个第二导脚、多个绝缘胶及多个第一绝缘连接架,框体包括一对侧框条及多个连接肋,各侧框条沿一纵向延伸且相互平行地间隔配置,各连接肋分别垂直连接在各侧框条的间,各第一导脚分别自每一连接肋沿纵向延伸而出,每一第一导脚具有一第一端部,各第二导脚分别自每一连接肋沿纵向的反向延伸而出且与相邻的连接肋的第一导脚相对配置,每一第二导脚具有一第二端部,各绝缘胶分别设置在各第一端部及各第二端部上,各第一绝缘连接架分别跨接在相邻的两个连接肋的第一端部与第二端部,且每一第一绝缘连接架与对应的第一端部及第二端部上的该绝缘胶黏合。
于本实用新型的一实施例中,还包括多个第三导脚及多个第四导脚,各第三导脚分别自每一连接肋沿纵向延伸而出,每一第三导脚具有一第三端部,各第四导脚分别自每一连接肋沿纵向的反向延伸而出且与相邻的连接肋的第三导脚相对配置,每一第四导脚具有一第四端部。
于本实用新型的一实施例中,还包括多个第二绝缘连接架,各第二绝缘连接架分别跨接在相邻的两个连接肋的第三端部与第四端部。
于本实用新型的一实施例中,各绝缘胶还设置在各第三端部与各第四端部上,且每一第二绝缘连接架与对应的第三端部及第四端部上的该绝缘胶黏合。
为了达成上述的目的,本实用新型还提供一种封装结构,包括一第一导脚、一第二导脚、多个绝缘胶、一第一绝缘连接架及一IC晶粒,第一导脚具有一第一端部,第二导脚与第一导脚相对配置,第二导脚具有一第二端部,各绝缘胶分别设置在第一端部及第二端部上,第一绝缘连接架跨接且黏合在第一端部与第二端部的该绝缘胶上,IC晶粒设置在第二端部上。
于本实用新型的一实施例中,还包括一绝缘块,绝缘块设置在IC晶粒上。
于本实用新型的一实施例中,还包括一LED晶粒,LED晶粒设置在绝缘块上。
于本实用新型的一实施例中,还包括一第一导线,第一导线的两端分别和LED晶粒与第一端部电性连接。
于本实用新型的一实施例中,还包括一第三导脚、一第四导脚、一第二绝缘连接架、一第三导线及一第四导线,第三导脚具有一第三端部,第四导脚与第三导脚相对配置且具有一第四端部,各绝缘胶还设置在第三端部及第四端部上,第二绝缘连接架跨接且黏合在第三端部与第四端部的该绝缘胶上,第三导线的两端分别和LED晶粒与第三端部电性连接,第四导线的两端分别和LED晶粒与第四端部电性连接。
于本实用新型的一实施例中,还包括一封装胶体,封装胶体密封包覆第一端部、第二端部、第三端部、第四端部、第一绝缘连接架、第二绝缘连接架、绝缘块、IC晶粒、LED晶粒、第一导线、第三导线及第四导线。
本实用新型的导线架料带与封装结构,通过将第一绝缘连接架以绝缘胶黏合在第一导脚的第一端部与第二导脚的第二端部上以及将第二绝缘连接架以绝缘胶黏合在第三导脚的第三端部与第四导脚的第四端部上,能够避免导线架料带与封装结构的各导脚与各导线在输送、固晶、打线或其他制程中因晃动而导致产生弯折、断裂或损伤的情况,并且有效提升打线时的稳定性,从而有效确保制程的良品率。
附图说明
图1为本实用新型的框体与各导脚的立体外观图。
图2为本实用新型的导线架料带的立体外观图。
图3为本实用新型的导线架料带的侧视图。
图4为本实用新型的封装结构的立体外观图。
图5为本实用新型的封装结构的俯视图。
图6为本实用新型另一实施例的封装结构的俯视图。
图中标示如下:
10:框体
11:侧框条
12:连接肋
21:第一导脚
211:第一端部
22:第二导脚
221:第二端部
23:第三导脚
231:第三端部
24:第四导脚
241:第四端部
30:绝缘胶
41:第一绝缘连接架
42:第二绝缘连接架
43:绝缘块
50:IC晶粒
60:LED晶粒
71:第一导线
73:第三导线
74:第四导线
80:封装胶体
D:纵向
具体实施方式
在本实用新型的描述中,需要理解的是,术语“前侧”、“后侧”、“左侧”、“右侧”、“前端”、“后端”、“末端”、“纵向”、“横向”、“垂向”、“顶部”、“底部”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅为了便于描述本实用新型和简化描述,并非指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不应理解为对本实用新型的限制条件。
如本文中所使用的,诸如“第一”、“第二”、“第三”、“第四”及“第五”等用语描述了各种元件、组件、区域、层及/或部分,这些元件、组件、区域、层及/或部分不应受这些术语的限制。这些术语仅可用于将一个元素、组件、区域、层或部分与另一个做区分。除非上下文明确指出,否则本文中使用的诸如“第一”、“第二”、“第三”、“第四”及“第五”的用语并不暗示顺序或次序。
有关本实用新型的详细说明及技术内容,将配合附图说明如下,然而所附图仅作为说明用途,并非用于局限本实用新型。
本实用新型提供了一种导线架料带,请参照图1至图3,其主要包括一框体10、多个第一导脚21、多个第二导脚22、多个绝缘胶30及多个第一绝缘连接架41。
于本实施例中,框体10包括一对侧框条11及多个连接肋12,但本实用新型不以此为限,框体10也可以是其他形式,仅用于支撑连接各第一导脚21、各第二导脚22与后述的各第三导脚23与各第四导脚24,因此可以理解框体10与各第一导脚21、各第二导脚22、各第三导脚23与各第四导脚24为一体成型。于本实施例中,框体10与各导脚(包含各第一导脚21、各第二导脚22、各第三导脚23与各第四导脚24)为铁、铜或其合金等导电性材质,以实现电性传导,但本实用新型不以此为限。两个侧框条11沿着一纵向D延伸,并且彼此相互平行地间隔配置。各连接肋12分别垂直连接在各侧框条11之间。且各连接肋12彼此等距排列配置。
每一第一导脚21自每一连接肋12的一侧沿着纵向D延伸而出,亦即于各附图中各第一导脚21由各连接肋12的右侧垂直延伸而出。每一第二导脚22自每一连接肋12的另一侧沿着纵向D的反向延伸而出,并且与相邻的连接肋12的第一导脚21相对配置,亦即于各附图中各第二导脚22由各连接肋12的左侧垂直延伸而出。每一第一导脚21的末端具有一第一端部211。每一第二导脚22的末端具有一第二端部221。因此,在任两个相邻的连接肋12之间,第一端部211与第二端部221彼此相对地邻近配置。
各绝缘胶30分别设置在各第一端部211及各第二端部221上。具体而言,绝缘胶30分别设置在第一端部211及第二端部221的上表面,且位在第一端部211与第二端部221上表面的靠近外侧处,从而方便后续的晶粒设置与打线作业。各第一绝缘连接架41分别跨接在相邻的两个连接肋12的第一端部211与第二端部221上,且每一第一绝缘连接架41与对应的第一端部211及第二端部221上的该绝缘胶30黏合。
于本实施例中,本实用新型的导线架料带还包括多个第三导脚23、多个第四导脚24及多个第二绝缘连接架42。每一第三导脚23自每一连接肋12的一侧沿纵向D延伸而出。具体而言,每一第三导脚23与每一第一导脚21从每一连接肋12的同一侧边延伸而出,亦即于各附图中各第三导脚23由各连接肋12的右侧垂直延伸而出。每一第四导脚24自每一连接肋12的另一侧沿纵向D的反向延伸而出,并且与相邻的连接肋12的第三导脚23相对配置。具体而言,每一第四导脚24与每一第二导脚22从每一连接肋12的同一侧边延伸而出,亦即于各附图中各第四导脚24由各连接肋12的左侧垂直延伸而出。据此,如图1及图2所示,本实施例中的每一连接肋12的右侧延伸出一第一导脚21与一第三导脚23,每一连接肋12的左侧则延伸出一第二导脚22与一第四导脚24。
每一第三导脚23具有一第三端部231。每一第四导脚24具有一第四端部241。因此,在任两个相邻的连接肋12之间,第三端部231与第四端部241彼此相对地邻近配置。而且,本实施例中的各绝缘胶30除了设置在各第一端部211及各第二端部221上外,还设置在各第三端部231与各第四端部241上。具体而言,绝缘胶30分别设置在第三端部231及第四端部241的上表面,且位于第三端部231及第四端部241上表面的靠近外侧处,从而方便后续的晶粒设置与打线作业。各第二绝缘连接架42分别跨接在相邻的二连接肋12的第三端部231与第四端部241上,且每一第二绝缘连接架42与对应的第三端部231及第四端部241上的该绝缘胶30黏合。
借此,本实用新型的导线架料带在任两个相邻的连接肋12之间,第一绝缘连接架41通过绝缘胶30而黏合在第一端部211与第二端部221的上表面,使得第一导脚21的第一端部211与第二导脚22的第二端部221不会因重力所产生的力矩而大幅度晃动,而第二绝缘连接架42通过绝缘胶30而黏合在第三端部231与第四端部241的上表面,使得第三导脚23的第三端部231与第四导脚24的第四端部241不会因重力所产生的力矩而大幅度晃动,因此能够有效地确保各导脚在后续的其他制程(如:运输、固晶、打线或封装等)不会产生弯折、断裂或损伤的情况,以提升后续制程的稳定性。且由于各第一绝缘连接架41与各第二绝缘连接架42不影响芯片运作,因此在后续的制程完成后也不需要将各第一绝缘连接架41与各第二绝缘连接架42移除,从而能够节省工序。
请接着参照图4及图5,本实用新型还提供一种封装结构,其主要包括一IC晶粒50以及如前所述的一第一导脚21、如前所述的一第二导脚22、如前所述的多个绝缘胶30、如前所述的一第一绝缘连接架41。
第一导脚21具有第一端部211。第二导脚22与第一导脚21相对配置且具有第二端部221。各绝缘胶30分别设置在第一端部211及第二端部221的上表面外侧。第一绝缘连接架41跨接且黏合在第一端部211与第二端部221的该绝缘胶30上。IC晶粒50设置在第二端部221上。具体而言,IC晶粒50设置在第二端部221的上表面内侧而与第一绝缘连接架41为相邻地内外配置。
进一步说明,本实用新型的封装结构还包括一绝缘块43、一LED晶粒60及一第一导线71。绝缘块43设置在IC晶粒50的上表面。LED晶粒60设置在绝缘块43的上表面。第一导线71的两端分别和LED晶粒60与第一端部211的上表面电性连接。
于本实施例中,本实用新型的封装结构还包括一第三导线73、一第四导线74以及如前所述的一第三导脚23、如前所述的一第四导脚24与如前所述的一第二绝缘连接架42。其中,第三导脚23具有第三端部231。第四导脚24与第三导脚23相对配置且具有一第四端部241。各绝缘胶30还设置在第三端部231及第四端部241的上表面。第二绝缘连接架42跨接且黏合在第三端部231与第四端部241的该绝缘胶30上。第三导线73的两端分别和LED晶粒60与第三端部231的上表面电性连接。第四导线74的两端分别和LED晶粒60与第四端部241的上表面电性连接。
参阅图5,当依序完成IC晶粒50、绝缘块43、LED晶粒60的设置以及各导线(第一导线71、第三导线73、第四导线71)的打线制程后,会再设置一封装胶体80。封装胶体80密封包覆第一端部211、第二端部221、第三端部231、第四端部241、第一绝缘连接架41、第二绝缘连接架42、绝缘块43、IC晶粒50、LED晶粒60、第一导线71、第三导线73及第四导线74,并且露出第一导脚21的一部份、第二导脚22的一部份、第三导脚23的一部份与第四导脚24的一部份,以增强防尘及防水效果。于本实施例中,封装胶体80为环氧树脂等高分子聚合物,但本实用新型不以此为限。
另外,当进行封装胶体80的灌胶制程时,通过第一绝缘连接架41与第二绝缘连接架42对于第一端部211、第二端部221、第三端部231及第四端部241的支撑连接,亦能够减缓灌胶时的冲击力,从而提升灌胶时的稳定性,以避免第一导脚21、第二导脚22、第三导脚23与第四导脚24因灌胶的冲击力而过度弯曲导致影响封胶后的密封效果。
本实用新型的导线架料带与封装结构,通过将第一绝缘连接架41以绝缘胶30黏合在第一导脚21的第一端部211与第二导脚22的第二端部221上以及将第二绝缘连接架42以绝缘胶30黏合在第三导脚23的第三端部231与第四导脚24的第四端部241上,能够避免导线架料带与封装结构的各导脚与各导线在输送、固晶、打线、封装或其他制程中因晃动而导致产生弯折、断裂或损伤的情况,并提升打线时的稳定性,从而有效确保制程的良品率。
请接着参阅图6,为本实用新型的另一实施例,其主要差别在于框体10的形式,具体说明如下。本实施例中的框体10包括一对侧框条11及一对连接肋12。两个侧框条11彼此相互平行地间隔配置。各连接肋12分别对应各侧框条11连接。每一连接肋12包括多个垂直连接肋与一平行连接肋,平行连接肋与对应的侧框条11平行,且两者之间经由各垂直连接肋垂直连接。于本实施例中,每一第一导脚21与每一第三导脚23自图6左侧连接肋12的平行连接肋向右垂直延伸而出,每一第二导脚22与每一第四导脚24则自图6右侧连接肋12的平行连接肋向左垂直延伸而出。据此,本实施例所形成的封装结构仍与第一实施例相同,然而由于框体10的形式差异,因此本实施例所形成的多个封装结构呈现上下排列,与第一实施例的多个封装结构呈现左右并排不同,以能够因应不同制程设备的进料方向来做选择使用。
Claims (11)
1.一种导线架料带,其特征在于,包括:
一框体,包括一对侧框条及多个连接肋,该一对侧框条沿一纵向延伸且相互平行地间隔配置,各该连接肋分别垂直连接在该一对侧框条之间;
多个第一导脚,分别自每一该连接肋沿该纵向延伸而出,每一该第一导脚具有一第一端部;
多个第二导脚,分别自每一该连接肋沿该纵向的反向延伸而出,且与相邻的该连接肋的该第一导脚相对配置,每一该第二导脚具有一第二端部;
多个绝缘胶,分别设置在各该第一端部及各该第二端部上;及
多个第一绝缘连接架,分别跨接在相邻的两个该连接肋的该第一端部与该第二端部,且每一该第一绝缘连接架与对应的该第一端部及该第二端部上的该绝缘胶黏合。
2.根据权利要求1所述的导线架料带,其特征在于,还包括多个第三导脚及多个第四导脚,各该第三导脚分别自每一该连接肋沿该纵向延伸而出,每一该第三导脚具有一第三端部,各该第四导脚分别自每一该连接肋沿该纵向的反向延伸而出且与相邻的该连接肋的该第三导脚相对配置,每一该第四导脚具有一第四端部。
3.根据权利要求2所述的导线架料带,其特征在于,还包括多个第二绝缘连接架,各该第二绝缘连接架分别跨接在相邻的两个该连接肋的该第三端部与该第四端部。
4.根据权利要求3所述的导线架料带,其特征在于,各该绝缘胶还设置在各该第三端部与各该第四端部上,且每一该第二绝缘连接架与对应的该第三端部及该第四端部上的该绝缘胶黏合。
5.一种封装结构,其特征在于,包括:
一第一导脚,具有一第一端部;
一第二导脚,与该第一导脚相对配置,该第二导脚具有一第二端部;
多个绝缘胶,分别设置在该第一端部及该第二端部上;
一第一绝缘连接架,跨接且黏合在该第一端部与该第二端部的该绝缘胶上;及
一IC晶粒,设置在该第二端部上。
6.根据权利要求5所述的封装结构,其特征在于,还包括一绝缘块,该绝缘块设置在该IC晶粒上。
7.根据权利要求6所述的封装结构,其特征在于,还包括一LED晶粒,该LED晶粒设置在该绝缘块上。
8.根据权利要求7所述的封装结构,其特征在于,还包括一第一导线,该第一导线的两端分别和该LED晶粒与该第一端部电性连接。
9.根据权利要求8所述的封装结构,其特征在于,还包括一第三导脚、一第四导脚、一第二绝缘连接架、一第三导线及一第四导线,该第三导脚具有一第三端部,该第四导脚与该第三导脚相对配置且具有一第四端部,各该绝缘胶还设置在该第三端部及该第四端部上,该第二绝缘连接架跨接且黏合在该第三端部与该第四端部的该绝缘胶上,该第三导线的两端分别和该LED晶粒与该第三端部电性连接,该第四导线的两端分别和该LED晶粒与该第四端部电性连接。
10.根据权利要求9所述的封装结构,其特征在于,还包括一封装胶体,该封装胶体密封包覆该第一端部、该第二端部、该第三端部、该第四端部、该第一绝缘连接架、该第二绝缘连接架、该绝缘块、该IC晶粒、该LED晶粒、该第一导线、该第三导线及该第四导线。
11.根据权利要求5所述的封装结构,其特征在于,还包括一第三导脚、一第四导脚及一第二绝缘连接架,该第三导脚具有一第三端部,该第四导脚与该第三导脚相对配置且具有一第四端部,各该绝缘胶还设置在该第三端部及该第四端部上,该第二绝缘连接架跨接且黏合在该第三端部与该第四端部的该绝缘胶上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112204230U TWM645673U (zh) | 2023-05-03 | 2023-05-03 | 導線架料帶與封裝結構 |
TW112204230 | 2023-05-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219811495U true CN219811495U (zh) | 2023-10-10 |
Family
ID=88215008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321098616.8U Active CN219811495U (zh) | 2023-05-03 | 2023-05-09 | 一种导线架料带与封装结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN219811495U (zh) |
TW (1) | TWM645673U (zh) |
-
2023
- 2023-05-03 TW TW112204230U patent/TWM645673U/zh unknown
- 2023-05-09 CN CN202321098616.8U patent/CN219811495U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWM645673U (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030741B2 (en) | Electronic device | |
US6949816B2 (en) | Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same | |
US20100032819A1 (en) | Compact Co-packaged Semiconductor Dies with Elevation-adaptive Interconnection Plates | |
CN102903693A (zh) | 功率器件封装模块及其制造方法 | |
US8288858B2 (en) | Semiconductor device | |
US20210028093A1 (en) | Integrated circuit chip with a vertical connector | |
US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
US11152288B2 (en) | Lead frames for semiconductor packages | |
EP0447922B1 (en) | Resin seal type semiconductor device | |
US7566953B2 (en) | Leadframe designs for plastic overmold packages | |
CN219811495U (zh) | 一种导线架料带与封装结构 | |
US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
CN107534036A (zh) | 用于具有垂直堆叠的芯片和组件的电子系统的引线框架 | |
CN116487362A (zh) | 电子器件的封装结构及其制作方法 | |
US8217505B2 (en) | Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same | |
US20140239359A1 (en) | Semiconductor device | |
US9818675B2 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
WO2019137117A1 (zh) | 半导体器件及用于半导体器件的引线框 | |
US8304865B2 (en) | Leadframe and chip package | |
CN101483164B (zh) | 半导体封装结构 | |
CN205488099U (zh) | 半导体装置 | |
CN210575930U (zh) | 一种sop封装结构 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |