CN107534036A - 用于具有垂直堆叠的芯片和组件的电子系统的引线框架 - Google Patents

用于具有垂直堆叠的芯片和组件的电子系统的引线框架 Download PDF

Info

Publication number
CN107534036A
CN107534036A CN201680028357.8A CN201680028357A CN107534036A CN 107534036 A CN107534036 A CN 107534036A CN 201680028357 A CN201680028357 A CN 201680028357A CN 107534036 A CN107534036 A CN 107534036A
Authority
CN
China
Prior art keywords
lead frame
sub
lead
pad
neck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680028357.8A
Other languages
English (en)
Other versions
CN107534036B (zh
Inventor
A·F·斌阿卜杜勒阿齐兹
S·L·W·芬
L·H·M·尤金李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107534036A publication Critical patent/CN107534036A/zh
Application granted granted Critical
Publication of CN107534036B publication Critical patent/CN107534036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

在所描述的示例中，一种用于电子系统的引线框架(100)包括通过链路(150)连接到第二子引线框架(120)的第一子引线框架(110)。第一和第二子引线框架(110,120)通过连接杆(111,121)连接到框架(130)。每个链路(150)具有适用于弯曲链路(150)的颈(151)，颈(151)排列成线(170)，其可操作为用于朝向第一子引线框架(110)弯曲第二子引线框架(120)的轴，其中颈(151)可操作为旋转枢轴。

Description

用于具有垂直堆叠的芯片和组件的电子系统的引线框架
技术领域
本发明涉及半导体器件和工艺，且更具体地，涉及具有多个引线框架的封装的电子系统的结构和制造方法，该多个引线框架通过连同半导体芯片和无源组件折叠而垂直堆叠。
背景技术
为了减少将半导体器件装配成电子产品(例如手持电话)所需的电路板面积，如今的半导体器件常在封装的内部使用垂直堆叠的芯片。这些芯片堆叠常包括有明显不同尺寸的芯片，其主要由引线键合技术装配在中介层(interposer)上，该中介层通常采用刚性材料(如陶瓷)或纤维增强型塑料(如FR-4等)制成。
在整个系统被密封在封装的应用中，期望将无源组件(如电容器、电阻器和电感器)添加到堆叠的芯片，并且将组件并入封装中而没有将垂直堆叠过度复杂化。对于这种集成尤其是在电力和转换器系统中经常实践的解决方案是使用第一金属引线框架和第二金属引线框架作为一种方法，以同时提供以下益处：明显更多的输入/输出，自由选择不同尺寸芯片和重新路由的需求，基于芯片中接触接头和低k电介质的降低的压力且基于减小的封装翘曲的更高的可靠性，以及由于避免引线键合导致的减小的封装厚度。
当系统的装配顺序地涉及两个引线框架时，工艺流程需要注意第二引线框架与第一个引线框架仔细对齐——该工艺涉及许多人工操作和共面性控制。例如，在一些器件中，用于信号连接的第一引线框架涉及通过紧密的键合线阵列连接到芯片终端的大量引线；信号连接沿着半导体芯片的两个相对侧面对齐。并且，电源通过涉及少量引线的第二引线框架提供，但需要宽的几何结构。电源引线优选地通过焊料球附接到芯片，并且需要沿着剩下的两个芯片侧面仔细定位。
发明内容
在所描述的示例中，第一子引线框架通过链路连接到第二子框架，使得每个链路具有适用于弯曲链路的颈/颈状部(neck)。邻近链路的颈被排列成线，该线可操作为用于朝向第一子引线框架弯曲第二子引线框架的轴，其中颈可操作为旋转枢轴。
对于封装的电子系统，第一子引线框架可包括适合作为电子系统的基板的焊盘。该焊盘可具有通孔，该通孔延伸进入横过焊盘表面的沟槽。在密封过程中，封装材料可被按压通过通孔和沟槽以用绝缘材料填充第一子引线框架和折叠的第二子引线框架之间的空间。
第二子引线框架可包含具有宽的部分和窄的部分的引线，该宽的部分在与焊盘的区域近似匹配的区域中，窄的部分在所匹配的区域以外。在电子系统的装配工艺流程中，第二子引线框架在可弯曲的颈部处被折叠，使得第二子引线框架围绕轴旋转，直到第二子主线框架在第一子引线框架之上对齐，并且与第一子主线框架间隔开一间隙。一个或更多个半导体芯片设置在引线和焊盘之间；以及一个或更多个无源组件可以附接至背离芯片的引线的表面。
折叠的子引线框架连同所附接的无源组件能够被密封在封装化合物中。
附图说明
图1根据示例实施例说明多个引线框架的透视图，每个引线框架具有通过链路连接的第一子引线框架和第二子引线框架，该链路具有适用于弯曲链路的颈。
图2示出引线框架条带的顶视图，其包含具有第一子引线框架和第二子引线框架的多个引线框架。
图3描绘在将半导体芯片附接到第二子引线框架的引线上的过程中的引线框架的透视图。
图4说明以下过程：在可弯曲的颈处折叠第二子引线框架，以围绕由对齐的颈形成的轴旋转第二子引线框架，直到第二子引线框架在第一子引线框架之上，并与第一子引线框架间隔开一定间隙。
图5示出将无源组件附接到第二子引线框架的背离第一子引线框架的表面的过程。
图6描绘将折叠的子引线框架连同所附接的无源组件一起密封在封装化合物中的过程。
图7A说明在修整第一子引线框架和第二子引线框架和形成未密封的引线的过程之后的离散封装系统的透视顶视图。
图7B描绘离散封装系统的透视底视图。
具体实施方式
在传统半导体制造中，在需要高密度堆叠的半导体器件上使用两个引线框架的优势常常被过多的人工操作、困难的对准、以及难以控制的共面性的劣势所抵消。当无源组件必须极为接近有源芯片被融合/归并时，编译实现紧凑性和避免未对准以及焊料回流的限制的难点。
在示例实施例中，通过用于构建和处理单个引线框架的方法解决利用关联接合过程装配两个分离引线框架的问题，该方法在一个布置中结合两个引线框架，使得第二引线框架可以相对于第一引线框架转动和轻松地对准。
图1示出引线框架100的一个示例实施例。为了降低成本的制造和实现批量处理，以如图2中所示的包括多个引线框架100的引线框架条带(leadframe strip)200开始是实用的。引线框架条带200由平坦金属板冲压或蚀刻，其选自包括铜、铜合金、铝、铁镍合金和KovarTM的组中。当金属板由铜制成时，板的优选厚度在100到300μm之间。针对一些应用，板可能更厚或者更薄。金属板具有第一表面和相对的第二表面。图1和图2中描绘了第一表面但是没有示出相对的第二表面。第二表面的冶金制备可与第一表面相同，也可不同。作为一个示例，一个表面或表面的至少一部分可制备用于促进焊料附接，或者可制备用于提高对聚合物的粘附。
一般来说，引线框架100用于电子系统。该系统可包括至少一个有源半导体芯片和一个或更多个无源组件。因此，引线框架特征件包括用于装配和支撑半导体芯片并且用于装配和支撑组件的元件，以及互连在引线框架内的引线并将其互连到外部部件和支撑用于稳定性和操作的轨道的元件。
现在参照图1的实施例，每个引线框架100包括两个子引线框架110和120。在此，子引线框架110被称作第一子引线框架，且子引线框架120被称作第二子引线框架。图1显示了第一子引线框架110和第二子引线框架120分别通过连接杆(tiebar)111和121连接至框架130。具体地，连接杆121在机械上是弱的以允许容易的修整过程。并且，子引线框架120被限制杆(dambar，又叫中筋连杆)122围绕用于密封控制。出于解释的目的，图1包括成品的密封封装的轮廓。
如图1所述，第一子引线框架110通过一对链路150连接到第二子引线框架120；在其他实施例中，可以有多于两个链路。每个链路150具有狭窄的颈151，其适用于允许链路容易弯曲。邻近链路的颈排列成线170，在装配过程中，该线170可操作为用于朝向第一子引线框架110弯曲第二子引线框架120的轴，如下面所述的，因此，颈151可操作为旋转枢轴。
对于由图1的示例实施例实现的电子系统，第一子引线框架110包含适合作为电子系统的基板的焊盘112。图1示出焊盘112的第一表面112a。为了将系统电接地和耗散操作热的目的，焊盘112优选地用于从密封的封装中暴露出来。因此，第二表面112b(在图1中未示出)具有冶金配置来提高可焊性，例如，镍的表面层接着是钯层(和金层)。
在图1中，焊盘112还包含通孔113，其延伸进入横过第一表面112a的细长沟槽114中。通孔和沟槽适用于引导粘性密封化合物。在密封过程(如下)中，按压半液态密封化合物材料从表面112b通过孔113到表面112a，在此处化合物可在折叠的第一子引线框架和第二子引线框架之间形成绝缘层。
对于图1的示例实施例中实现的电子系统，第二子引线框架120包含一组引线，此引线具有宽的部分161和窄的部分162，宽的部分161在虚线140画出轮廓的区域中，窄的部分162在匹配的区域以外。宽的部分161的区域可与第一子引线框架的焊盘112的区域基本一致。对于一些实施例的装配来说可以有利的是，当宽的引线部分161的一些点/位置(spot)163相对于第一表面120a具有凹部时；这种凹部可以促进半导体芯片终端的附接，优选地用焊料球。有时，这些凹部163被称为第一凹部。另外，一些引线的宽的部分相对于第二表面(图1中未示出，但可参见图4和图5)可具有凹部；这种凹部可促进无源组件的附接。有时，这些凹部被称为第二凹部。此外，当宽的引线部分的第一凹部和第二凹部具有适用于焊料附接的冶金配置时对于装配电子系统是有利的。
另一个实施例是用于装配电子系统的方法。该方法开始于提供引线框架条带(如图2中的条带200)的过程。该条带具有第一表面200a和相对的第二表面(图2未显示)。该条带包含多个装配位置(site)201。每个位置201包括引线框架230，其拥有分别通过连接杆211和221的一对子引线框架210和220。
第一子引线框架210通过链路250连接到第二子引线框架220。该子引线框架对的每个链路250具有适用于弯曲链路的颈251。邻近链路的颈251被排列成线270，其可操作为用于朝向第一子引线框架210弯曲第二子引线框架220的轴，其中颈251可操作为旋转枢轴。
图2的条带200中描绘的示例引线框架用于与图1描绘的系统类似的示例电子系统。因此，第一子引线框架210的结构包括适合作为电子系统的基板的焊盘212。正如上面提到的，对于很多系统，可以有利的是，焊盘212包括通孔，其延伸进入横过焊盘的第一表面的细长沟槽。这些通孔和沟槽适用于引导粘性的密封化合物，使得可在折叠的第一子引线框架和第二子引线框架之间形成绝缘层。
第二子引线框架220包括具有宽的部分261和窄的部分262的引线，宽的部分261在与焊盘212的区域近似匹配的区域中有各种配置，并且窄的部分262在所匹配的区域以外；在封装过程后，窄的引线部分可操作用于将封装的系统连接到外部部件。
在图3中显示下一过程。选择具有终端的半导体芯片301。该终端与引线261的点的第一表面连接，其属于引线的宽的部分。这些点可具有合适的凹部或特定的冶金，如对于焊料附接(如镍和钯的薄层)的增强的亲和力(affinity)，其促进到芯片终端的连接。
在下一过程中，如图4所示，将子引线框架220连接到框架230的连接杆221被修整使得子引线框架230成为可移动的。然后第二子引线框架220在可弯曲的颈251处被折叠以使第二子引线框架围绕轴旋转，该轴由穿过邻近链路的颈的线270构成，直到第二子引线框架220在第一子引线框架210之上对齐。在这个对齐的位置，第二子引线框架220与第一子引线框架210间隔开一间隙，而半导体芯片301的与所附接的芯片终端相对的侧面接触焊盘212的第一表面。在图4中，子引线框架220的第二表面是可见的，并且因此看不见间隙和放置在第一子引线框架和第二子引线框架之间的芯片301。
图5说明了将一个或更多个分立组件500附接在第二子引线框架的第二表面220b上的下一过程。当第二表面220b对于组件具有凹部时，并且当凹部进一步具有增强焊料粘附性的表面冶金时，可以促进附接过程。对于铜引线框架，通过镍、钯和金的薄层提供示例。
图6中显示的下一过程是将折叠的子引线框架210和220连同所附接的无源组件一起密封在封装化合物600中的过程。然而，引线的窄的部分262保持为未密封。一种优选的过程是基于环氧树脂的聚合封装化合物的传递模塑法。在密封过程中，封装化合物传播通过焊盘的任何通孔和沟槽以填充第一子引线框架和第二子引线框架之间的间隙。在此过程中，除了在第一子引线框架和第二子引线框架之间放置的芯片之外，在第一子引线框架和第二子引线框架之间还形成绝缘层。
在图7A和图7B描述的下一过程中，第一子引线框架和第二子引线框架被修整，并且同时形成未密封的引线。随后，条带会被分割(singulate)成离散封装的电子系统。图7A示出离散封装的系统的透视顶视图，而图7B是透视底视图，显示了第一子引线框架的焊盘212的第二表面。优选地，第二焊盘表面具有冶金配置用于促进焊料附接至电路板和外部部件。
另一个实施例是基于金属引线框架的封装的电子系统。一个示例实施例包括垂直堆叠，其包括在第一子引线框架上方对齐并且与第一子引线框架绝缘的第二子引线框架，放置在第一子引线框架和第二子引线框架之间的至少一个半导体芯片，和第二子引线框架之上的一个或更多个。在该示例系统中，第一子引线框架具有适用于操作为系统的基板的焊盘；作为系统基板，焊盘的第二表面优选地具有冶金配置从而可焊接至外部电路板。第二子引线框架的引线具有宽的部分和窄的部分。优选地，宽的部分具有面向焊盘的第一凹部和背离焊盘的第二凹部。凹部优选地具有冶金配置从而可焊接。其他系统可以使用形状像在QFN(四边扁平无引线，quad flat no-lead)器件和SON(小型无引线，small outline no-lead)器件中的平坦引线。
示例系统的至少一个芯片放置在第一凹部和焊盘之间的空间中。第一子引线框架和第二子引线框架之间的剩余空间填充有绝缘材料。填充空间的优选方法是在密封过程中使用穿过焊盘的多个孔以允许绝缘化合物进入；孔使绝缘化合物流入(feed into)横过焊盘表面的沟槽阵列中，使得化合物能从沟槽扩散以填充可用空间。分立组件被附接到第二凹部。到垂直堆叠顶部，组件紧挨着芯片，以使寄生电阻和电感最小化，且它们到第二子引线框架的顶部。组件可包括电阻器、电容器和电感。
示例实施例应用于具有高和低引脚数目的有源半导体器件，如晶体管和集成电路，且应用到引线框架焊盘上的有源和无源组件的组合。另外，示例实施例应用于基于硅的半导体器件，并且应用于使用砷化镓、氮化镓、硅锗和任何其他用于工业的半导体材料的器件。
在权利要求的范围内，在所描述的实施例中修改是可能，并且其他的实施例是可能的。

Claims (16)

1.一种用于电子系统的引线框架，其包含：
通过链路连接到第二子引线框架的第一子引线框架，所述第一子引线框架和所述第二子引线框架通过连接杆连接到框架；以及
具有适用于弯曲所述链路的颈的每个链路，所述颈被排列成线，所述线可操作为用于朝向所述第一子引线框架弯曲所述第二子引线框架的轴，其中所述颈可操作为旋转枢轴。
2.根据权利要求1所述的引线框架，其中所述第一子引线框架和第二子引线框架以及所述框架从平坦金属板被切割，所述平坦金属板具有第一表面和相对的第二表面。
3.根据权利要求2所述的引线框架，其中所述第一子引线框架包括适合作为所述电子系统的基板的焊盘。
4.根据权利要求3所述的引线框架，其中所述焊盘进一步包括通孔，所述通孔延伸进入横过所述第一表面的细长沟槽，所述通孔和所述沟槽适用于引导粘性密封化合物。
5.根据权利要求3所述的引线框架，其中所述第二子引线框架包括一组引线，所述引线具有宽的部分和窄的部分，所述宽的部分在与所述焊盘的区域近似匹配的区域中，所述窄的部分在所匹配的区域以外。
6.根据权利要求5所述的引线框架，其中所述引线的所述宽的部分具有在所述第一表面中的第一凹部和在所述第二表面中的第二凹部。
7.根据权利要求6所述的引线框架，其中所述引线的所述第一凹部和第二凹部具有适用于焊料附接的冶金配置。
8.一种封装的电子系统，其包括：
垂直堆叠，所述垂直堆叠包括在第一子引线框架上方对齐且与第一子引线框架绝缘的第二子引线框架，所述第一子引线框架具有适合作为所述系统的基板的焊盘，且所述第二子引线框架包括具有窄的部分和宽的部分的引线，所述宽的部分具有面向所述焊盘的第一凹部和背离所述焊盘的第二凹部；
半导体芯片，其放置在所述第一凹部与所述焊盘之间；
分立组件，其附接至所述第二凹部，在所述第二子引线框架之上；以及
所述垂直堆叠包括密封在封装化学物中的所述第一子引线框架、所述芯片、所述第二子引线框架和所述组件，而留下所述引线未密封。
9.根据权利要求8所述的系统，其中所述分立组件包括无源组件，诸如电容器、电阻器和电感。
10.根据权利要求8所述的系统，其中在所述第一子引线框架和第二子引线框架之间的绝缘来源于封装化合物，所述封装化合物在所述密封过程期间被引导在所述第一子引线框架和第二子引线框架之间。
11.一种用于装配电子系统的方法，其包括：
提供具有第一表面和第二表面以及多个装配位置的引线框架条带，每个位置包括引线框架，其具有一对通过链路连接到第二子引线框架的第一子引线框架，所述对通过连接杆连接到框架；所述对的每个链路具有适用于弯曲所述链路的颈，并且所述颈被排列成线，其可操作为用于朝向所述第一子引线框架弯曲所述第二子引线框架的轴，其中所述颈可操作为旋转枢轴；所述第一子引线框架包括适合作为所述电子系统的基板的焊盘；以及所述第二子引线框架包括具有宽的部分和窄的部分的引线，所述宽的部分在与所述焊盘的区域近似匹配的区域中，所述窄的部分在所匹配的区域以外；
将半导体芯片的终端附接到所述第二子引线框架的宽的部分的所述第一表面；
将所述连接杆修整到所述第二子引线框架的所述框架；
在可弯曲的颈处折叠所述第二子引线框架以使所述第二子引线框架围绕所述轴转动，直到所述第二子引线框架在所述第一子引线框架之上对齐并且与所述第一子引线框架间隔开一间隙，而所述半导体芯片接触所述焊盘的所述第一表面；并且
将分立组件附接到所述第二子引线框架的所述第二表面上。
12.根据权利要求11所述的方法，其中子引线框架的所述对和所述框架由平坦金属板制成。
13.根据权利要求12所述的方法，其中所述第一子引线框架的所述焊盘包括通孔，所述通孔延伸进入横过所述焊盘表面的细长沟槽，所述通孔和所述沟槽适用于引导粘性密封化合物。
14.根据权利要求13所述的方法，进一步包括将折叠的子引线框架连同所附接的组件一起密封在封装化合物中而留下所述引线的所述窄的部分未密封的过程。
15.根据权利要求14所述的方法，其中所述封装化合物传播通过所述通孔和沟槽以填充所述间隙，以在所述第一子引线框架和第二子引线框架之间形成绝缘层。
16.根据权利要求13所述的方法，进一步包括修整所述第一子引线框架和第二子引线框架的过程、形成未密封引线的过程和将所述条带分割成离散封装的电子系统的过程。
CN201680028357.8A 2015-04-10 2016-04-11 用于具有垂直堆叠的芯片和组件的电子系统的引线框架 Active CN107534036B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/683,277 2015-04-10
US14/683,277 US9496206B2 (en) 2015-04-10 2015-04-10 Flippable leadframe for packaged electronic system having vertically stacked chips and components
PCT/US2016/026881 WO2016164876A1 (en) 2015-04-10 2016-04-11 Leadframe for electronic system having vertically stacked chips and components

Publications (2)

Publication Number Publication Date
CN107534036A true CN107534036A (zh) 2018-01-02
CN107534036B CN107534036B (zh) 2021-01-22

Family

ID=57073349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028357.8A Active CN107534036B (zh) 2015-04-10 2016-04-11 用于具有垂直堆叠的芯片和组件的电子系统的引线框架

Country Status (3)

Country Link
US (3) US9496206B2 (zh)
CN (1) CN107534036B (zh)
WO (1) WO2016164876A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture
DE102018214228A1 (de) * 2018-08-23 2020-02-27 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Bamberg Elektronik eines Elektromotors eines Kraftfahrzeugs
US11502045B2 (en) 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54104787A (en) * 1978-02-03 1979-08-17 Toshiba Corp Lead frame for photo coupling element
US4633582A (en) * 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
US20090004774A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Method of multi-chip packaging in a tsop package
CN102214636A (zh) * 2011-06-09 2011-10-12 扬州扬杰电子科技股份有限公司 贴片式二极管的框架
CN102751268A (zh) * 2011-04-22 2012-10-24 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608192B2 (ja) 1991-04-26 1997-05-07 三菱電機株式会社 リードフレーム
US6335548B1 (en) 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US20050184372A1 (en) * 2004-02-20 2005-08-25 Matsushita Electric Industrial Co., Ltd. Three-dimensional mounting structure and method for producing the same
KR20060021744A (ko) 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
US20130127029A1 (en) * 2011-11-18 2013-05-23 Texas Instruments Incorporated Two level leadframe with upset ball bonding surface and device package
US8946880B2 (en) * 2012-03-23 2015-02-03 Texas Instruments Incorporated Packaged semiconductor device having multilevel leadframes configured as modules
US9166131B2 (en) * 2013-07-17 2015-10-20 Tai-Yin Huang Composite LED package and its application to light tubes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54104787A (en) * 1978-02-03 1979-08-17 Toshiba Corp Lead frame for photo coupling element
US4633582A (en) * 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
US20090004774A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Method of multi-chip packaging in a tsop package
CN102751268A (zh) * 2011-04-22 2012-10-24 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN102214636A (zh) * 2011-06-09 2011-10-12 扬州扬杰电子科技股份有限公司 贴片式二极管的框架

Also Published As

Publication number Publication date
WO2016164876A1 (en) 2016-10-13
US20160300784A1 (en) 2016-10-13
CN107534036B (zh) 2021-01-22
US10879154B2 (en) 2020-12-29
US9496206B2 (en) 2016-11-15
US20170025332A1 (en) 2017-01-26
US20210074613A1 (en) 2021-03-11
US11742263B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
US9153562B2 (en) Stacked packaging improvements
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
KR101189001B1 (ko) 프리-몰드, 클립 본딩 멀티-다이 반도체 패키지 장치
TWI565012B (zh) 一種封裝結構及其製造方法
KR20020053739A (ko) 집적 전자 장치 및 집적 방법
US10373894B2 (en) Package structure and the method to fabricate thereof
CN1937194A (zh) 制作叠层小片封装的方法
TWI485819B (zh) 封裝結構及其製造方法
US11742263B2 (en) Flippable leadframe for packaged electronic system having vertically stacked chip and components
CN102576698A (zh) 具有增强的接地接合可靠性的引线框封装
CN101383334B (zh) 引线框架、半导体器件和制造半导体器件的方法
CN107148671A (zh) 三重堆叠半导体封装
TWI406376B (zh) 晶片封裝構造
CN106981471B (zh) 引线框组合件
CN108292609B (zh) 具有含多层组装垫的引线框的半导体封装
KR19990084691A (ko) 초고집적회로 반도체 패키지 및 그 제조방법
TW201517217A (zh) 半導體裝置及其製造方法
US10553524B2 (en) Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
KR20020085102A (ko) 칩 적층형 반도체 패키지
US20200203259A1 (en) Integrated circuit package
CN104576558A (zh) 电源模块封装体
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant