CN1146248A - 控制存储器的方法和装置 - Google Patents

Abstract

用于控制数字信息(A)在存储器(51)中插入和存放以及从该存储器中读取信息的一种方法和一种电路装置。该方法和电路装置确保数字信息(A′)以一些关联比特位置的形式正确地从存储器中读出，并且该数字信息被用于控制一或多种功能(f)。待插入到存储器中的信息被给予属于存储器的某个地址。第一控制-求和-携带比特位置由进入存储器的数字信息的比特位置及其值，根据选定估值功能(f(x))算得。数字信息(A)的比特位置被存放在存储器(51)的某个地址中，而且第一控制-求和-携带比特位置则被存放在控制存储器(55)中的某个地址内。第二控制-求和-携带比特位置是当存放在存储器(51)中该地址内的数字信息的比特位置被读出时根据选定估值功能(62)被算得。如果其后对第一和第二控制-求和-携带比特位置的比较表明它们是一致的，那么被读信息的比特位置及其值被视为正确的，并且电路(60)由导线(57)上的信号激活。

Description

控制存储器的方法和装置

技术领域

本发明主要涉及存储器中对数字信息的插入、存储和提取的控制方法，以便在数字信息以一些关联比特位置的形式被用于控制一种或多种功能之前，将所说数字信息正确地存储在存储器中并且从其中正确地读出。

插入存储器的数字信息包括数目选定的比特位置，优选地为数据包或数据信元。

更准确地说所说数目的比特位置被假定在它们自身当中进行分割并且由此被构造为数目选定的信息携带比特位置、数目选定的地址携带比特位置和数目选定的控制-求和携带比特位置，这里不同类别中的比特位置数目优选地选为变化的。

已被读出的比特位置相关的信息可用于影响和控制不同交换内部功能。

所说功能由用于此目的的计算机激发并实施。

无论何时控制-求和比特位置被使用，它们都应该能代表信息携带比特位置的选定估值。

属于或在存储器之前的装置被安排以能够给待插入到该存储器中的被接收信息一个属于该存储器的地址或估计一个或多个可寻址存储器位置。

其次本发明包括用作上述条件下的这类控制的电路装置。

根据本发明的方法和电路装置更准确地说是用来控制从存储器中提取被关联成数据包或数据信元的信息，以便从存储器读出的且相应于特定地址的该信息是正确的。

在属于本发明的这种电信电信系统和交换单元中，规定的信息交换是通过将信息-携带数字信号关联成标准的数据包或数据信元而实施的，该数据包具有一个寻址或与地址有关的字段和一个信息-携带或与信息-内容-有关的字段或比特组。

在有关的应用中下文说明意在对在地址-有关字段和信息-有关字段内的比特位置进行分类来包含并被命名为“信息-携带”比特位置，尽管在这些字段中可以发现可为本发明使用的控制-求和-携带比特位置。

早先已知技术说明

采用数据包作规定的信号交换的电信电信系统已有多种不同的设计。对规定的信号交换，一个这样的系统使用一些比特位置，它们被关联成结构化的比特组，继而被构造和关联成数据包。

在已知ATM系统中如此构成的数据包被称为“数据信元”，但在下文中鉴于本发明可以很好地用在ATM系统中将更普遍地使用术语“数据包”。

这类数据包(数据信元)，特别是标准化的数据包，被赋予如下特征：某些比特位置被关联成比特组，这些比特组代表一个寻址或地址-有关的字段(称为“信头”)，并且亦在其中包括虚拟地址，也称作信道号。别的比特位置被构成一个比特组，它代表用户-有关-信息-携带或信息-内容-有关字段(称为“有效载荷”)，并且包括来自用户的数据信息。

同样已知，为了在交换单元内以最佳方式实现某些硬件功能，仅采用了交换内部可用数据包或数据信元。在标准数据包中除了比特位置和比特组以外，还使用了被构成“标签”的其它比特位置。标签字段或标签-有关比特位置和比特组可加入到进入的数据包，并且标签字段被用于交换单元中，以便在比特位置和它们的数字值的引导下将数据包引向出口的链路。

同样先前已知，在电信电信系统和交换单元中使用了各种存储器。在相对短时间中存储数字信息的存储器通常称为(超高速)缓冲存储器。对本领域的技术人员来说，很明显极需用到缓冲存储器和对具有不同比特位置和结构的数据包的队式管理。一个数据包形式的第一数字信息流是变化的，并且其平均流率比第二数字信息流略低，这表明在短的时间间隔内，流进缓冲存储器的信息可以高于或低于同一存储器的相应流出量。选定存储器的平均流入量略小于存储器的流出量。

此前同样已知，不同的方法和装置被用于确保插入并存储在存储器内的数字信息可正确地从该存储器读出。

作此用途的一个非常有名的方法是让数字信息包括比特位置，它是由数目选定的信息-携带比特位置，数目选定的地址-携带比特位置和/或数目选定的控制-求和-携带比特位置所构成。控制-求和-携带比特位置代表通过，例如，奇偶位或由选定多项式形成的“校验和”的计算或估值对数目选定的信息-携带比特位置进行选定的估值。

控制-求和-携带比特位置携有一个“控制和”，它代表形成的奇偶位或算得的校验和，且与选定控制方法无关。

用于芯片-有关存储器的装置和奇偶控制早前是通过欧洲专利公布EP-A2-0449052了解的，它描述了地址信号的奇偶性控制。在数字化的字被存放在存贮器中之前对该奇偶性进行控制。为这些目的，采用了用来接收一些寻址比特的带输入寄存器的集成电路，将信息存放在一些可寻址存放位置的一组存贮器，根据这些地址比特估计至少一个所说可寻址存放位置的一个控制单元，和控制这些地址比特的奇偶性的一个单元。

从而所说公布描述了一个存贮器电路，它在数字化的字被存放在该存贮器电路之前有一个奇偶性控制。

欧洲专利公布EP-A1-0554964示意了在存储序列过程中，保持数据完整性的一个存储和转移电路及一种方法。说明了由一帧内选定数据字段计算第一部分控制和的方法和一个用于存储该控制和的单元。

一单元以平行的关系取向于一系列发生装置，以便对仅包含数据字段的第二部分控制和进行估值。在一系列转换完成之前，一个单元会对该第一和第二部分控制和作比较，并且一旦这两个部分控制和不一致时可为比较激活的多个单元会改变新算得的控制-求和。

对于在尾部带有循环冗余码校验(CRC)比特的ATM单元，其构造已在欧洲专利公告EP-A1-0531599中有所描述。这样的ATM单元可根据本发明便利地使用。

欧洲专利公告EP-A1-0545575同样给出一个具有结束错误控制字段的数据包。

一个可能对数据误差进行估计的存储器系统已在欧洲专利公告EP-A2-0084460中给出并被描述。寻址错误是通过在地址上形成奇偶信息并将它插入到属于每个存储器位置的控制字段中被发现的。一个指示存储器模块中功能的当前状态的信号可在每个存储器模块中产生，并被转交给数据处理系统，让它与指示功能的一个信号作比较以确保在进程中的存储器控制和存储器模块接受同样的命令。

美国专利公告US-A-4872172给出一个数据总线转交数据字的电路。该数据字包括8比特数据信息和一比特奇偶位，并且在它被转交到一个逻辑电路进行处理之前暂时存放在缓冲存储器中。每个存放在缓冲寄存器中的数据字(数据和奇偶位)在奇偶计算电路中处理。如果数据之后的奇偶位不正确，那么将由奇偶控制电路产生代表奇偶错误的信号。

已转交给一个输出总线的数据字和奇偶位被转移回另一个奇偶控制电路，该电路在发现一个奇偶错误时会为该总线产生一个出错信号。

IBM技术公开简报(Technical Disclosure Bulletin)，1981年6月，第24卷，第1B册、第794页，(Vol.24，No.1B，P.794 June 1981)，描述了一种确保存放在存储器内的信息可正确读出的方法。对于包括一些比特位置的每个数据字节或字产生一个属于一个数据字节的一个奇偶位。奇偶位的值可由在存储器的地址寄存器中的寻址值和数据字中所含值“1”的比特数决定。

另一个奇偶位是在从存储器读出数据字时产生的。而且，它的计算值是考虑了在启动读出操作的地址与数据字中1-比特数或在1-比特位置数算得的。

该另一个奇偶位比后与先前存放的奇偶位进行比较，如果有差别的话，便会产生一个出错信号。

美国专利公告US-A-4 809 278描述了用于确保存放在存储器中的信息可正确读取的一个系统。

对存放在编址位置的每个字都要产生奇偶位。奇偶位的数目可选择与存储结构中所使用的每个存储芯片的输入连接数一样。

第一和第二组异或门会为寻址相同存储器位置的每个读写周期生成某个第一和第二组奇偶数据。

奇偶位的帮助-存储器接收第一组奇偶数据，将之存放在相应于每个存储器芯片中类似位置的位置中，以便相同的地址数据能根据结构化存储器中的每个地址读取该第一组奇偶数据位。

这些奇偶数据是用来形成第二组的第二组异或门的输入信号。

美国专利公告US-A-4 692 893给出并说明了对读和写可寻址的一种数据缓冲电路，这是通过使用具有n比特位置的地址和具有一个可寻址读寄存器和一个可寻址写寄存器来完成的，其中，这两个寄存器均为n＋1比特位置。额外的比特位置被用作奇偶控制。分别用于读和写的计数器中的第n＋1位被用来确保相应的计数器被放置在“同样的转折点”处。

欧洲专利公告EP A1 463 210说明了一个用来控制存储器的存放和寻址的电路。

需要使用至少一个写地址寄存器和至少一个读地址寄存器。

在数据字被写入存储器矩阵之前，数据字的每个校验位与该字待写入的地址位置中的一比特是异或相关的。

为了重新产生原始的数值，当读出字时，校验位再次与地址位置中的各个比特异或相关，因此数据字的奇偶性可被控制。本发明公开

技术问题

考虑到已有技术，如上所说，应当将能够实现一些优点视作技术问题，这些优点是通过使用一种方法和一种电路装置确保插入到并存放在存储器内的数字信息能正确地从该存储器读出而获得的，此后以一些关联的比特位置形式的被读出信息被用于控制一种或几种功能。插入到存储器的数字信息应包括比特位置，而这些比特位置是由一些信息-携带比特位置构成的。第一数目的控制-求和-携带比特位置应由进入存储器的数字信息的比特位置和它们的值(“1”或“0”)根据选定估值计算得到的。数字信息的比特位置应存放在主存储器的某个地址内，如第一控制-求和-携带比特位置一样，同时第一控制-求和-携带比特位置和主存储器的地址都被存放在控制存储器内的某个地址上。

技术问题在于产生这样的方法和电路装置，不管从主存储器中读出的信息(数据包)是否包括控制-求和-携带比特位置，它都可以可靠地对该被读出信息是否正确进行评估。

同样还有技术问题在于，当存放在主存储器地址中的数字信息的比特位置被读出时，根据选定的估值对第二数目的控制-求和-携带比特位置进行计算，以便，如果其后对存放在控制存储器中的第一控制-求和-携带比特位置和由来自主存储器的被读信息形成的第二控制-求和-携带比特位置的比较表明它们是相同的，那么被读信息的比特位置和它们的值被视为正确。

又有一个技术问题在于，能够实现这样的优势即提供作信息-携带比特位置相应选定估值的阶段是在将信息从主存储器读出时进行的，以形成数目选定的第二控制-求和-携带比特位置，并且随之产生对存放在控制存储器中的第一控制-求和-携带比特位置和如此算得的第二控制-求和-携带比特位置进行比较所需的条件，以便在存在一致性时，把被读信息看作是正确的，尽管这时其它被连接的装置表明不存在一致性。

同样技术问题也存在于，能够实现无论是否有冲突指示仍可将被读取信息视作正确的重要性和所需要的条件。

同样也应被视为技术问题的是，能够使得所说选定的估值包括奇偶校验，或在最近的应用中具有较大可能的正确估值的选定多项式所形成的校验和。

同样也应视为技术问题的是，如果所说控制存储器包括具有已知构造和/或功能的一个FIFO(先进先出)存储器或多个经关联的FIFO存储器，能够提供简化的过程。

同样技术问题也存在于，能够实现本发明可优选地与较大的存储器，例如并行连接的FIFO存储器或其它存储器组一起使用，这里在这样的存储器中或在此之前给出的装置能够将待插入的每个信息归类成几个有用类别之一。

同样也应视作技术问题的是，能够实现所说数字信息的比特位置及其值被允许代表所说信息在数据包中的某个类别所带来的优势及其可能性。

除此以外，也应视作技术问题的有，能够实现由于主存储器中的有用地址位置是通过给定在或先于主存储器的装置得到估值这一情况所带来的简化。

需要加以技术理解的是，能够选择主存储器和控制存储器使其具有相同结构，使主存储器内数据或其中的一部分的位置和属于该数据包的控制-求和的位置，以及控制存储器中存放的在主存储器内地址是相同的和/或同时可读。

除此外，还应有一个技术问题，即能够实现让控制存贮器包括一个寄存器或PIFO存储器的重要性，这里寄存器或FIFO存储器中存放了被构造成数据包或数据信元的关于各个数字信息的选定信息，所说选定信息包括至少第一控制-求和-携带比特位置和/或该数据包的地址和/或存储器中的位置。

同样技术问题也存在于，能够实现由于在各个数据包的选定类别中关于分类和/或优先级别的信息被存放在所说寄存器或控制存储器中所获得的进一步优点。

同样技术问题也存在于，能够实现某个类别中的一个信息或数据包经一个被调整的读出电路依次读出(FIFO)所带来的重要性和所提供优点。

解决方案

抱着解决上述一个或多个技术问题的目的，本发明基于一种方法和一种电路装置，用来控制将插入并存放在存储器内的数字信息正确地从存储器中读出，以便此后以一些关联的比特位置形式的被读数字信息被用于控制一种或多种功能。

本发明基于以下事实，即插入到存储器中的数字信息包含选定比特位置和它们的数字值，“0”或“1”。

安排装置来给予已接收的、用于插入到存储器中的信息一个属于该存储器的地址。

根据本发明，该方法和电路装置由进入存储器的数字信息的比特位置和它们的值根据选定估值来计算第一组控制-求和-携带比特位置。至少数字信息的比特位置和该第一控制-求和-携带比特位置要存放在主存储器的某个地址内。该第一控制-求和-携带比特位置和主存储器内选定地址一起存储在控制存储器的某个地址内。当通过指定控制存储器中的一选定地址并且读取在控制存储器中指定的地址内存放的数字信息的方式，存放在主存储器的地址内的数字信息的比特位置被读出时，基于主存储器中的被读信息根据选定的估值来计算第二组控制-求和-携带比特位置。如果其后对从控制存储器读出的第一控制-求和-携带比特位置和算得的第二控制-求和-携带比特位置所作的比较表明它们是一致的，那么就认定被读信息的比特位置和它们的值是正确的。

根据本发明，插入到存储器的数字信息包括数目选定的比特位置，优选地为数据包或数据信元。这些比特位置被划分并构成为数目选定的信息-携带比特位置、数目选定的地址-携带比特位置，以及数目选定的控制-求和-携带比特位置。在不同类别中的比特位置数优选地是不同的。被读出的比特一位置一有关的信息用于影响和控制各种交换的内部功能。这些功能由用于这些目的的计算机激活并实现的。控制-求和-携带比特位置被用来代表信息-携带比特位置的选定估值。

本发明也提供对信息-携带比特位置的相应的选定估值，它是在从主存储器读出信息来形成数目选定的第二控制-求和-携带比特位置时被执行的，以便形成第二控制-求和。将第一控制-求和-携带比特位置和它们的值与第二控制-求和-携带比特位置和它们的值进行比较。如果两者一致，原则上认为被读信息是正确的。

根据本发明，控制-求和和选定信息-携带比特位置的选定估值包括一个奇偶校验或作为替代方案，由一选定多项式形成的校验和。

本发明能进一步提供的好处是，主存储器可为可自由寻址存储器，而控制存储器可为FIFO存储器或被给予一些关联的FIFO存储器的功能。

根据本发明，安排一些属于或先于主存储器的装置来给被接受的、用于插入到该存储器的信息某个属于该存储器的地址或者来估计一个或一些可寻址存储器位置。这些装置可将待插入的信息归类到数个可用类别之一中。数字信息的比特位置和它们的值代表了信息的类别。

本发明进一步提供一个包括一个寄存器的控制存储器，该寄存器存放了有关各个数据包的选定信息，例如，第一控制-求和-携带比特位置及数据包的地址和/或在主存储器中的位置。有关各个数据包分类的信息也存放在控制存储器中。

某个类别中的信息或数据包通过读出电路依次被读出。

如果从控制存储器中读取的第一和已算出的第二控制-求和-携带比特位置一致，但在属于数据包的其它比特位置之间缺乏一致性的话，被读信息或数据包仍视为正确。优点

根据本发明，这种发明性的方法和电路装置的主要优点在于，由此创造了一些条件，这些条件用于以简单方式控制在使用控制存储器的同时，插入并存放在主存储器中的数字信息可正确地从所说主存储器读出。该数字信息和一些第一控制-求和-携带比特位置存放在主存储器中，而到主存储器的地址和所说的控制-求和-携带比特位置则存放在控制存储器中。所说控制是通过对在控制存储器中存放并读出的信息的一组控制-求和-携带比特位置的值和对从主存储器读出的信息-携带比特位置以相同方式所算得的第二组控制-求和-携带比特位置进行比较而完成的。并且，如果两者一致，则认定被读出信息是正确的。

有关本发明的方法的主要特征特点已陈述在权利要求1的特征部分中；而且，有关本发明的电路装置的主要特征特点也已陈述在权利要求14的特征部分中。

附图简述

依据本发明，该电路装置和方法的优选实施方案将结合附图较详细地并略作变动地加以说明，其中：

图1示意了采用ATM技术的非常简化的电信系统；

图2示意了用于呼叫者与交换单元之间交换信号的一个标准数据信元；

图3示意了用于进入的、呼叫者-有关且标准化的数据信元的一种非常简单的接收电路，而该数据信元待变换成具有附加标签的交换内部使用数据信元；

图4更准确地示意了这种附加标签的数据信元；

图5非常简化并以方框图形式示意了依据本发明的电路装置的第一实施方案；

图6非常简化地并以方框图形式示意了依据本发明的电路装置的第二实施方案；

图7非常简化地并以方框图形式示意了依据本发明的电路装置和分类电路装置的第三实施方案；以及

图8非常简化地并以方框图形式示意了根据本发明的电路装置和分类电路装置的第四实施方案。

优选实施方案的说明

参考图1示意了一种非常简单的电信系统，通称为ATM系统。对于其功能和信号交换，该电信系统采用了具有信息-携带比特位置(比特矩阵中比特的位置及比特的逻辑值，“0”或“1”)的数据，而这些比特位置以比特组的形式被关联成数据块或“数据信元”。

对于本领域的技术人员来说，很明显，可在两个方向上都能进行信号的交换。但为了简单起见，下面的描述将只示意说明在属于发送端1的发送机3和属于接收端2的接收机3a之间的连接和信号交换。

终端1和2之间的信号交换是通过在考虑了其比特位置、各个比特的逻辑值以及关联成比特组的选定方法后构造成的数据单元而实施的，以便与适用于ATM系统的标准化的协议相一致。

发送机3通过一条线或连接4与一个线-有关的接收机单元5协同工作，而接收机单元5是通过一条线或连接6被连接至输入电路7。该输入电路7继而经一条线或连接8与一些属于ATM选择器10的连接终端9协同工作。ATM选择器10装备了两个冗余的连接平面或连接核11和12，它们穿过未标出的电路，与信号接收单元3a和终端2协同工作。线4、6和8可由一个或多个物理连接或导线做成。

对每个ATM选择器10，规定的信号和信息的交换是通过一些比特位置进行的。一些这样的比特位置被构造成字段或比特组，以便形成数据信元。

根据图1信号发送系统需要一些此前已知的、但图1中示曾标出的装置和功能才能运行，但因为它们并不影响本发明功能或对本发明的全面了解，故将不再提及这些。然而，应注意的是，交换单元10包括一个控制计算机100。控制计算机100的构造和功能非常复杂，而下面的说明仅用来对与理解本发明直接有关的那些部分和功能进行说明。

图2示意了这样的一个标准化数据信元20，它由包括地址-通知或携带比特组的一个5字节(8位字)段或字段21(信头)、和包括信息-携带比特组的一个48字节(8位字)段或字段22(有效负载)构成。其它的信息同样可关联到这样的数据信元20中去。图2意在进一步表明，数据信元20′、20和20″相继或串行地出现在导线4上，首先是数据信元20′的信息-携带字段22′，其后紧随的是地址-信息-携带字段21和下一数据信元20的信息-携带字段或部分22等等。

图3示意了从属于电信系统内交换单元的一个接收机电路31，它具有可被纳入到输入电路7或电路9中的一个接收机或控制电路30。这样可用的电路有好几个。

用于接收相继出现的数据信元的接收机31包括控制电路30或要与之协同工作。该控制电路30在这里被视为单元7的输入端的一部分。

在标准情况下，被发送的数据信元包括一旦呼叫单元1启动一个呼叫给被呼叫单元2、关于请求连接的所有信息，并且这里将这样的数据信元或包指定为第一类别(呼叫类别)。通过包括控制计算机100在内的交换内部装备，每个这样的呼叫被给予几个可用的交换内部可用信道号中的某一个。

控制计算机100通知并且同时给予呼叫用户1一个信道号，该信道号在其后与被呼叫单元2交换信号时是有效的。

(也可能是这样的情况，呼叫单元1指定什么样的信道号将被用在后面的信号交换中。)

控制计算机100将当时对呼叫单元1有效的信道号以及与在存储器32内一个或一些位置有关的地址信息通知给接收机或控制电路30，其中，所需信息和内部信道号的选择被存放在存储器32中，内部信道号的选择与这个信道号相符。

以先前已知的方式使用在控制计算机100中的已知电路，以便在第一类别数据信元的信息内容的引导下，选择、指定并占用通过交换单元10的一条有用信道。在该例示性实施例中，这些电路将被示意适用于估计、指定并占用一个交换内部信道，这些要考虑第一类别的数据信元20的信息-有关字段22内的信息、地址-有关字段21的信息和在交换单元内的瞬时负载与被占用信道数，并且还可适于给该信息指定一个特定的信道号。

采用控制存储器32，以便用来建立经过交换单元的连接的每个选定内部信道号相应于一个特定的地址位置。

安排控制计算机是为了，对于每个呼叫和可连接的连接情况，能够得到字段或比特位置的比特组以及将它们插入并存放在存储器32的相应于选定内部信道号的寻址位置内。

比特位置的一个字段相应于经过交换单元的选定信道号，比特位置的一个字段相应于交换内部功能，比特位置的一个字段则相应于一个特别算得的控制-求和，诸如奇偶位或校验和，依据选定算法或多项式计算得到的。

从呼叫者1接收数据信元20的接收电路31，还会连续地估计数据信元的地址-有关比特组内的比特位置。既然一个选定的信道号指代某一个呼叫，那么就可以用特别选定的信道号激活电路以便将完整的数据信元发送给控制计算机100。

当控制计算机100接收到一个已给予交换内部信道号的这样呼叫时，一个有效的连接就会被估计。通常控制计算机100发送消息给呼叫者1，通知它一个新的信道号将被用于所期望的连接及其后的信号交换，因此随后的数据信元应包括该新的信道号。

给予呼叫者1的新信道号会与有关内部信道号的信道一起被提供给接收机电路31。

每当为控制计算机100所选定的、带有新信道号的数据信元，被用于接收数据信元的接收机电路31之一接收时，在这些电路中总会有一个可用表格，它指出控制存储器32中的相应地址位置。

进入接收电路31、具有新信道号21的数据信元20因而可以用于指定在控制存储器32中的正确的地址或位置32a，其中，特别用于交换内部选定连接或连接方式的交换内部信息33和34被存放在控制存储器32中，并将交给数据信元20。

包括归类在地址32a下的信息的标签字段33要被加到数据包20和/或交换内部信道号34中以替换数据信元20的旧信道号21，其中，地址32a早先由控制计算机100产生并存放在控制存储器32中。

参照图4，数据信元200包括标签字段230(33)、地址-有关字段210(34)、控制-求和-携带比特位置的字段210C，例如对于奇偶控制或校验和，通过在标签字段230和/或地址-有关字段210内的比特位置的一个选定多项式形成。

同样还有信息-携带字段220和代表具有奇偶控制或通过某个选定的多项式形成的校验和形式的一组控制-求和-携带比特的字段220C。

字段220C包括对完整的数据信元200适用的一个控制-求和。

字段220内比特位置的数目通常明显大于字段210和230内的比特位置的数目。

控制-求和字段210C只能包括标签字段230，而控制-求和字段220C则只能包括有效负载字段220。

根据不同的要求，可使用一个或多个控制-求和字段，甚至一个也不使用。为了简化下面的说明，仅对控制-求和字段220C加以说明，尽管根据图6-8，控制-求和字段210C或控制-求和字段220C和在控制-求和字段220C内的形成的比特组提供了适用于剩余完整的数据信元的控制-求和。

根据图4，数据信元的结构进一步表明，字段230、210、210C、220和220C内的每个比特位置(它们的位置与它们的数字或逻辑值)由字节-有关的奇偶位200C控制。适用于地址-有关字段210的选定奇偶位200C′则被选择具有奇偶校验，而其余的被选择具有偶校验。其它的奇偶分布同样可以选择。

从下文的说明可知可使用控制-求和220C和奇偶位200C，以便建立并估算被读出信息是否正确，并且选择取决于当时的应用。

对缓冲电路或用于在电信设备中存储数据信元的类似电路有着很大的需求。以不同方式构成的不同类型的关联比特组，例如数据信元，可根据本发明加以控制。

图5的实施方案意在表明，一种无需数据信元自身携带控制和即可确定被读出的数据信元是正确的且与所存储的数据信元一致的可能性。

对于根据图6-8的其它实施方案，出于简化的动机，假设带有标签字段和一组控制-求和的数据信元出现在图3的导线52上，并且它们一个接一个被存放在缓冲电路或电路装置50中。

参照图5，以方框简图示意了一个电路装置50，它根据本发明构造。电路装置50经调整以确保插入并存放在主存储器51中的数字信息正确地从该存储器中读出。用来插入到存储器中的所接收的信息会出现在几个可用导线52之一上。

图5的实施方案可提供每种结构化比特组的存放。

图5示意了一个比特组“A”，它具有标签字段230、地址字段210信息-携带字段220，没有、或至少不使用控制-求和-有关比特组。

一个比特组“B”仅包括一个信息-有关或信息-携带字段220和一个地址-有关字段210。

一个比特组“C”意在表明控制-求和-有关的比特组210C的插入情况，而实际上在该实施方案中不需要该比特组210C。

图5，以及剩余的图6-8给出了接收机电路53、主存储器51、控制存储器55、存放电路61、计算电路(f(x))62、控制单元56、比较单元63、用于已发现是正确的受控数据包或数据信元的输出电路60。

根据图5，在接收到如实施方案“A-C”或任何其它形式的结构化比特组时，在单元53a中计算控制-求和。该控制-求和是根据完整的比特组或其中的某些部分由奇偶控制或通过一个选定多项式的算法计算得出的。计算方法的选择可在计算初始化单元53b中完成。

算出的控制-求和被存放在控制存储器55中某个存储位置内，该存储位置相应于所选定结构化的比特组，例如“A”在存储器51中的存放位置。

在被存放的比特组“A”从主存储器51读出并存入存储电路61时，这些比特被转交给计算电路62，它通过单元53b以相同方式计算控制-求和。存放在控制存储器55中先前算出的控制-求和同时被读出。

如果在比较电路63中对这两种控制-求和的比较是一致的，那么该读出的比特组“A”被发送给输出电路60。

如果不一致，该数据信元会被忽略。

图5中示意的第一实施方案使用了数据包“A”，该数据包仅有信息-携带比特位置(230、210和220)，而没有控制-求和-携带比特位置(如图4，200C、200C′和210C)。该实施方案可同样适用于图7和8所示意的实施方案。

根据图6的第二实施方案，则根据先前参考图4所说明的一个实施方案，使用了具有控制-求和-携带比特位置的数据包或数据信元。在第二实施方案中，在从主存储器51中读出的以一组关联比特位置形式的数据信元或信息200′被用于控制可为诸如计算机单元100之类的计算机单元激活的一种或多种功能f(x)之前，需要控制数据信元的比特位置和它们的逻辑值。

根据第二实施方案，插入到主存储器51的数字信息200是用数目选定的信息-携带比特位置和在字段220C内的一些第一控制-求和-携带比特位置构成的，其中，这些信息-携带比特位置在图4的实施方案中示意为在字段230、210、210C、220内的比特位置。而该数目选定的第一控制-求和-携带比特位置220C则代表对上述信息-携带比特位置的一种选定估值，而且它包含有一些奇偶位或由某一选定多项式生成的校验和。

在存储器51内的装置51b或在主存储器51之前的装置53，都可为计算机单元51C控制，它们都被用来给予待插入到主存储器51中的已接收信息一个属于存储器的地址。

在例示性实施方案中，在存储器51中的这个地址可用标号51a′和字段220C描述。字段220和数据信元200中的剩余字段则在存储器位置51a′处描述。字段200C也被插入到存储器51中存储器位置51a′处。

存储器51可由带有一个指针或计数器51b的FIFO存储器制成。该指针或计数器用于指定下一个待存放数据信元的可用的地址位置51a′。FIFO存储器51还配备了另一个指针或计数器51d，用于指定数据-信元-有关的比特位置200′的地址位置，而当导线56a上有了激活信号时，这些比特位置200′被依次地从存储器51中取出。

这两个指针之间的地址位置现在可用来接收另外的数据-信元-有关和关联的比特位置。

控制存储器55或多或少与FIFO存储器51类似，而且这两个指针在主存储器51中的瞬时位置相应于这两个指针在控制存储器55中的瞬时位置。这些是同步进行的，而且总是指向各自存储器内的相同地址位置。

控制存储器55的构造没有描述，这是因为它可视为与存储器51的构造相同，而且这种结构是此前已知的。

无论何时数据信元(200)包括代表控制-求和的比特位置(例如220C)，这样的控制-求和均可由单元53C读取。

情况可以是这样的：当数据信元的所有比特位置都存放在主存储器51内时，只有被读出控制-求和(220C)存放在控制存储器55内。

现在可更加详细地说明这样的实施方案。第一控制-求和-携带比特位置220C是经电路53C从进入主存储器51的数字信息200的比特位置及其值中读取的。数字信息200的比特位置被存放在主存储器51内的某个地址处。只有第一控制-求和-携带比特位置220C被存放在控制存储器55相应的某个地址处。

在将存放在主存储器内该地址处的数字信息的比特位置读出之时，根据第一控制-求和-携带比特位置220C的估值，在计算单元62中算出第二控制-求和-携带比特位置。存放在存储器55的来自先前算出的第一比特位置220C的第一比特位置220C″同时被读出。

如果其后对第一220C″和第二220C′控制-求和-携带比特位置所作的比较表明它们是一致的，那么被读出信息200′的比特位置及其值被视为正确的。

在第二实施例中，对于包括根据图4的控制-求和-携带比特位置的数据信元，可安排单元53C来读取控制-求和-携带比特位置220C和/或比特位置200C，或者作为替代方法，仅比特位置200C或比特位置200C′。

到来的数据信元200将被完整地存放在上一个存储器位置51a′。与此同时已被指定并读取的控制-求和-携带比特位置，诸如校验和之类，仅在寄存器55中的相应地址位置处存放。

当存储器51中的指针移动时，存储器或寄存器55中的指针作用样移动，以便保持这些位置互相对应。

图6的实施方案意在表明这样一个情况，即完整的数据信元200从存储器51中位置51a处经200′读出，并存放在存放电路61中，而与此同时，一个相应的校验和220C″则从寄存器55中相应的地址位置读出。

根据单元62中的选定估值，控制存储器55中的一个地址位置被激发，而且控制单元56将接收关于控制-数据-携带比特位置220C′的值的信息。当控制单元56经单元66和导线58需要从主存储器51读出一个数据信元时，一个控制-求和220C″会存放在寄存器55中。

因此，在第三单元63中可对存放在控制存储器中的第一控制-求和-携带比特位置220C″与算出的第二控制-求和-携带比特位置220C′进行比较，并且在该单元63中判断这两个比特位置是否一致。

如果一致，那么被读信息200′可视为正确，并且该信息或数据信元可经导线57和单元60被转交，以便对交换单元中功能(f)进行控制。

在单元62内的选定估算与在该单元62中的控制-求和-携带比特位置220C′的形成均可通过奇偶控制，或者作为替代方案，通过由诸如多项式X¹⁰＋X⁹＋X⁶＋X⁵＋X＋1之类的选定多项式形成的校验和来实现。

控制-求和-携带比特位置220C可检测这样多项式的单个、两个及三个错误。

主存储器51和控制存储器55可优选地根据图6中最简单的形式，由单个的FIFO存储器做成。

参考图7说明的实施方案可视为图6实施方案的一种改进。

图7意在举例说明互相“平行”“取向”的主存储器51、751a、751b、751c的一些FIFO存储器，其中，每个都用于存放一个且相同类别的数据信元。

从这些应用来看，需要相应数目的寄存器或控制存储器55、755a、755b、755c，每个都被指定其自己的类别。

主存储器51对应于寄存器或控制存储器55，而存储器751a对应于寄存器755a，依此类推。因而，相应的存储器和寄存器同步步进，且总是指向相同的地址位置。

在图7中示意的主存储器51-751c的实施方案要求，在存储器51之前的装置53包含单元65、65a。而这些单元是通过估计标签字段230(或其它字段)中的内容，将待插入的信息或数据信元归为为几个有用类别中的某一个。

对从指定的存储器例如存储器751b中执行读取的初始化和对从指定的寄存器或控制存储器，例如寄存器755b执行读取的初始化操作是以先前已知的方式同时完成的。

图7的实施方案提供了一个存储器51(51、751a、751b、751c)，在这里，某个类别的数据信元被关联放入一个FIFO存储器51和寄存器55，同时，另一类别的数据信元被关联放入另一个FIFO存储器751a和寄存器755a，等等，以至于会出现拙劣使用存储器容量的危险，这是因为选定类别仅可存放在预定选定的存储器中。

图8的一个实施方案被举例说明，以便能够较好地使用的存储器容量，并且能更有效地存放相同或不同类别的数据信元。

按照图8的实施方案，由于各个数据信元的位置是一致确定，而且数据信元可给予任何有效的位置，这就要求主存储器51具有更加复杂的特性。

主存储器和寄存器55可为“虚拟”的FIFO存储器或缓冲电路。

在此情况下，用于每个数据单元的选定信息，如第一控制-求和-携带比特位置220C和选定的地址51a和/或数据包的位置，将存放在当做控制存储器的寄存器55中。

除此外，该寄存器还可存放有关各个数据包类别的信息。

信息或数据包从主存储器51的读出是通过位于第6单元66内的、经寄存器55与控制单元56相连的一个读出电路启动的。这样的数据包在给定类别中被依次读取。

假定第一类别的数据信元将通过控制单元56选定并读出。

按优先级别分类的当前数据包因而在寄存器55中被估值，并且该寄存器可指出存储器51中的相关存储器位置。

来自控制单元56的指令需要一个确定的类别。

图8中的存储器51提供了数据信元在任意数目地址内的存放，因此需要装置来确定哪些地址位置是可用的。这些可用的地址位置被排序为所谓的“可用列表”。

使用带奇偶控制200C的数据信元200，即使在存放在控制存储器中的第一控制-求和-携带比特位置220C和算出的第二控制-求和-携带比特位置220C′之间不一致，但当属于数据包的诸如200C、200C′之类的其它的比特位置在第7单元67中是一致的时候，也可能认定被读信息或数据包是正确的。

图1中的ATM选择器是具有固定长度的所谓数据信元的一个交换。该ATM选择器包括选择器核(11、12)和选择器终端(7、9)，选择器核中的每个终端对应一个选择器终端。

选择器核被加倍，并包括两个平面或单元11、12，两者连续地且独立地做同一项工作。

这两个平面11、12冗余收尾于选择器输入终端。这意味着来自选择器核的两个平面的每个单一数据信元的两个相同的数据信元之一被丢弃。

由于选择器核的平面是非同步的，并且每个连接和平面均进行冗余收尾，因而同时使用的、分别来自各自平面的两个数据信元都将被发送。

正因为这个原因，在来自选择器核的两个平面的数据信元的选择器终端处需要缓冲寄存装置。图7或8的例示性实施方案意在说明这样的一个实施方案。

选择器终端处的缓冲应是智能型的，即能够使不同队列保持整齐，而且每种信元或数据信元类别对应一个队列。一个这样的对类别的划分是考虑了数据信元的优先权和类型(例如信号发送信元)之后进行的。这可由一个选择器终端通过使用大的单个存储器51、保持诸如记为51a的一些缓冲寄存地点和管理用于这些信元缓冲寄存地点的指针或寄存器55而实施。

图4示意了一个带有奇偶位的完整数据信元200，而这些奇偶位可方便地被单独用于控制以并行方式在两个相邻硬件功能之间传输信元时的比特误差。

由于数据单元200具有图4中示意的结构，因此可通过使用在字段220C中信元的奇偶性与校验和的组合，来对包括不同队列的内部存储器和属于它的FIFO存储器进行比特错误和寻址错误控制。

奇偶控制确保在任意单字节中没有比特错误发生，同时字段220C在检测到可能发生的比特错误之时被用于控制存储器中的不同类型的寻址误差。

每当图8中的缓冲存储器51被用于缓存数据信元时，选定队列就从“可用列表”中接收一个指针，而数据信元则被写入由该指针指定的缓冲寄存地点中。数据信元的形式在写入时不变，它包括60个字节，而字段220C位于最末端。

被使用的指针连同单元的字段220C一起在将信元写入到缓冲存储器中时，被写入到当前队列中。

如前所述，字段220C可用于检测可能发生的各种寻址错误，这是因为该字段构成了信元的唯一标志。

已知由于多个不同的原因，在FIFO存储器的存储器区域暂时及永久型的纯粹寻址误差均可发生。

一旦数据信元从缓冲存储器51读出，字段220C′就会被估算。该计算的结果与事实上为信元一部分的字段220C，以及与其指针在寄存器55中且存放在队列中的字段进行比较。

如果新近算得的字段220C′与已在数据信元中的字段相同，那么假定该数据信元是正确的或被正确读出，并且假定逻辑有一个具有最低权重地址比特的适当功能，而这些地址比特用于在数据信元内的寻址。

除此外，如果新算得的字段220C′与其指针在寄存器55中的在队列中存放的字段相同，那么很明显正确的数据信元实际上已被读出，这意味着用于寻址的最高权重地址比特和逻辑有适当的功能而且指针实际上指示正确。

如果这些测量表明新算得的字段220C′、存放在信元中的字段220C、以及其指针在寄存器中的被存放字段彼此不相同，那么奇偶控制200C可用于探查是否在寄存器中有错误或有数据错误。

控制单元56中管理队列中的指针的逻辑通过在不同队列中加入指针的数目而受到持续的控制，其中，这些指针数应该与缓冲寄存地点的总数相当。“可用列表”一旦全满，其它队列就必须为空。

这样的误差是会出现的，例如如果FIFO存储器中的某个指针错误地“跳转”，这种就会影响一个完整的队列。

当然，只使用比特字段200C和200C′的奇偶控制也包含在本发明范围之内。

如果选择这样的实施例，其中控制-求和220C和奇偶位200C、200C′都将被使用与比较，那么当然有时有必要将这两者存放在寄存器55中，并且在不同单元中将这两者进行比较。

值得注意的是，存储器32中的区域35可以保持控制-求和-携带比特位置210C或控制-求和-携带比特位置220C。

块62a用于存放完整ATM-信元的奇偶位200C，以便如果在如前所述的其它控制-求和-携带比特位置之间缺乏一致性时，可对被读信息进行进一步控制。

不言自明，本发明不局限于其中示意的例示性实施方案，在下面权利要求书中所描述的发明性思想范围中均可进行改进。

Claims (26)

1.方法，用来控制：插入到并存放在主存储器(51)中的数字信息正确地从所说主存储器(51)读出(60)，以便在此之后被读信息以一些关联比特位置的形式通过也使用控制存储器(55)被用于控制一个或若干功能(f)，由此插入到该主存储器(51)和所说控制存储器(55)中的数字信息包括关联的比特位置，由此安排装置(53)来给予待插入到主存储器(51)的已接收的信息一个属于主存储器的地址，由此第一控制-求和-携带比特位置(220C)由待存放的数字信息的比特位置及其值根据选定估值算得，由此所说数字信息的所说比特位置(200)和所说第一控制-求和-携带比特位置(220C)被存放在主存储器(51)内某一选定地址内，其特征在于所说第一控制-求和-携带比特位置(220C)与主存储器(51)中的所说选定地址都将存放在所说控制存储器(55)内的某个选定地址中；在于存放在主存储器内所说地址中的数字信息的比特位置的读出是通过指定控制存储器(55)中某一相应地址，并且通过读取在主存储器(51)内相应于控制存储器(55)中地址的某一指定地址中存放的数字信息进行的，并且由从主存储器中读出的该信息根据所说选定估值算得第二控制-求和-携带比特位置(220C′)；并且在于，如果其后对从控制存储器(51)读出的第一控制-求和-携带比特位置(220C″)与算得的第二控制-求和-携带比特位置(220C′)的比较表明它们是一致的，那么就认为被读信息的比特位置及其值正确。

2.根据权利要求1的方法，其特征在于待存放在主存储器(51)的数字信息的比特位置已被构造成数目选定的第一信息-携带比特位置(220、230、210)和数目选定的第一控制-求和-携带比特位置(220C)，其中，后者代表前者的所说选定估值。

3.根据权利要求1或2的方法，其特征在于所说选定估值包括一个奇偶校验。

4.根据权利要求1、2或3的方法，其特征在于所说选定估值包括由一选定多项式生成的校验-求和。

5.根据权利要求1的方法，其特征在于所说的主存储器和所说控制存储器由同种存储器构成。

6.根据权利要求1的方法，其特征在于所说主存储器被选定为可自由寻址的存储器，同时所说控制存储器则包括一或多个FIFO存储器。

7.根据权利要求1的方法，其特征在于给予主存储器或在其之前的装置将待插入的每个信息归入几个可用类别中的某一种。

8.根据权利要求1的方法，其特征在于所说信息被结构化成数据包或数据信元。

9.根据权利要求1的方法，其特征在于所说数字信息的比特位置及其值被允许代表将所说信息归入一个类别的分类。

10.根据权利要求7或8的方法，其特征在于主存储器(51)中的一个可用地址位置是经给予主存储器(51)的或在其之前的装置(53)估计的。

11.根据权利要求1、9或10的方法，其特征在于所说控制存储器(55)包括一个寄存器，其中，该寄存器存放了诸如第一控制-求和-携带比特位置和数据包的地址和/或在主存储器(51)中的位置之类的有关各个数据包的选定信息，并且在于有关各个数据包分类的信息同样也被存放在所说寄存器中。

12.根据权利要求1的方法，其特征在于属于某个类别的每个信息或数据包都经读出电路(56)依次读出。

13.根据权利要求1的方法，其特征在于如果由控制存储器(55)读出的第一控制-求和-携带比特位置(220C″)与算得的第二控制-求和-携带比特位置(220C′)一致，但属于该数据包的其它比特位置(220C)之间缺乏一致，那么被读信息或数据仍被视为正确。

14.电路装置，周来控制：被插入并存放在主存储器(51)中的数字信息，通过同样使用一个控制存储器(55)从所说主存储器可正确地读出，由此安排属于所说主存储器或在其之前的装置(53)以给予待插入到该主存储器(51)中的已接收信息一个属于该存储器的地址，由此第一控制-求和-携带比特位置(220C)可由数字信息的比特位置及其值通过第一计算电路根据某一选定估值算得，而所说数字信息的比特位置可存放在主存储器中的某个地址内，其特征在于所说算得的第一控制-求和-携带比特位置(220C)与主存储器(51)中的所说选定地址(51a′)被存放在所说控制存储器(55)中某一选定地址内；在于，当存放在主存储器(51)中的所说地址(51a′)内的数字信息的比特位置已被读出后，第二控制-求和-携带比特位置(220C′)经第二计算单元(62)由选定估值算得；还在于如果其后经比较电路对所说第一(220C)和第二(220C′)控制-求和-携带比特位置的比较表明它们是一致的，那么被读信息的比特位置及其值(200′)就被视为正确。

15.根据权利要求14的电路装置，其特征在于待存放的数字信息的比特位置被构造成数目选定的第一信息携带比特位置和数目选定的第一控制-求和-携带比特位置，其中，后者代表前者的某一选定估值。

16.根据权利要求14或15的电路装置，其特征在于在所说第一计算电路或单元内的所说选定估值是用于产生一个奇偶校验。

17.根据权利要求14或15的电路装置，其特征在于在所说第一计算电路或单元中的所说估值是用于产生由某一选定多项式生成的校验-求和。

18.根据权利要求14的电路装置，其特征在于所说主存储器和/或所说控制存储包括一或多个FIFO存储器。

19.根据权利要求14的电路装置，其特征在于给予主存储器或在其之前的装置包括一个单元，该单元将待插入的每个信息归类到几个可用类别中的某一个。

20.根据权利要求14的电路装置，其特征在于所说信息被构造成数据包或数据信元。

21.根据权利要求14的电路装置，其特征在于所说数字信息的比特位置及其值代表将所说信息归入某个类别的分类。

22.根据权利要求19或21的电路装置，其特征在于主存储器中的一个可用地址位置是由给予主存储器或在其之前的装置估计的。

23.根据权利要求14的电路装置，其特征在于，所说控制存储器包括一个寄存器，该寄存器中存放了诸如第一控制-求和-携带比特位置和数据包的地址和/或在主存储器中位置之类的有关各个数据包的选定信息。

24.根据权利要求23的电路装置，其特征在于有关各个数据包分类的信息被存放在所说寄存器中。

25.根据权利要求14的电路装置，其特征在于某个类别中的每个信息或数据包，都可通过一从属的读出电路依次被读出。

26.根据权利要求14的电路装置，其特征在于如果第一和第二控制-求和-携带比特位置之间有一致性，尽管在某个单元中在属于数据包的其它比特位置之间可能缺乏一致性，那么被读信息或数据包仍被视为正确的。

Images