CN1156367A - 异步传输方式交换用的交换系统及方法 - Google Patents

异步传输方式交换用的交换系统及方法 Download PDF

Info

Publication number
CN1156367A
CN1156367A CN96117986A CN96117986A CN1156367A CN 1156367 A CN1156367 A CN 1156367A CN 96117986 A CN96117986 A CN 96117986A CN 96117986 A CN96117986 A CN 96117986A CN 1156367 A CN1156367 A CN 1156367A
Authority
CN
China
Prior art keywords
cell
network
input
copy
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96117986A
Other languages
English (en)
Other versions
CN1092891C (zh
Inventor
宋德永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1156367A publication Critical patent/CN1156367A/zh
Application granted granted Critical
Publication of CN1092891C publication Critical patent/CN1092891C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H04L49/1538—Cell slicing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1561—Distribute and route fabrics, e.g. Batcher-Banyan
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/564—Connection-oriented
    • H04L2012/5642—Multicast/broadcast/point-multipoint, e.g. VOD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

异步传输方式交换网络的交换网络和方法包括：输入缓冲器；执行取和加功能的输入开关网络；执行取和加功能的拷贝开关网络；接收反馈的信元并保持它们直至下一个信元周期；存储用于翻译和替换信元路由数据的数据的路由选择表；参考路由表对输入信元和反馈信元进行路由控制的路由/反馈控制器；转换-输出信元输入信号的路由开关网络；把信元路由输出信号分割成路由网络数并把它们传输到路由开关网络；合并和输出路由开关网络输出端口的信元的信元合并器。

Description

异步传输方式交换用的
交换系统及方法
本发明涉及异步传输方式用的交换系统及方法，更具体地说，涉及多媒体服务用异步传输方式交换用的交换系统及方法。本申请基于韩国专利申请No.56581/1995，现将其引入作为参考。
一般说来，多媒体服务涉及许多业务量特性(数据速率，猝发性(burstiness)等等)。另外，它服务格式要求点对点、点对多点、多点对多点配置。在一类服务中，可能是单连接和多连接。诸如公用交换电话网(PSTN)和包交换公用数据网(PSPDN)等传统的网络是只为用于预定格式的特定服务而设计的，它们不可能提供多媒体服务。因此，多媒体服务要求新格式的交换网络，而各种服务的发展，从终端到交换/传输系统，需要进行这样的新网络的形成。目前，作为最适宜于提供具有像多媒体这种特性的服务，国际电信联盟(ITU)将异步传输方式(ATM)用于正在进行的标准化目的。
人们提出了各种各样的ATM交换网络。首先，按信息传输通道的划分方法分，有时分和空分。按拓朴分，有环型、总线型和网格型。按所用缓冲器的位置或用途分，有输入缓冲型、公用缓冲型、分散缓冲型和输出缓冲型。它们可以结合起来。
空分型ATM交换网络结构，基本上类似榕树结构或纵横制网络，具有网格形式，和路由自选择，其中交换网络内的信元按硬件操作为它们自己寻找它们的目的地(交换网络的输出端口)。
但是，这种结构必须具有缓冲器，因为它们的大部分都涉及内部阻塞。所有类型的ATM交换网络，包括空分和时分类型，在其输出侧还都必须具有缓冲器，因为有输出端口碰撞问题。按当输入缓冲器用于空分交换网络时缓冲器的操作方法，分成两种类型，即图1的专用缓冲器和图艺所示的共享缓冲器。通常，主要使用专用缓冲器。这样的分散缓冲器类型的优点是它们的操作容易。但是，他们的缺点是，交换网络的各个端口用的缓冲器是固定的，这样业务量(信元)不能整个地分散到交换网络的端口。如果分布不均，如图1所示，任何一个端口都可能出现输入数据溢出。
在ATM交换网络中，输入端口和输出端口之间的内部路径具有单路径或多路径结构。如图1所示，输入端口X和输出端口Y之间单元开关的输出路径可以是(1)、(2)和(3)。这里，在单路径的情况下，如图3所示，可能出现内部阻塞，这会由于信元损失而使其性能下降。图3表示8*8单路径榕树网络。在该图中，提出了一个通过从输入端口X到输出端口Y及从输入端口W到输出端口Z的信元传输路径传输信元的例子。在这种情况下，在单元开关的第二级信元碰撞，从而造成内部阻塞。单路径交换网络尽管有内部阻塞，但是，内部路由选择简单，操作容易。在多路径交换网络的情况下，内部阻塞的几率小，但是，多路径的路由选择控制过于复杂，几乎无法应用在大量的开关上。这是由于交换网络的路由选择控制速度达不到信元的传输速度。
如图2所示，如果多路径空分交换网络是用共享缓冲器作为其输入缓冲器来实现，就能消除分散缓冲器类型引起的输入数据溢出。图4表示内部具有8位并行结构的公用存储器交换网络的一个例子。如图4所示，公用存储器(时分)交换网络完成交换的结构简单，其交换的概念与传统交换系统相同。但是，在其传输速度为数百Mb/s的ATM中，尽管是并行传输，却无法实现大容积交换网络，因为传输速度远远大于存储器的操作速度。按照目前的半导体技术，可以实现的最大交换网络尺寸是在8*8，如果是8位并行数据传输的话。
如上所述，传统ATM技术在至今已研制和建议的ATM交换网络中，在时分/空分、缓冲器用法、单路径/多路径之中，选择易于实现的的方式。但是，传统ATM交换网络有着下列问题。
在时分的情况下，其能力由于可以购到的商售存储器存取时间的限制而受到限制。例如，在8位并行ATM交换网络中，所制造的交换网络尺寸是4-8个端口。
第二，对于多路径的交换网络，从输入端口到输出端口路由选择的路径是多重的，使得每一次呼叫都需要对此进行分析，以免在交换网络中造成内部阻塞。但是，这个方法涉及的控制算法过于复杂，当交换网络尺寸增大时无法实现。
第三，在输入缓冲器用为每个输入端口分配的专用缓冲器实现的情况下，按照输入业务量的特性，缓冲器溢出的几率增大，使服务质量由于信元丢失而下降。另外，缓冲器利用效率太低，以至要像共享缓冲器方式那样满足性能要求，缓冲器的成本就要增大。
因此，本发明的一个目的是提供一种用于多媒体服务的异步传输方式交换用的交换系统和方法。
本发明的另一个目的是提供一种空分交换系统和方法，以便通过采用共享输入缓冲器和具有单路径提高异步传输方式交换系统的交换速度。
本发明的再一个目的是提供一种通过实现多路由选择网络消除内部阻塞的装置和方法。
本发明还有一个目的是提供一种在异步传输方式交换系统中通过实现信元拷贝网络处理多媒体信息用的装置和方法。
本发明再有一个目的是提供一种通过分析异步传输方式交换系统信元输出路径，并将其反馈来防止输出端口竞争的交换系统及方法。
本发明还有一个目的是提供一种在异步传输方式交换系统中交换的信元的式样结构。
为了实现本发明的目的，提供一种实现异步传输方式交换网络用的装置，该装置包括：输入缓冲器，用来储存输入信元；输入交换网络，由预定尺寸逆榕树网络单元开关构成，并具有输入端口和输出端口，输出端口连接在各输入缓冲器之间，输入交换网络完成取与加功能，其中信元输入数向着从输入端口到输出端口的方向相加，而输入缓冲器的地址按相加的信元数向着从输出端口到输入端口的方向传输，输入交换网络按照取与加功能的计算结果，在输入缓冲器内对输入信元进行传输和储存；拷贝交换网络，由预定尺寸逆榕树网络单元开关构成，并具有连接到输入缓冲器的输入端口，拷贝交换网络完成取与加功能，其中信元拷贝数向着从输入端口到输出端口的方向相加，而拷贝索引对应于所拷贝的信元数，向着从输出端口到输入端口的方向传输，拷贝交换网络按照取与加功能的计算结果，从输入缓冲器拷贝和传输信元输出；反馈交换网络，由预定尺寸逆榕树网络单元开关构成，并具有连接到拷贝交换网络的输入端口，反馈交换网络接收信元反馈，并保持它们直至下一个信元周期；路由选择表，用来储存翻译用的数据和替换信元路由选择用的数据；路由选择/反馈控制器，用来从拷贝交换网络接收信元输出，和从反馈交换网络接收信元反馈，参考路由选择表对输入信元和反馈信元进行路由选择-控制，并反馈在输出端口碰撞的信元；路由选择交换网络，其中多个由预定尺寸的纵横制单元开关构成的交换网络并行连接，该开关对信元输入进行交换-输出；信元分割器，它连接到路由选择开关的输入端口，分割器对网络数进行路由选择、并将它们传输到路由选择交换网络的数目进行分割；以及信元合并器，它连接到路由选择交换网络的输出端口，合并器将从路由选择交换网络输出端口分割和输出的的信元进行合并和输出。
实现异步传输方式交换网络的方法取决于如何操作不同的元件(方式)或使用哪个元件。在本发明中，提出了具有共享输入缓冲器和单路径的空分交换网络。本发明采用空分方法实现，原因是时分存储器存取速度有限的根本问题。在单路径交换网络中出现内部阻塞的情况下，其性能下降。但是，在本发明中，设置多个路由选择网络，以保证达到100％的性能。另外，本发明使用共享输入缓冲器，使得所有输入端口共享该缓冲器。因此，输入缓冲器的利用效率高达100％，而即使缓冲器像分散缓冲器一样大，信元丢失率也会下降。因此，本发明属于空分、网格式、以及输入/输出混合缓冲器。为了防止内部阻塞和输出端口竞争，本发明既将缓冲器用于输入阶段，又用于输出阶段。
参阅下面更详细的描述，结合附图进行考虑，就能更加明了本发明，从而更全面地评价本发明及其许多附带的优点。在附图中，相近的参照号表示相同或相近的组件，其中：
图1表示具有专用于其输出端口的缓冲器的空分多路径交换网络的结构；
图2表示具有其输出端口共享的缓冲器的空分多路径交换网络的结构；
图3表示单路径交换网络(例如，8*8榕树网络)的一个例子，其中出现了内部阻塞；
图4表示公共存储器交换网络的一个例子；
图5表示ATM交换系统的结构；
图6表示按本发明图5实现的ATM交换网络的配置；
图7A表示图6输入网络的一个例子，该网络由规模为1024*1024逆榕树网络构成；
图7B表示一个例子，其中图7A的单元开关由规模为32*32的逆榕树网络构成；
图8A以规模为8*8的输入网络为例，表示取与加功能的第一步，其中从输入网络输入的信元数相加；
图8B以规模为8*8的输入网络为例，表示取与加功能的第二步，其中输入缓冲器的地址从输入缓冲器传输；
图8C以规模为8*8的输入网络为例，表示取与加功能后，传输信元的步骤；
图9A表示在规模为1024*1024的输入网络上完成取与加功能的步骤；
图9B表示在规模为1024*1024的输入网络上完成信元传输功能的步骤；
图10A以规模为8*8的输入网络为例，表示图6输入缓冲器的结构；
图10B表示图10A所示输入缓冲器的概念结构；
图11A以规模为8*8的拷贝网络为例，表示完成取与加功能第一步的程序，其中在拷贝网络中加上信元拷贝的数目；
图11B以规模为8*8的拷贝网络为例，表示完成取与加功能第二步的程序，其中将在拷贝网络中传输拷贝索引；
图12以规模为1024*1024的拷贝网络为例，表示完成取与加功能的程序，其中将在拷贝网络中加上信元拷贝的数目并传输拷贝索引；
图13A是示意图，说明在规模为8*8的拷贝网络中，取与加功能之后拷贝信元的功能；
图13B表示在规模为8*8的拷贝网络中，图13A的步骤之后下一步信元拷贝的步骤，以便解释取与加功能之后拷贝信元的功能；
图14表示在规模为1024*1024的拷贝网络中拷贝当前输入的信元的步骤，以便解释取与加功能之后拷贝信元的功能；
图15表示图6规模为1024*1024的反馈网络的配置；
图16表示图6四个并行路由选择网络的配置；
图17A表示以榕树网络的类型形成的路由选择网络的例子；
图17B表示按本发明的纵横制类型的路由选择网络的例子；
图18表示按本发明的信元分割器、路由选择网络和信元合并器的结构；
图19表示图6路由选择表的结构和信元头的转换；
图20A表示ATM UNI信元头的结构；
图20B表示ATM UNI信元头的结构；
图21表示按本发明在ATM交换网络中传输的信元头的结构；
图22A以16*16的路由选择网络为例，表示路由选择网络防止内部阻塞的功能；
图22B表示图22A防止内部阻塞的步骤；
图23以1024*1024的路由选择网络为例，表示在路由选择网络中防止输出端口竞争的功能；
图24A以16*16的路由选择网络为例，表示在路由选择网络中防止输出端口竞争的功能；
图24B表示在图24A中防止输出端口竞争的步骤；
图25以1024*1024的路由选择网络开关为例，表示通过路由选择网络在输出端口储存信元的步骤；
图26以32*32的榕树网络开关为例，表示按本发明榕树网络单元开关的结构；
图27以32*32的逆榕树网络开关为例，表示按本发明逆榕树网络单元开关的结构；
图28以32*32的纵横制开关为例，表示按本发明纵横制单元开关的结构。
图5表示一个ATM交换网络系统。本发明的最佳实施例提出一个ATM网络组件的ATM交换系统用的ATM开关阵列(switchfabric)(下文称作ATM交换网络或交换网络)。在本发明中，假定ATM交换网络的规模为1024*1024。
如图5所示，ATM交换系统主要包括用户/中继线接口、ATM交换网络和呼叫/连接处理器。
用户/中继线接口连接用户或中继线链路，并为ATM信元在ATM交换系统内的交换完成各种功能。在ATM交换系统中采用53字节的信息传输单元称的所谓”信元”，即使在ATM交换系统中交换也是以信元为单位完成的。
ATM交换网络完成交换功能和多投(Multicast)功能，以便将输入信元传输到它们打算达到的目的地。信元的目的地的信息(路由标记)在建立呼叫时由呼叫/连接处理器确定，并传输到用户/中继线连接器。在输入到用户/中继线接口的信元的字段中，根据目的地的信息，为每个信元写上与路由选择有关的信息。按照所写的信息，在ATM交换网络中完成自动路由选择，这就是交换功能。多投是一种在将信元从一个传输侧传输到至少两个接收侧的情况下完成的功能，要求处理器根据需要复制多个信元。呼叫/连接处理器涉及呼叫/连接管理(信令…)、路由选择控制、操作/维护(OAM)及资源管理。控制/维护部分完成整体操作控制和交换系统的管理，诸如通过处于用户/中继线接口较低级的处理器之间的内部通信完成的呼叫建立/释放、ATM功能及整个系统的维护。
如图6所示，按本发明的ATM交换系统的ATM交换网络具有输入网络、拷贝网络、反馈网络、路由选择网络、完成它们的功能的外围逻辑、由存储器构成的输入缓冲器及空分开关。
现以规模为1024*1024的ATM交换网络为例，探讨该种网络及其功能的实现。形成诸如输入、拷贝、反馈及路由选择等交换网络的各个子网络是由规模为32*32的单元开关组成的。输入网络和反馈网络使用逆榕树网络。拷贝网络使用榕树网络。路由选择网络可以采用各种不同的交换网络，但在考虑到容易实现及性能，这里采用不会引起内部阻塞的纵横制(X-汇流排(bar))。
本发明的ATM交换网络的结构分成输入网络12、拷贝网络32、反馈网络52和路由选择网络63。每一个网络均由规模为32*32的单元开关分两级组成。这里，输入网络12和反馈网络52的单元开关采用逆榕树网络。拷贝网络32的单元开关采用榕树网络，而路由选择网络63的单元开关采用纵横制网络。当图6的ATM交换网络以1024*1024的规模形成时，榕树网络和逆榕树网络即使在32*32规模的单元开关分成两级时，还能保持其性能。但是，纵横制网络就不能保持内部不阻塞。在这种情况下，在路由选择网络63内部可能造成阻塞，而其性能下降。为了克服这一点，在本发明中使用了多个路由选择网络，例如4个63a-63d。
在图6中，在网络12，32，52和63的前端使用了信元同步器11，31，51和62，因为在位和信元的水平要求同步。同步之所以需要，是因为信元输入到各个网络的输入速度是160Mb/s，而网络又可能被放置在不同的物理位置。
参见图6，在各个网络12，32，52和63的输入级32*32单元开关处使用信元同步器1，31，51和62。信元同步器完成160Mb/s位同步和信元同步。
输入网络12使用1024*1024逆榕树网络，并由64个单元开关(32*32逆榕树网络)组成。输入网络12连接在信元同步器11与输入缓冲器20之间，完成输入信元的取与加的功能，和将输入信元存入输入缓冲器20的功能。
输入缓冲器(输入队列)20储存着从输入网络12输出的输入信元。输入缓冲器20的大小取决于输入端口的大小和输入信元的大小。(1024端口*x信元＝xxx信元)。
拷贝网络32采用1024*1024榕树网络，并由64个单元开关(32*32榕树网络)组成。拷贝网络32连接在信元同步器31和路由选择/反馈控制器41之间，完成信元的取与加的功能和信元拷贝功能。
反馈网络52采用1024*1024逆榕树网络，并由64个单元开关(32*32逆榕树网络)组成。反馈网络52连接在信元同步器51和路由选择/反馈控制器41之间，完成信元反馈的取与加功能和信元拷贝功能。
路由选择表42存储着信元在ATM交换中的路由选择信息(VPIs/VCIs，路由标记)。路由选择/反馈控制器41从拷贝网络32和反馈网络52接收信元，并参考路由选择表42中的路由选择信息控制信元输入的路由选择。路由选择/反馈控制器41的路由选择控制完成向输入信元头提供路由选择信息(VPI/VCI)和自动路由选择标记。反馈控制完成ATM交换网络内部阻塞和输出端口竞争。
信元分割器51完成将拷贝网络32和反馈网络52输出的信元的分割功能。在本发明中，信元分割器61分割输入信元并将其传输到多个路由选择网络，以便防止ATM交换网络发生内部阻塞和输出端口的竞争。在本发明中假定采用4个路由选择网络63a-63d。路由选择网络由纵横制1024*1024纵横制网络和64个单元开关(32*32纵横制网络)组成。路由选择网络完成自动路由选择。信元合并器64将路由选择网络63a-63d输出的信元存储在端口的输出缓冲器并将其输出。
下面将参见图6描述各个网络的结构和功能。
输入网络12完成取与加的功能，其中用来存储由输入端口输入的信元的输入缓冲器20受控由各输入端口共享。按照取与加的功能，输入端口所有的输入信元都接收它们要被储存的输入端口2的地址，并按此地址在输入网络之后储存在输入缓冲器20中。输入缓冲器20是共享缓冲器，而非专用缓冲器，使得它们有着优异的利用效率，并在突发业务量的环境下非常有效。储存在输入缓冲器20中的信元按其储存顺序传输到拷贝网络32。在交换操作中，有一种情况限制从输入缓冲器20传输到拷贝网络32的信元数目。在前一个信元周期中拷贝的信元数目超过了拷贝网络32的能力时，或者要反馈的信元目前正在反馈网络52中时，就会出现这种现象。
拷贝网络32用来提供广播或多投服务。如果从输入缓冲器20接收的信元是广播或多投信元时，需要多少，拷贝网络32就拷贝多少信元。在这里，信元的拷贝数在信元头中以(最小值，最大值)的形式指出。在信元分割方式下，在拷贝网络中用的拷贝信元的算法参考这个值。该最小值和最大值是由取与加的结果和拷贝网络32中各信元要求的拷贝数计算的。在这里，若拷贝的信元数目超过拷贝网络32的能力，超过的信元取出并相加，不从输入缓冲器20读出，而在下一个信元周期中，输入回拷贝网络。
反馈网络52用来将在同一信元周期中通过路由选择网络63所需信元，而不是在通过路由选择网络63时不引起内部阻塞或输出端口竞争的信元反馈回去。反馈的信元和下一信元周期中通过拷贝网络32接收的信元一起，经过通过路由选择网络63的步骤。这里，路由选择/反馈控制器41控制，使反馈的信元具有优先权。反馈网络52在反馈网络的输入阶段，每个端口一个信元用一个缓冲器，以便使反馈的信元延迟一个信元周期。
路由选择/反馈控制器41由路由选择控制器和反馈控制器组成。路由选择/反馈控制器41的路由选择控制器，完成像转换信元头等将通过路由选择网络63的信元的路由选择标记相加的功能，和信元路由选择功能。路由选择标记用在自动路由选择中，其中这些信元通过硬件经由路由选择网络寻找欲往的输出端口。信元头转换是一种对输入信元头进行转换的功能，使得从它自己的节点输出的信元头信息用于下一个节点的路由选择。诸如路由选择标记、信元头转换信息等与路由选择有关的值，由图5的呼叫/连接控制器更新，只要呼叫/连接未被置位，并被储存在路由选择表42中，直到相应的呼叫/连接被释放为止。
路由选择/反馈控制器41的反馈控制器在路由选择网络63内，完成防止信元由于内部阻塞或输出端口竞争而造成的丢失的功能。每个信元周期都完成反馈控制功能，而不能通过路由选择网络63的信元被送回反馈网络52。每个信元周期，都对所有的端口计算通过路由选择网络63的信元数目。这个数值表明在路由选择网络63a-63d内，未受内部阻塞或输出端口竞争影响而传输的信元数目。这里，内部阻塞意味着在内部通道内出现了碰撞，即使信元输入到该网络并要求不同输出端口也是如此。输出端口竞争意味着，输入的信元在输出端口发生碰撞，即使它们传输未遇内部阻塞，但输入信元要求相同的输出端口。
信元分割器61将信元分送到路由选择网络63a-63d，以便在通过路由选择网络63的信元按照反馈控制输入时，不引起内部阻塞和输出端口竞争。
信元真正完成交换是在路由选择网络63内。由拷贝网络32和反馈网络52输入的信元由硬件自动进行路由选择，并通过路由选择网络63传输到要求的输出端口。这里，所用的1024*1024路由选择网络是一种形式，其中32*32 X-bar网络作为单元开关分成两级。这种路由选择网络并非无阻塞网络，因而会由于交换网络中的内部阻塞而输性能下降。因此，在本发明中形成4个并联的路由选择网络63a-63d，以提高ATM交换网络的输入/输出路径，并在信元输入路由选择网络63之前完成反馈控制，以消除内部阻塞。这能防止交换网络性能下降。虽然从路由选择网络清除了内部阻塞，但是由于输出端口竞争ATM交换网络的性能被限制在58％。相应地，如果路由选择网络63是并联和由多个形成，并有反馈控制，ATM交换网络消除了内部阻塞，再加上对输出端口竞争的控制，交换性能就接近100％。用32*32单元开关形成1024*1024规模的路由选择网络63a-63d，增加了硬件的数量，在输入网络的输入端口与输出端口之间有多条路径。因此1024个端口在信元路由选择上难于控制。
信元合并器64把从路由选择网络63a-63d输出的信元储存在输出缓冲器中，并将它们以预定的速度输出。所用的输出缓冲器，与输入缓冲器相比效率非常低，因为不象输入缓冲器，缓冲器是各个输出端口专用的。
从现在开始，将详细描述输入网络12、拷贝网络32、反馈网络52和路由选择网络63。假定在本发明中，ATM交换网络的规模是1024*1024。因此，诸如取与加功能、信元拷贝和路由选择等全部功能必须是针对整个1024*1024网络完成的，而不是针对单元交换网络。本发明的ATM交换网络，由输入网络12、拷贝网络32、反馈网络52和路由选择网络63。在这些网络中，输入信元在它们最后输出之前，必须至少通过其中的3个网络。在具体地解释ATM交换网络的整个操作的同时，将它分成输入网络12、拷贝网络32、反馈网络52和路由选择网络63。
当信元储存在输入缓冲器20时，为了有效地利用输入缓冲器20，输入网络完成取与加的功能以及信元传输。信元传输是由1024*1024逆榕树网络完成的。取与加功能可以用逆榕树网络实现，因为在概念上它有着与逆榕树网络相同的结构。但是，取与加功能用独立于逆榕树网络的硬件来实现的，因为它并不要求整个逆榕树网络，而且不准备像输入网络12那样地传输信元。如图7A所示，为了硬件较易实现，输入网络12由32*32逆榕树网络的单元开关分两级组成。32*32逆榕树网络具有如图7B所示的结构。下面将说明输入网络的详细功能。
按照输入网络12的取与加功能，信元本身储存的缓冲器地址这样设置，使得ATM交换网络输入端口接收的全部信元顺序地储存在输入缓冲器20中。这里，缓冲器地址这样设定，使得输入缓冲器20为全部的输入端口共享。在分配缓冲器20地址的过程中，需要有一位用来指示输入端口是否有活性信元，和若干位用来写输入缓冲器的地址。这些类型的信息写在信元头上。对于每一个信元周期，取与加功能以管线的形式进行，同时进行信元传输功能。第n个周期的输入信元的取与加功能在第n+1周期完成。在第n周期完成第n+1周期输入的信元的取与加功能。
图8A和8B以6个输入信元，输入缓冲器指针为0，对应在8*8规模的网络中单投为例，表示输入的信元储存入输入缓冲器20的过程。输入缓冲器指针代表当前周期储存信元的输入缓冲器20的起始地址。下面参阅图8A和8B，描述完成输入网络12的取与加功能的第一和第二步。
首先，参阅图8A，取与加功能的第一步，就是说，从输入端口将信元加到输出端口的过程，进行如下。这里，该开关元件指的是刚才的元件。
在输入到较高的输入端口的信元出现在输入网络12的2*2元件的第一级的情况下，不管较低的输入端口是否接收到一个信元，都将数字”1”写在元件的寄存器上。输入到第一级元件较高和较低输入端口的信元相加，准备送到较低的输出端口。这个值输入到与第二级元件连接的元件上。
和第一级一样，对于输入到第二级的元件，输入到较高输入端口的信元个数写在该元件的寄存器上，而输入到较高和较低输入端口的信元相加，然后送到较低的输出端口。这个值输入到与第三级元件连接的元件上。
同样在第三级。对于输入到该元件的信元，将输入到较高输入端口的信元个数写在该元件的寄存器上，而输入到较高和较低输入端口的信元相加，然后送到较低的输出端口。
在上述过程之后，如图8A所示，信元输入相加的结果输出到最后一级的最低的端口。这个最后的值加到输入缓冲器20的指针寄存器值上，其结果存回到输入缓冲器指针寄存器上。这个值指示下一个信元周期输入缓冲器的起始地址。在图8A的例子中，前一步的指针值假定为0，6个信元是新输入的，所以指针的值更新为6。
第二，参阅图8B，取与加功能的第二步，就是说，从输出端口到输入端口的输入缓冲器20的地址传输过程进行如下。
在前一信元周期中储存的指针值”0”由最后一级的最低一个输出端口输入，并通过较高的输入端口传输给第二级的元件。通过较低的输入端口，将传输的值加到取与加功能第一步写在该元件寄存器上的值上，并送往第二级元件。
第二级元件将从第三级接收到的值通过较高的输入端口传输到第一级元件。通过较低的输入端口，将传输来的值加到在取与加功能第一步写入该元件寄存器的值上，并送往第一级元件。
在第一级元件中，从第二级接收来的值传输到较高的输入端口。这个值加到在取与加功能第一步写入该元件寄存器的值上，并送往较低的输入端口。
在上述过程之后，所有输入端口的信元都接收储存它们的输入缓冲器20的地址。从这些信元输入的输入端口的最高端口起，这些信元顺序地接收到它们的输入缓冲器地址0，1，2，3，4和5，因为在图8B中输入的信元个数是6。图8A和8B表示当实现的输入网络是8*8时，在第一步中信元个数相加的过程和在第二步中输入缓冲器的传输过程。图9A表示在规模为1024*1024的输入网络中取与加功能的第一和第二步。
第三，在取与加功能的第一和第二步之后，信元传输的完成如图8C所示。参阅图8C，输入网络12信元传输按下列方式进行，使得所有的信元都从取与加功能得到存储它们的输入缓冲器地址，然后将它们用作这些信元通过逆榕树网络的轮转(Rounding)标记。在这里，对于轮转标记，在取与加功能得到的位流并不是不加改变地使用的，而是将其位顺序加以改变，以使输入的信元在逆榕树网络中能够没有内部阻塞地通过。若取与加功能的结果是(b1，b2和b3)，则在逆榕树网络中的轮转标记顺序变为(b3，b2和b1)。图8C描述了按上述方法产生的轮转标记通过输入网络将信元存入输入缓冲器的过程。
图8C表示当输入网络规模为8*8时，按照通过完成取与加功能操作的输入缓冲器地址传输信元的过程。图9B表示在规模为124*1024的输入网络12中，信元的传输过程。
第二，将解释输入缓冲器20(输入队列)的配置和操作。输入缓冲器20储存着通过输入网络12传输来的信元，具有图10A所示的配置。图10A表示在8*8个开关的情况下输入缓冲器20的配置。图10B表示图10A所示的输入缓冲器20的概念结构。
在图10B中，底部指针指着储存新输入的信元的输入缓冲器20地址的起始位置。项部指针指着正要读出的在输入缓冲器20储存的信元的地址的起始位置。图10A表示形成输入缓冲器20的先进先出(FIFO)存储器的地址顺序。如图10A所示，所有输入端口共享全部FIFO，而每一个端口并不使用预定的FIFO。为了共享该缓冲器，输入网络完成取与加功能作为前步操作。输入到ATM交换网络的信元储存在输入缓冲器20中，然后顺序读出，以便每个信元周期传输给拷贝网络。
第三，将解释拷贝网络32的配置和操作。拷贝网络32完成取与加功能和拷贝功能，以达到拷贝信元的目的。在一个信元周期中拷贝网络32拷贝的信元最大数目是根据拷贝网络32的容量决定的。在这里，如果拷贝的信元数目超过了拷贝网络的容量，则超过的信元在第二个信元周期拷贝。在这里，可以将准备拷贝的一部分信元分割出来，并拷贝过去。在这种情况下，假定分割出来剩下的信元在下一个信元周期中拷贝。拷贝网络32的取与加功能使用与输入网络12所用的相同的硬件完成。为了完成它们的拷贝功能，采用了榕树网络。完成上述功能的拷贝网络32的细节如下。
第一，解释拷贝网络32的取与加功能。向所有输入到各个输入端口的信元提供拷贝信元数的功能是由拷贝网络32的取与加功能完成的。完成取与加功能所要求的信元头需要有一位表示信元拷贝数，并有数位写着拷贝的信息。由取与加功能得到的信息被控制来完成通过拷贝算法完成实际的拷贝功能。这个拷贝信息是利用各个信元的拷贝数和整个信元的拷贝数，以(最小值，最大值)的形式形成的。
图11A和11B表示8*8逆榕树网络，目的是解释拷贝网络32的取与加功能。在图11A和11B中，假定在拷贝索引指针为0时，信元输入到8个端口中，而在各个端口要求信元拷贝数为3，2，2，3，1，2，3，2。在这里，信元拷贝数包括它本身(拷贝源信元)。拷贝索引指针指出在前一步的信元周期中信元反馈数，并且每个信元周期由反馈网络52更新。这个数目是一个保留的数目，以便使在前一步的信元周期能够首先通过路由选择网络63a-63d进行信元反馈。信元拷贝数的最大值是端口总数减去信元保留数所得的数目。
拷贝网络32的取与加功能如下。
图11A表示对从拷贝网络32输入端口拷贝到输出端口的信元数进行累加时的取与加功能的第一步。拷贝的信元数累加的完成过程如下。
若有一个信元输入到拷贝网络的第一级2*2元件较高输入端口，无论较低的输入端口是否接收到信元，要求的信元拷贝数是写在该元件的寄存器的。对输入到第一级元件较高和较低的输入端口的拷贝信元数进行求和，并送往较低的输出端口。这个值输入到与第二级连接的元件上。在第二级同样地对这个输入到该元件的值(指出信元的数目)完成与第一级相同的过程。在第三级完成与上述相同的过程。经过上述过程之后，对所有信元输入所要求的信元拷贝数求和，并输出到最后一级较低的端口。这个值在拷贝网络32的下一个信元周期的取与加功能中并不用作指针。每一个信元周期拷贝索引指针都用反馈网络接收到的值更新。
图11B表示将拷贝索引从拷贝网络32输出端口传输到输入端口的取与加功能的第二步。拷贝索引的传输操作完成如下。
在第三级最低的元件上，储存在拷贝索引指针的值(例如”0”)加到在取与加过程第一步元件寄存器中的值上，并通过较低的输入端口送往第二级元件。指针”0”通过输入端口不加改变地传输给第二级元件。
第二级元件将从第三级输入的值通过输入端口传输到第一级。不管较低的输入端口，传输的值加在取与加过程第一步写入该元件寄存器中的值上，并送往第一级元件。
第一级元件将第二级接收到的值传输到较高的输入端口，将该值加在第一步写入元件寄存器的值上，并将结果送往较低的输入端口。
经过上述过程之后，所有的信元都接收拷贝网络的输入端口数，由该拷贝网络将根据它本身要求的信元拷贝数最后为各个信元拷贝的信元输出。在图11B中，从最高端的信元开始，这些信元接收0，3，5，7，10，11，13，16。
在一个信元周期中，信元拷贝数的最大值就是拷贝网络的端口数。因此，在图11B的例子中，最多只能拷贝8个信元。相应地，对于输入第一、第二和第三端口的信元可以要求多少就拷贝和传输多少信元。但是，对于第四端口只能传输它自己，而剩下的在地下一个信元周期中进行拷贝和传输。这种情况称作”分割”，在此过程中，一个信元要求的信元拷贝分几个信元周期完成。在图11B中，(3)是信元分割在下一个信元周期中输入到拷贝网络32的最高端口。这是为了防止分割的信元依次被分割。在图11B中，拷贝数打了点的信元在下一个信元周期输入，因为它超过了拷贝网络32最大拷贝数。从前一信元周期中包括反馈信元的信元拷贝最大值减去信元反馈数而得到的值，是在一个信元周期中实际能够拷贝的最大容量。
如前面解释的，图11A和11B表示8*8拷贝网络的一个例子。如在这些附图中，拷贝网络32的取与加功能完成从输入端口到输出端口拷贝的信元数求和的第一步和将求和所得的信元拷贝索引从输出端口传输到输入端口的第二步。图12表示规模为1024*1024的拷贝网络32的取与加功能的第一和第二步。在图12中，实线指示信元拷贝数的求和过程，就是说，取与加功能的前向周期。虚线表示拷贝索引的传输过程，就是说，取与加功能的后向周期。
在拷贝网络32中，取与加功能之后，完成信元的拷贝。图13A表示规模为8*8的拷贝网络32当前(第n)步中的信元拷贝。图13B表示规模为8*8的拷贝网络32下一(第n+1)步中的信元拷贝。
信元拷贝就是取与加功能之后拷贝从拷贝网络32输入的信元。在拷贝网络32中完成信元拷贝的值，是根据完成取与加功能而获得的拷贝索引计算出来的。给每个输入拷贝网络32的各个信元算出数值，并写入信元头中。然后，信元拷贝算法所用的信元拷贝信息指出最小值和最大值，并通过信元头加以传输。在这里，从取与加功能获得的拷贝索引成了最小值，而拷贝数加上拷贝索引得到的值变成最大值。在拷贝网络32为N*N的情况下，拷贝信息(最小值和最大值)分别由log2N位组成。在1024*1024的拷贝网络的情况下，拷贝信息要求10位。利用拷贝信息的这个值，8*8榕树网络中所完成的信元功能示于图13A，为了便于解释信元拷贝，将信元拷贝信息表达为[(min.1，min.2，min.3)，(max.1，max.2，max.3)]。
如图13A所示，在拷贝网络32的第一阶段，信元拷贝信息[(min.1，min.2，min.3)，(max.1，max.2，max.3)]中的第一位min.1和max.1加以比较。若它们不等，则拷贝该信元，并送往两个输出端口。输出的信元在第二阶段经历同样的过程，小第二阶段中，对所用的信元拷贝信息控制如下。
-输出到较高链路的信元的信元拷贝信息：(min.2，min.3)，(1，1)
-输出到较低链路的信元的信元拷贝信息：(0，0)(max.2，max.3)，(1，1)
若min.1和max.1相等，则不拷贝输入信元，而这种情况又分成两类，其值为0或1。在这里，信元拷贝信息调整为拷贝信息(min.2，，，min.3)，(max.2，max，，，3)，两者都不包括第一位。
-在0的情况下，信元传输到较高的输出链路。
-在1的情况下，信元传输到较低的输出链路。
在第二阶段，从第一阶段输入的信元像第一阶段一样经历同样的过程，然后，对第三阶段所用的信元拷贝信息调整如下。
-在完成信元拷贝的情况下，传输到较高链路的信元的信元拷贝信息：(min.3，1)
-在完成信元拷贝的情况下，传输到较低链路的信元的信元拷贝信息：(min.3，max.3)
-在不拷贝信元的情况下，信元拷贝信息：(min.2，max.3)
在最后阶段，完成如同上述的过程，要求多少，就拷贝多少信元，并在最后信元拷贝网络输出阶段从较高的链路顺序输出。
图13B表示在下一个信元周期拷贝在拷贝网络32的最高端口在前一信元周期进行的分割而剩余的信元的过程。在当前信元周期中产生的分割的信元和拷贝数储存在分割信元缓冲器，然后为了对它们进行拷贝，在下一个信元周期中输入到拷贝网络32的最高输出端口。在图13B，(1)是前一(第n)信元周期中被分割的信元，在第n+1信元周期输入最高的端口。在第n+1信元周期分割的信元像(2)一样存回分割的信元缓冲器。
拷贝网络32的信元拷贝以这样的方式完成，即从通过完成取与加功能获得的拷贝索引中获得信元拷贝信息，然后拷贝输入信元拷贝信息的信元。图14表示当拷贝网络32以1024*1024的规模形成时，在拷贝网络32中拷贝信元的过程。
反馈网络52用与输入网络12相同的硬件形成的。图15表示规模为1024*1024的反馈网络52。反馈网络将输入的信元存入反馈缓冲器，然后依次地不留间隔地将信元从反馈网络32的较高输出端口输出。反馈缓冲器是一个信元大小，每个端口一个，位于前方阶段，供一个信元周期用。如图15所示，在下一个信元周期中，当通过反馈网络52的信元输入路由选择网络63a-63d时，这并未增加传输的优先权。这个过程和取与加功能以及信元传输进输入网络12一样。在反馈网络52中，在取与加功能中缓冲器指针对于每一个信元周期总是从0开始的。在这里，准备反馈的信元，由路由选择/反馈控制器41为每个信元周期选择的。关于反馈的信息，是根据反馈控制功能每个信元周期计算一次的。当在路由选择/反馈控制器41中完成反馈控制功能时，只有那些不会由于输出端口竞争而丢失的信元，才被输入到路由选择网络63a-63d中。反馈网络52魅信元周期提供拷贝网络32的取与加功能用的指针。
路由选择网络63作成多个，目的是防止输出端口竞争。在本发明中，假定具有分成两级的32*32X-bar网络的1024*1024的网络，是由4个并联的路由选择网络63a-63d构成的。若纵横制(X-bar)网络用于路由选择网络63，则尽管单元开关所用的硬件数量比榕树网络大，但交换性能却是非常有效。因此，将纵横制网络用于路由选择网络63。图17A表示由榕树网络构成的路由选择网络的一个例子。图17B表示由纵横制网络构成的路由选择网络的一个例子。下表1表示由榕树网络或由纵横制网络构成路由选择网络这两种情况引起的差异。若1024*1024网络用规模为32*32的单元开关形成，如图17A和17B所示，单元开关在这两种情况下在概念上都具有相同结构，而不是内部结构和性能。
            表1方式      榕树网络型          X-bar型         备注项目单元装置    32*32榕树网络   32*32纵横制网络单元装置性能    阻塞             无阻塞单元装置      320个交点        1024个交点的复杂性     (Nlog2N)x23     (N2)            N：端口数单元装置为单芯片         是                是单元装置之间shuffle  full shuffle      full shuffle路由选择方式  自动路由选择     自动路由选择路由选择网络乘数             4平面           4平面(1024*1024)                                   -在突发业务量下交换性能        高达85％        高达99.9％     -HOL BL soft(1024*1024)                                   应用其他         内部网络应用      要求路由选择
                           网络用的单元开关
在本发明中，假定路1024*1024由选择网络63如图16所示的方式形成，使用4个路由选择网络，以提高ATM交换网络的性能。按照图16所示的路由选择网络63a-63d的模拟结果，应该指出，在对输入缓冲器20和输出缓冲器(未示出)进行控制的同时，对路由选择网络的内部阻塞和输出端口竞争进行控制，信元处理吞吐量为95％，并接近100％。
若路由选择网络63用多个并联的方式形成，信元分割和信元合并必须与路由选择同时完成。为此，信元分割器62和信元合并器64一起使用。信元分割器62用来将信元分布到路由选择网络63a-63d，而信元合并器64将从路由选择网络63a-63d到达各自输出端口的信元进行合并。
下面联系整个结构解释路由选择。图18表示信元分割器62和信元合并器64连同路由选择网络63a-63d的配置。受路由选择/反馈控制器41内的路由选择控制器的内部阻塞控制和输出端口竞争控制的信元，被分割器62分割，并传输到路由选择网络63a-63d。在这里，信元按路由选择网络63a-63d的内部阻塞控制和输出端口竞争控制，顺序地被分配到4个路由选择网络。输入的信元自动路由选择到路由选择网络63a-63d的输出端口，并且传输到路由选择网络的同一个输出端口的多个信元储存到信元合并器64的输出缓冲器，然后顺序地将其输出。
如图18所示，信元分割器62将输入到各个端口的信元分配到路由选择网络63a-63d，使得它们在不发生内部阻塞和输出端口竞争的情况下进行传输。信元分割信息是从输出端口竞争的防止和路由选择网络内部阻塞防止中得到。
如图18所示，信元合并器64将输出到路由选择网络63a-63d的同一个端口的多个信元储存到信元合并器64的输出缓冲器，然后顺序地将它们传输出去。由路由选择网络63a-63d输出的信元由选择器储存在输出缓冲器内，以便在它们进行串/并转换之后顺序地选择激活的信元。在这里，激活的信元指的是它们实际上被传输到输出端口。完成串/并转换为了降低硬件的驱动速度。从路由选择网络63a-63d输出的信元是160Mb/s的串行数据，当它们同时输出时必须提高其速度。但是，现在，它很难用目前的硬件实现。
下面将参阅路由选择表描述路由选择/反馈控制器41的路由选择控制。路由选择控制包括路由选择标记的加上和信元头的转换。路由选择标记用来将所有的信元通过路由选择网络63a-63d传输到各自的输出端口。在这里，路由选择标记是从诸如路由表42等与路由选择有关的信息，利用虚拟路径识别器(VPI)/虚拟通道识别器(VCI)和输入端口识别器获得。只要要求呼叫，储存在路由表42中的路由选择标记就被图5的呼叫/连接控制处理器更新，并在此同时在一个信元周期内完成路由选择控制1024/n信元。
信元头转换就是将路由选择后并通过ATM交换网络传输到其他节点的信元转换成其他节点进行路由选择用的信息。这个信息含有信元头的VPI/VCI、有效负载类型识别器(PTI)和信元丢失优先权(CLP)。
从现在开始，将描述路由表42和信元格式。路由表42用来储存信元的路由选择信息，只要呼叫/连接被设置，图5的呼叫/连接控制处理器就将路由选择信息存入路由表42，而其状态一直保持到它被释放为止。路由表42具有图19所示的结构。如图9所示，路由表42包括路由选择标记和各个信元用的信元头转换信息。信元的路由选择标记是参照信元头的单投连接识别器(VPI/VCI)、多投连接识别器和拷贝顺序号。路由表42的特定结构和内容应与ATM交换网络内部所用的信元头的结构及功能以及特定的路由选择方式联系起来研究。
ATM交换网络的交换系统所用的信元头结构是像图20A和20B那样形成。在这里，图20A表示ATM用户/网络接口(UNI)的信元头。图20B表示ATM网络节点接口(NNI)中的信元头。
本发明建议，ATM交换网络的信元头结构用在图21的结构。在图21所示的信元头结构中，A是用来储存一位的区域，指示信元是否激活。S/M/B(singlecast/multicast/broadcast，单投/多投/广播)是由2位组成，是储存指示单投、多投和广播服务的位的区域。copy Info.(拷贝信息)由20位组成，是一个储存信元拷贝信息的区域，它指示信元拷贝要求的最小值和最大值。MCN(multicast copy number多投拷贝数)由10位组成，是一个储存指示信元拷贝数信息的区域。IPI/SRT(Input port ID/self-routing tag，输入端口识别器/自动路由选择标记)由10位组成，是一个储存识别呼叫由之输入并在路由选择控制之后提供路由选择标记的交换网络输入端口的信息的区域。VPI，8位，是一个储存虚拟路径识别信息的区域。VCI，16位，是一个储存虚拟通道识别信息的区域。PTI，3位，是一个储存有效负载类型识别信息的区域。CLP，1位，是一个储存信元丢失优先权信息的区域。HEC(header error control，头差错控制)8位，是一个储存头差错控制信息的区域。
下面将利用图21说明内部交换网络用的信元头中所加的各种类型的信息。
首先，位A指示信元是否激活。S/M/B指示在单投、多投和广播服务中，该信元属于哪一种。Copy info.字段指示信元拷贝要求的信息(最小值、最大值地址)。MCN用来区别多重信元拷贝。将拷贝的信元加以区分，就可以使它们各自的路由选择控制得以完成，因为它们被传输到不同的目的地。IPI/SRT是识别信元由之输入并在路由选择控制之后提供路由选择标记的交换网络输入端口的字段。交换中使用的信元头示于图20A和20B，各种标准信元头转换功能是在ATM UNI和ATM NNI接口完成的。
下面将描述路由选择网络63防止内部阻塞行输出端口竞争的方法。这个功能由路由选择/反馈控制器41完成。基本上，这两种功能都能完满地完成，但是，可以按照交换网络的性能要求选择性地使用它们之中的一个。尤其是，可以仅仅选择防止内部阻塞或输出端口竞争，或者两种功能同时使用。但是，为了得到更好的性能，两种功能都应该完成。这是因为，即使使用了多重路由选择网络，并完成输入端口控制，如果路由选择网络63没有内部阻塞(控制)，交换性能还是要降低，同样地，即使防止了路由选择网络的内部阻塞，有输出端口竞争也是如此。在本发明中，两种功能一起完成。首先完成路由选择网络63的内部阻塞防止，然后利用该结果完成输出端口竞争的防止。在输出端口竞争防止之前，先消除路由选择网络的内部阻塞。
路由选择/反馈控制器41的反馈控制器计算在一个信元周期之前经受路由选择网络内部阻塞和输出端口竞争的信元数。若该值超过在一个信元周期内能够无内部阻塞和输出端口竞争地通过的信元数，超过的信元数反馈到反馈网络52，而不输入到路由选择网络63。传输到反馈网络52的信元，在反馈网络52延时一个信元周期之后，在下一个信元周期中回去与输入路由选择网络63的信元竞争。在这里，反馈的信元控制得被首先传输，以便在ATM服务的虚拟连接内保持信元传输的顺序。完成优先权控制，使得输入到路由选择网络63较高端口的信元具有优先权。按照该功能，被允许传输到路由选择网络63的信元，被传输到信元分割器62，而这些信元被分散到路由选择网络63a-63d。下面将详细地解释各种功能。
首先，描述路由选择网络63内部阻塞的防止。路由选择网络63并非无阻塞网络，因为1024*1024路由选择网络63是分两级由32*32X-bar单元开关形成的。由于路由选择网络63的内部阻塞，这使交换性能恶化，故要求路由选择网络63有防止内部阻塞的功能。
在图22A中，两个路由选择网络63是用16*16个具有4*4单元开关的路由选择网络63并联形成。在该图中，位于第一级的元件被指定为源组(SG)，位于第二级的目的元件是目的组(DG)。
为了防止内部阻塞，各个开关元件都需要一个表，用来储存信元要求哪个输出端口。该表分成及格区域，分别对应各个目的元件。已经分开的区域再分割成对应于输出端口数的区域。图22A表示在路由选择网络像图22A那样形成时，完成防止内部阻塞的过程。
参考图22B，说明防止内部阻塞的过程。在第一级的开关元件(SG)中，所述输入需要的输出端口的位置被分成目的组和输出端口号，它们被写入表中。
对于该表的各行要求同样的DG的信元数超过2时，从各该行的第一个信元开始，只有两个被给予输入许可(ack)，而其余都不被给予输入许可。这一功能之后，许可多少，就让多少信元输入路由选择网络63，并由信元分割器62分布到路由选择网络63a-63d。
从现在起，将解释防止输出端口竞争的功能。
若在同一信元周期中有多个信元要求路由选择网络63的同一个输出端口，这些信元在输出端口上发生碰撞，从而引起信元丢失。为了防止这一点，在这些信元输入路由选择网络63之前必须完成输出端口竞争的防止。本发明的ATM交换网络使用4个路由选择网络63a-63d，使得在路由选择网络63a-63d没有内部阻塞的情况下有4个2信元同时到达同一个输出端口。图23表示在规模为1024*1024的路由选择网络63中控制输出端口竞争的概念。如图23所示，输出端口竞争在概念上与防止路由选择网络63内部阻塞具有相同的结构和功能。
图24A和24B举例说明利用4*4单元开关的16*16路由选择网络63，用于计算输出端口竞争的信元数的功能。在利用图24A所示的路由选择网络63的情况下，两个信元可能同时传输到同一个输出端口。在图24A的例子中，像图22A和22B那样获得路由选择网络63防止内部阻塞的结果，不用来计算输出端口竞争的信元数。
参阅图24A和24B，计算输出端口竞争的信元数的过程分成3步。
第一步SG元件内完成。
第一级单元开关元件写入表中，而同时输入的信元要求的输出端口用目的元件和输出端口号表示。
在第一级元件中，写入表中的输出端口目的地传输到相应的目的元件。
第二步在DG元件中完成。
在目的元件中，把从第一级元件接收的四个值存入其固有的表中。要求输出到同一个端口的信元的数目不应当超过在4个步骤中受控制的有限的数目(在图24A中最大为2)。
在该表的第一行中，对信元的数目求和，并且，直至求和结构的值不超过2的输入许可才被示出。如果向具体端口的输出请求至少是2并且只能输出它们中的一个，那么，把它变成1，并且用输入许可表示(第一步)。
在第二行中，对于每一个输出端口区、对在第一行输入许可的数目求和，并且，直至求和的值不超过2时才示出输入许可(第二步)。
在第三行中，对第一和第二行进行所述两个步骤(第三步)。
在第四行中，对第一、第二和第三进行所述两个步骤(第四步)。
在所述四个步骤之后，把所述结果输送到对应的SG。把计算结果的第一行送到SG1，第二行送到SG2，第三行送到SG3以及第四行送到SG4。在所述SG元件中进行所述第三步。
接收来自目的元件的所述结果的SG允许把要求同一个输出端口的信元中像被许可的那样多的信元被输入到路由网络63，并且把其余的信元输入到反馈网52。
下面将说明信元分割。
在进行避免内部阻塞和外部竞争的操作时，利用所述结果来控制输入到路由网络63的信元，借助于信元分割器62来分配被许可输入到路由网络63的信元，以便不引起内部阻塞和输出端口竞争。就输入到路由网络63的各个端口的信元而言，在出现内部阻塞和输出端口竞争的信元中，被许可输入的信元的数目和并行的路由网络63的数目一样多。只有相当于许可输入的信元数目的那些信元，才被顺序地分配到路由网络63a-63d。
图25说明把从路由网络63输出的信元存入输出缓冲器中的过程。下面将参考图25描述所述输出缓冲器的功能。
所述输出缓冲器用于在同一个信元周期、同时接收从路由网络63a-63d的同一个端口输出的那些信元。为第一个输出端口分配专用的缓冲器。因此，这种缓冲器的使用效率低于被所有端口共用的输入缓冲器20的使用效率。
下面将描述单元开关的结构。
随着交换网络的容量变大，诸如本发明的ATM交换网络的空分交换网络急剧地增加硬件的数量。在实施大容量交换网络时，把它分成用小容量的硬件制造的单元开关。此外，应当考虑把这些单元开关组合成整体的交换网络的方法，并且，为了提高经济效益，必须这样设计所述交换网络，以便把单元开关的种类减至最少、以及易于硬件的实施。为此，所述单元开关必须具有模件性。如果所述单元开关具有模件性，那么，能够进行整体交换网络的规则装配，并且其硬件的实施变得容易。如果所述单元开关不具有模件性，那么，这些单元开关之间就不存在一致性，并且，必须使用许多具有不同结构的单元开关。这使所述交换网络的整体结构复杂化。为了所述单元开关的规则装配，在交换网络的级联中，需要ATM交换网络的输入端口的混洗(shuffle)。
下面将描述实施单元开关的方法。
本发明的ATM交换网络由输入网络12、拷贝网络32、反馈网络52和路由网络63构成。对于输入网络12和反馈网络52，使用榕树网络。对于拷贝网络32，使用逆榕树网络。对于路由网络63，使用纵横制网络。这里，通过改变榕树网络的输入和输出方向来产生逆榕树网络。所述榕树网络具有以下三个特征。第一、在输入端口和输出端口之间存在单通道。第二，存在从一个输入端口到所有输出端口的各通道。第三，在输入端口输出端口之间不存在通道。
当如在本发明中那样构成1024×1024的榕树网络或者逆榕树网络时，单元开关的容量必须是32×32，并且，两级必须保持网络的特性。在1024×1024的ATM交换网络的结构中，如果未使用32×32的单元开关(在以下情况下，即，扩展到像使用16×16或者64×64的网络的纵模制网络)，那么，所述整体交换网络不能具有榕树网络或者逆榕树网络的所述特征。这样就不能得到所述ATM交换网络的优点，并且难于控制所述网络。
所述整体交换网络的硬件的数量确定于所述单元开关的容量。在本发明中，考虑到当前的半导体技术、PCB的信号处理速度、以及输入输出引脚的数量，把单元开关的容量确定为32×32。图26示出具有32×32的容量的榕树网络的结构。32×32的榕树网络具有32个输入端口和输出端口，并且由五级构成。每一级由16个2×2的元件构成。图27示出32×32的逆榕树网络的结构。所述32×32的逆榕树网络是通过把图26的32×32的榕树网络的输入端口和输出端口反向使用而得到的。
作为路由网络63的单元开关的32×32的纵横制网络具有如图28中的结构，并且，是一种无阻塞开关，不像榕树网络或者逆榕树网络那样。
如上所述，本发明的ATM交换网络具有如下的效果。首先，输入缓冲器是所有输入端口公用的，因此所述缓冲器被有效地利用。其次，避免了所述缓冲器的溢出，从而避免了信元的损失。第三，未把信元密集地存储在专用的缓冲器中，从而把信元的传输延迟减至最小。第四，能够进行具有极好的性能的高速度的信元交换。第五，能够用相同的结构实施输入网络，拷贝网络，和反馈网络。第六，虽然所述交换网络是单通道的，但是，由于使用多个交换网络而具有多通道性能。从而消除了在多通道交换网络的通道控制中遇到的困难。
因此，应当明白，本发明不限于这里公开的。预期用来实现本发明的作好方式的具体实施例，应该说，除了像所附的权利要求书中限定那样，本发明不限于本说明书中所描述的特定的实施例。

Claims (5)

1.用来实施异步传输方式交换网络的装置，其特征在于所述装置包括：
用来存储输入信元的输入缓冲器，
输入开关网络，它由预定尺寸的逆榕树单元开关构成，并且具有输入端口和输出端口，所述输出端口连接在所述各输入缓冲器之间，所述输入开关网络执行取和加功能，其中，把输入的信元的数目直接地从输入端口加到输出端口，并且，根据所加的信元的数目而把输入缓冲器的地址直接地从输出端口传输到输入端口，所述输入开关网络根据由取和加功能计算的结果而传输输入信元并且把它们存入所述输入缓冲器中，
路由选择表，用来存储用于翻译和替换信元路由数据的数据，
路由控制器，用来接收所述输入缓冲器的信元，并且参考所述路由选择表而对信元的输出进行路由控制，
路由开关网络，其中，多个由预定尺寸的纵横制单元开关构成的开关网络并联连接，所述开关对信元输入进行转换输出，
信元分割器，它连接到所述路由开关的输入端口，所述分割器把信元路由输出分割成所述路由网络数，并且，把它们传输到所述路由开关网络，以及
信元合并器，它连接到所述路由开关网络的输出端口，所述合并器把从所述路由开关网络的输出端口分割和输出的信元合并和输出。
2.用来实施异步传输方式交换网络的装置，其特征在于所述装置包括：
用来存储输入信元的输入缓冲器，
输入开关网络，它由预定尺寸的逆榕树单元开关构成，并且具有输入端口和输出端口，所述输出端口连接在所述各输入缓冲器之间，所述输入开关网络执行取和加功能，其中，把输入的信元的数目直接地从输入端口加到输出端口，并且，根据所加的信元的数目而把输入缓冲器的地址直接地从输出端口传输到输入端口，所述输入开关网络根据由取和加功能计算的结果而传输输入信元并且把它们存入所述输入缓冲器中，
拷贝开关网络，它由预定尺寸的逆榕树单元开关构成，并且具有连接到所述输入缓冲器的输入端口，所述拷贝开关网络执行取和加功能，其中，把拷贝的信元的数目直接地从输入端口加到输出端口，并且，把与所拷贝的信元数目相对应的拷贝索引直接地从输出端口传输到输入端口，所述拷贝开关网络根据由取和加功能计算的结果而拷贝和传输从所述输入缓冲器输出的信元，
路由选择表，用来存储用于翻译和替换信元路由数据的数据，
路由控制器，用来接收从所述拷贝开关网络输出的信元，并且参考所述路由选择表而对信元的输出进行路由控制，
路由开关网络，其中，多个由预定尺寸的纵横制单元开关构成的开关网络并联连接，所述开关对信元输入进行转换输出，
信元分割器，它连接到所述路由开关的输入端口，所述分割器把信元路由输出分割成所述路由网络数，并且，把它们传输到所述路由开关网络，以及
信元合并器，它连接到所述路由开关网络的输出端口，所述合并器把从所述路由开关网络的输出端口分割和输出的信元合并和输出。
3.用来实施异步传输方式交换网络的装置，其特征在于所述装置包括：
用来存储输入信元的输入缓冲器，
输入开关网络，它由预定尺寸的逆榕树单元开关构成，并且具有输入端口和输出端口，所述输出端口连接在所述各输入缓冲器之间，所述输入开关网络执行取和加功能，其中，把输入的信元的数目直接地从输入端口加到输出端口，并且，根据所加的信元的数目而把输入缓冲器的地址直接地从输出端口传输到输入端口，所述输入开关网络根据由取和加功能计算的结果而传输输入信元并且把它们存入所述输入缓冲器中，
拷贝开关网络，它由预定尺寸的逆榕树单元开关构成，并且具有连接到所述输入缓冲器的输入端口，所述拷贝开关网络执行取和加功能，其中，把拷贝的信元的数目直接地从输入端口加到输出端口，并且，把与所拷贝的信元数目相对应的拷贝索引直接地从输出端口传输到输入端口，所述拷贝开关网络根据由取和加功能计算的结果而拷贝和传输从所述输入缓冲器输出的信元，
反馈开关网络，它由预尺寸的单元开关构成，并且具有连接到所述拷贝开关网络的输入端口，所述反馈开关接收反馈的信元并且保持它们、直到下一个信元周期，
路由选择表，用来存储用于翻译和替换信元路由数据的数据，
路由/反馈控制器，用来接收从所述拷贝开关网络输出的信元以及从所述反馈开关网络反馈的信元，并且参考所述路由选择表而对输入的信元和反馈的信元进行路由控制，以及反馈在输出端口冲突的信元，
路由开关网络，其中，多个由预定尺寸的纵横制单元开关构成的开关网络并联连接，所述开关对信元输入进行转换输出，
信元分割器，它连接到所述路由开关的输入端口，所述分割器把信元路由输出分割成所述路由网络数，并且，把它们传输到所述路由开关网络，以及
信元合并器，它连接到所述路由开关网络的输出端口，所述合并器把从所述路由开关网络的输出端口分割和输出的信元合并和输出。
4.用于异步传输方式交换系统的信元交换方法，其特征在于所述方法包括以下步骤：
根据输入的信元的输入次序而顺序地转换和存储输入的信元，使得所有输入端口共用输入缓冲器，
分析存储在所述输入缓冲器中的信元的标题，以便确定是否对它们进行拷贝，转换待拷贝的信元，并且按照预定的数目对它们进行拷贝，
参考路由选择表，确定反馈信元和输入信元的路由，并且反馈在输出端口冲突的信元，
在下一个信元周期中转换和存储所述反馈的信元，以及
转换被进行路由控制的信元、从而避免内部阻塞和输出端口竞争。
5.异步传输方式交换系统的内部信元标题结构，其特征在于所述结构包括：
用来存储表示信元是激活的还是非激活的比特的区域，
用来存储表示单通道(singlecast)、多通道(multicast)和广播服务的比特的区域，
用来存储表示需要拷贝的信元的最少数目和最大数目的信元拷贝信息的区域，
用来存储表示待拷贝信元的数目的信息的区域，
用来在路由控制之后存储用于识别开关网络的存入所述信元的输入端口并且提供路由标记的信息的区域，
用来存储假通道识别信息的区域，
用来存储假信道识别信息的区域，
用来存储有效负载类型识别信息的区域，
用来存储信元损失优先权信息的区域，以及
用来存储标题误差控制信息的区域。
CN96117986A 1995-12-26 1996-12-24 异步传输方式交换用的交换系统及方法 Expired - Fee Related CN1092891C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950056581A KR100278016B1 (ko) 1995-12-26 1995-12-26 비동기 전송모드 교환시스템의 스위칭 장치 및 방법
KR56581/95 1995-12-26

Publications (2)

Publication Number Publication Date
CN1156367A true CN1156367A (zh) 1997-08-06
CN1092891C CN1092891C (zh) 2002-10-16

Family

ID=19444430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96117986A Expired - Fee Related CN1092891C (zh) 1995-12-26 1996-12-24 异步传输方式交换用的交换系统及方法

Country Status (5)

Country Link
US (1) US6101190A (zh)
JP (1) JP3181526B2 (zh)
KR (1) KR100278016B1 (zh)
CN (1) CN1092891C (zh)
RU (1) RU2129751C1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401713C (zh) * 2000-01-24 2008-07-09 先进微装置公司 使用单环数据总线连接配置的公用存储器的装置和方法
CN103891224A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 具有集成的服务器件的分布式机箱架构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741577A1 (de) * 1997-09-20 1999-03-25 Cit Alcatel Verfahren und Vorrichtungen zum Aufbau von Punkt-zu-Mehrpunkt-Verbindungen und Mehrpunkt-zu-Punkt-Verbindugen
US6480492B1 (en) * 1999-02-16 2002-11-12 Telefonaktiebolaget Lm Ericsson (Publ) Establishing internal control paths in ATM node
US6501757B1 (en) * 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
JP2002123562A (ja) * 2000-07-31 2002-04-26 Hitachi Ltd テスタ構築データの生成方法およびテスタの構築方法並びにテスト回路
JP3646638B2 (ja) * 2000-09-06 2005-05-11 日本電気株式会社 パケット交換装置及びそれに用いるスイッチ制御方法
JP2002111716A (ja) * 2000-10-04 2002-04-12 Nec Corp パケットスイッチ及びそれに用いるマルチキャスト制御方式
US7203198B2 (en) * 2001-04-17 2007-04-10 Conexant, Inc. System and method for switching asynchronous transfer mode cells
US7082104B2 (en) * 2001-05-18 2006-07-25 Intel Corporation Network device switch
US8798043B2 (en) * 2002-06-28 2014-08-05 Brocade Communications Systems, Inc. Apparatus and method for routing traffic in multi-link switch
US7443799B2 (en) 2003-10-31 2008-10-28 Brocade Communication Systems, Inc. Load balancing in core-edge configurations
US7619974B2 (en) 2003-10-31 2009-11-17 Brocade Communication Systems, Inc. Frame traffic balancing across trunk groups
US8995456B2 (en) * 2009-04-08 2015-03-31 Empire Technology Development Llc Space-space-memory (SSM) Clos-network packet switch
US8675673B2 (en) 2009-07-29 2014-03-18 New Jersey Institute Of Technology Forwarding cells of partitioned data through a three-stage Clos-network packet switch with memory at each stage
TWM494083U (zh) * 2014-09-19 2015-01-21 Right Group Advertising & Printing Co Ltd 磁吸防窺片
US10380383B2 (en) 2016-12-09 2019-08-13 Right Group Central Co., Ltd. Screen protection filter

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880271B2 (ja) * 1990-08-17 1999-04-05 株式会社日立製作所 帯域制御方法および回路
US4833468A (en) * 1987-10-14 1989-05-23 Unisys Corporation Layered network
DE68929523T2 (de) * 1988-07-22 2005-12-15 Hitachi, Ltd. ATM-Vermittlungssystem
US5258752A (en) * 1988-11-25 1993-11-02 Sumitomo Electric Industries, Ltd. Broad band digital exchange
US5214642A (en) * 1989-02-21 1993-05-25 Hitachi, Ltd. ATM switching system and adaptation processing apparatus
JPH03135133A (ja) * 1989-10-20 1991-06-10 Toshiba Corp マルチメディア統合ネットワークシステム
DE4008078A1 (de) * 1990-03-14 1991-09-19 Standard Elektrik Lorenz Ag Kopierfaehige atm-vermittlungsstelle
US5280483A (en) * 1990-08-09 1994-01-18 Fujitsu Limited Traffic control system for asynchronous transfer mode exchange
DE4027611A1 (de) * 1990-08-31 1992-03-05 Philips Patentverwaltung Koppelfeld fuer ein asynchrones zeitvielfachuebermittlungssystem
US5130976A (en) * 1991-02-12 1992-07-14 Bell Communications Research, Inc. Batcher and banyan switching elements
JPH04284754A (ja) * 1991-03-14 1992-10-09 Fujitsu Ltd Ａｔｍ交換装置
WO1993003582A1 (en) * 1991-08-05 1993-02-18 Honeywell Inc. Crossbar with return net for scalable self-routing non-blocking message switching and routing system
JP3104429B2 (ja) * 1992-10-08 2000-10-30 株式会社日立製作所 コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
KR100293920B1 (ko) * 1993-06-12 2001-09-17 윤종용 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법
US5557609A (en) * 1993-12-01 1996-09-17 Kabushiki Kaisha Toshiba Switching apparatus for ATM
JPH07202901A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Ａｔｍスイッチ
KR100258137B1 (ko) * 1993-12-30 2000-06-01 윤종용 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US5555378A (en) * 1994-03-02 1996-09-10 Bell Communications Research, Inc. Scheduling transmission multimedia information in broadband networks using a token passing scheme
US5687172A (en) * 1994-12-30 1997-11-11 Lucent Technologies Inc. Terabit per second distribution network
US5533021A (en) * 1995-02-03 1996-07-02 International Business Machines Corporation Apparatus and method for segmentation and time synchronization of the transmission of multimedia data
KR100262682B1 (ko) * 1995-04-15 2000-08-01 최병석 멀티캐스트 atm교환기 및 그멀티캐스트 경합조정방법
US5724358A (en) * 1996-02-23 1998-03-03 Zeitnet, Inc. High speed packet-switched digital switch and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401713C (zh) * 2000-01-24 2008-07-09 先进微装置公司 使用单环数据总线连接配置的公用存储器的装置和方法
CN103891224A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 具有集成的服务器件的分布式机箱架构
CN103891224B (zh) * 2011-10-26 2016-08-17 国际商业机器公司 具有集成的服务器件的分布式机箱架构

Also Published As

Publication number Publication date
JP3181526B2 (ja) 2001-07-03
RU2129751C1 (ru) 1999-04-27
KR100278016B1 (ko) 2001-01-15
US6101190A (en) 2000-08-08
JPH10271110A (ja) 1998-10-09
CN1092891C (zh) 2002-10-16

Similar Documents

Publication Publication Date Title
CN1092891C (zh) 异步传输方式交换用的交换系统及方法
CN1087541C (zh) 基于通路的虚拟静态路由
US5636210A (en) Asynchronous transfer mode packet switch
CN1138380C (zh) 异步传递模式交换机及其控制方法
US6426957B1 (en) Asynchronous transfer mode based service consolidation switch
Oie et al. Survey of switching techniques in high‐speed networks and their performance
US7602790B2 (en) Two-dimensional pipelined scheduling technique
CN1166247C (zh) 通讯节点、通讯互联网络和在其中传输信号的方法
EP0138949B1 (en) A wideband digital switching network
CN1373980A (zh) 利用常规网络节点交换机管理与各种业务质量原则相关联的数据业务的系统和方法
CN1286009A (zh) 联网系统
CN1151230A (zh) 可变规模的多媒体网络
CN86101327A (zh) 在分布式控制交换系统中的路径搜索
CN1275008A (zh) 用于高容量异步传输模式交换机的快速循环端口调度程序
CN1066948A (zh) 通信交换系统
GB2355619A (en) Packet switching
CN1271884C (zh) 通过多级atm节点的内部路由选择
CN1052596C (zh) 具有数据包识别功能的分组交换机
CN1147097C (zh) 支持n-isdn业务的atm交换系统及其控制方法
CN1130951C (zh) 多级异步转移模式节点的分段性能监视
CN86101329A (zh) 用分布式数据库在分布式控制交换系统中终点口的确定
CN1976538A (zh) 用于电信网络节点的分组交换系统
CN1135790C (zh) 一种异步传递方式信元交换系统
CN1853379A (zh) 在异步传输模式信元传输中提供服务质量的系统和方法
CN1206526A (zh) 管理网络资源的方法和设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021016

Termination date: 20100125