CN1194558C - 异步传递模式交换机及其控制方法 - Google Patents

异步传递模式交换机及其控制方法 Download PDF

Info

Publication number
CN1194558C
CN1194558C CNB021015066A CN02101506A CN1194558C CN 1194558 C CN1194558 C CN 1194558C CN B021015066 A CNB021015066 A CN B021015066A CN 02101506 A CN02101506 A CN 02101506A CN 1194558 C CN1194558 C CN 1194558C
Authority
CN
China
Prior art keywords
switching port
unit
exchcange core
buffer
core matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021015066A
Other languages
English (en)
Other versions
CN1386021A (zh
Inventor
拉尔斯－约兰·彼得松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1386021A publication Critical patent/CN1386021A/zh
Application granted granted Critical
Publication of CN1194558C publication Critical patent/CN1194558C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5683—Buffer or queue management for avoiding head of line blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5684—Characteristics of traffic flows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane

Abstract

一种异步传递模式(ATM)交换机，它通过交换端口的逻辑和缓冲功能监视和控制对交换核心矩阵的接续。将逻辑和缓冲功能移至交换端口使交换核心极大简化。交换核心矩阵包括多个行、列和交叉点，为从其输入点传至其输出点的信息传递元提供路径。交换核心矩阵中的单存储位置缓冲器可以在各信息传递元通过矩阵时将其暂时存储再传出。交换核心矩阵的简单性使其能构造在一块集成电路中。

Description

异步传递模式交换机及其控制方法
本申请是1994年1月29日提交的中国专利申请94101688.9的分案申请。
发明领域
本发明涉及异步传递模式(ATM)交换机，尤其涉及ATM交换机系统内信息流控制和等时业务的实现。
背景技术
异步传递模式(ATM)也称为“传递元中继”，是一种基于电信标准的技术，设计来满足公用网在很宽的数据速率范围内数据同时复用和交换的要求。这些要求产生于正在出现的多媒体、高速数据和图像通信等各种应用。ATM是一种基于快速分组交换原理的统计复用和交换方法，与目前数字交换机所采用的电路交换技术完全不同。ATM为声音、数据和图像通信配置专用的电路，将每一类通信业务中的信息流划分成各个“传递元”，每一传递元包括指定该元内所载信息发送去处的地址或流向。流向指令以标志符的形式加在该元所载的信息中，当该传递元经过ATM交换机时，由该交换机处理。
促进人们设计宽带ATM交换机结构的因素有多种：
1.适应声音、图像、数据等形形色色业务的需要；
2.交换机工作时所必需的高速度(从155Mb/s到超过1.2Gb/s)；
3.数据通信的猝发性。
如果通信网继续在中央位置部署大型交换机，那么就要有大容量ATM交换机。假定这样一套交换机为50,000至100,000个用户提供服务，且每一用户工作速率为SONETSTS-3(155Mb/s)，则交换机对用户接口的总用户接续容量每一流向约为10万亿位每秒(Tb/s)。如果任一时刻仅有十分之一的用户使用分配到的接续容量，那么该大容量ATM交换机的核心必须交换约1Tb/s的业务，这一数值比现有的市内数字交换机的容量大若干数量级。
以往曾有人提出几种高性能分组交换结构。它们可以归类为不同的层次结构—内部缓冲器，输入缓冲器，输出缓冲器，共用缓冲器或这些缓冲器的各种组合。内部缓冲的交换机包括缓冲榕树状(banyan)网络。假定榕树状交换机在中间级具有单个信息元缓冲器，并具有平衡和均匀的业务模式，则其最大的通过量仅为大容量ATM交换机要求值的大约45％。输入缓冲的结构包括带振铃保留的分批榕树状(Batcher-banyan)网络，或者包括具有并行集中共抢判决的自选路纵横制网络。由于“排头居先”(HOL)造成的阻塞，其最大通过量约为所需值的58％。其它如允许每一输入端口的两个传递元与其余传递元竞争的技术将输入缓冲结构的最大通过量提高至所需值的约70％。
其余类型的ATM交换结构各有其优点。例如，带输出缓冲的交换机已被证明在大型的交换结构中具有最佳的延迟/通过性能。共同缓冲器结构则表明其极大地改善了存储器利用率。已有技术中其余的交换机包括那些配备有混合的输入、输出缓冲器的交换机以及带有内部及输出缓冲器的阳光(Sunshine)交换机。除了点对点交换机之外，还有人提出了几种一点对多点的ATM交换机。
每一类交换机结构有其自身的优点和不足。例如，分批榕树状网络比纵横制网络交换单元少，但由于各级之间的互连线不等同，并且线长差别随着网络增大而加剧。所以在每一级使所有信号同步的难度较大。相反，纵横制网络有较多单一和常规的互连线，使同步较方便，但交换单元较多。
所有的已有技术交换机，以及当前在ATM交换领域中的大多数研究发展方向都是开发数量更多和更复杂的交换核心，以便提供在最大设计业务负载下工作的大型中央交换机所必需的交换容量。这类交换机中已经设计了采用十二块以上ATM芯片的网络，以提供确保传递元通过交换核心概率高所必需的大缓冲器和多重路径。但是，也很需要为各种通信网中小规模中继节点而最优化设计的高质量ATM交换机。已有技术ATM交换结构无论规模大小，都未利用接续控制解决容量、通过量和呼损问题，都不能提供等时服务。
发明内容
本发明的一方面是一种异步传递模式(ATM)交换机，包括一个交换核心矩阵和多个电气连接交换核心矩阵输入和输出点的交换端口。交换端口传输和接收来自交换核心矩阵的信息元。交换核心矩阵通过其多个行、列和交叉点为矩阵输入点至输出点的信息传递元提供路径。交换核心具有一点对多点播发功能。交换端口形成ATM交换机和外部通信装置之间的接口。此外，交换端口通过交换核心接口与交换核心矩阵连接，并通过来自交换核心矩阵交叉点的反馈信息控制对交换核心矩阵的接续。对交换核心矩阵的接续可以由一个或多个输入缓冲器控制，该缓冲器存储信息传递元，直至交换核心矩阵中选定的路径空出为止。为增强交换能力，可以将多个交换核心矩阵链接。
本发明的另一方面是一种控制通信系统中信息传递元流动的方法。该方法首先为具有多个行、列和交叉点的交换核心矩阵输入点至输出点的信息传递元提供可选择路径。然后，将多个交换端口电气连接交换核心矩阵的输入和输出点，以对其收、发信息传递元。随后将每一交换端口连接一个外部信息传递元通信装置，并控制每一信息传递元可进行的对交换核心矩阵的接续。该控制接续的步骤还可包括将该信息传递元存储在每一交换端口的一个或多个缓冲器中，直至交换核心矩阵中选定的路径空出为止。
本发明的一个目的在于提供有接续控制的ATM交换机，它使交换机的连接质量可由所连装置控制，因而交换器核心不需要大规模缓冲器。
本发明另一目的在于提供一种ATM交换机，它最大限度地利用具有猝发性的数据通信业务所能使用的带宽，并极大地减少了交换机的呼损率。当已有技术交换机的某一级在其缓冲器占满的情况下传输一信息传递元时，常有传递元丢失。在实施接续控制时，信息传递元保存在其规模按所处理业务类型而定的输入缓冲器中，直至有可用的输出缓冲器或端口。因为只有当输入缓冲器过载时才会发生信息丢失，所以极大地减少了呼损，并且，如果输入缓冲器大小适当，那么过载情况极少。
本发明再一目的是提供一种功能类似于局域网(LAN)的ATM交换机，从而使该交换机能较好地处理未来公用网的数据通信需求。
本发明又一目的在于提供一种适应不同速度通信装置的ATM交换机，从而能在以后进行升级和连接有更高速度性能的新装置，例如连接SONET STS 12c装置，而不致影响已连接的速度较低的装置。这一目的保证在同时将交换核心升级到更高速度的前提下，已有设备可升级，而无需替换整个ATM交换机。
本发明的目的还在于提供一种ATM交换机，它可以作变动，以在传输信息传递元时提供预定的延迟，从而实现所谓的等时业务。
附图简述
本领域的熟练人员参照下列附图将能更好地理解本发明及其众多目的和优点，其中：
图1是本发明的系统中所用类型的受控接续ATM交换机主要部分的简化框图；
图2是图1的ATM交换机的简化功能框图，示出交换端口和交换核心之间的数据流，以及本发明的系统中输入缓冲器在交换核心中的设置位置；
图3是ATM交换机的简化功能框图，示出在本发明的系统中从交换端口监视和控制操作及维护功能的方式；
图4是简化框图，示出与本发明的受控接续ATM交换机相连的所有通信装置如何通过交换端口接续交换核心；
图5是简化的功能框图，画出由本发明的受控接续ATM交换机所实现的逻辑交换和空分交换功能；
图6是简化的功能框图，画出按矩阵结构链接若干受控接续ATM交换机时的逻辑和空分交换功能；
图7是简化的功能框图，示出在本发明的受控接续ATM交换机中实现逻辑和空分交换功能的三个通信规约级之间的结构和联系；
图8是说明一个交换端口与一面交换核心之间的交换核心接口(SCI)的实际连线框图；
图8a是在交换核心接口(SCI)各个方向上传送的通用传递元字节图；
图8b是在交换核心接口各个方向上传送的一个信息传递元的字节图；
图8c是在交换核心接口各个方向上传送的维护传递元字节图；
图8d是在交换核心接口各个方向上传送的空闲传递元字节图；
图9是本发明的受控接续ATM交换机一个实施例的简化框图，其中，输入交换端口和交换核心矩阵至目标交换端口的出口有相同数量的逻辑缓冲器；
图10是本发明的受控接续ATM交换机一个实施例的简化框图，其中，所有至目标交换端口的交换核心出口采用单个逻辑缓冲器；
图11是简化框图，示出本发明受控接续ATM交换机的交换端口输入侧的缓冲器优先级安排和可变缓冲器规模的采用；
图12是功能框图，示出本发明受控接续ATM交换机中交换端口与交换核心连接，以及交换矩阵接续机构所采用的原理；
图13是功能框图，示出仍具备本发明的受控接续ATM交换机所需功能的交换核心矩阵中缓冲器配置的最少方案；
图14是功能框图，示出本发明的受控接续ATM交换机采用中等数量缓冲器时交换核心矩阵中缓冲器的配置；
图15是功能框图，示出在完整方案中交换核心矩阵内缓冲器的配置，该方案中，本发明的受控接续ATM交换机每一矩阵交叉点采用深度为一个传递元的一个缓冲器；
图16是交换核心矩阵最高一级的框图；
图17是交换核心矩阵行功能单元(RFU)框图；
图18是交换核心矩阵列功能单元(CFU)框图；
图19是列功能单元(CFU)内控制CFU控制器的功能的软件程序高级流程图；
图20是交换核心矩阵交叉功能单元(XFU)的框图；
图21示出某一特定交换端口的交换核心接口中交换端口至交换核心的传递元流和交换核心至交换端口的传递元流之间的时间关系；
图22是本发明的受控接续ATM交换机一个实施例的透视图，其中，在交换端口板所连接的背板上安装一单片交换核心；
图23是本发明较佳实施例中速度转换所用装置的逻辑框图。
实施发明的较佳方式
图1是实施本发明原理时所用类型的受控接续ATM交换机10主要部分的简化框图。本发明的ATM交换机基本上由两部分组成：一个或多个交换端口11和一个交换核心12。每一交换端口11执行ATM交换机10的逻辑交换和缓冲功能，如图2所示，它分为一个输入侧11A和一个输出侧11B。交换核心12根据每一信息元所附加的标识符，基本上只执行路径选择功能，并且可以用单块芯片实现。这样极大减少交换核心的硬件和维护费用，并极大地提高其可靠性，在如图1所示配置一块第二平面13作为冗余时更是如此。
图2是简化功能框图，示出交换端口11和交换核心12之间的数据流，以及输入缓冲器14在交换端口11中的位置。在一个实施例中，本发明的交换核心12比已有技术的交换机大为简化。其部分原因在于输入缓冲器14从大多数传统ATM交换机中所处的交换核心12内部，移至交换端口11A的输入侧。因此，交换核心12仅包括一个交换矩阵和矩阵中每一列的状态寄存器，并附带一个为信息元公平传输而设的优先级安排屏蔽寄存器。交换核心12每一通道或路径具有仅一个存储位置的缓冲深度，而没有处理器或任何用于操作和维护的通信通道。
交换端口11中进行缓冲的结果是在每一个交换端口的输入侧11A必须增大带宽，以使交换端口能在短时间内接收大量数据，或者几乎同时地从若干输入源接收数据。但是，每一缓冲器14的存储容量可以改变，以符合各交换端口11及其处理的业务类型的各个要求，从而改善系统的总体特性和降低成本。根据所涉及的通信服务类型，各交换端口11可以设计带有规模不同的输入缓冲器14，复杂程度也可做得不同。例如，对于通常的电话服务，交换机中通过低数据速率连续信息流，则小规模输入缓冲器14足够了。对于数据通信，其信息流更具猝发特征，则需要大规模输入缓冲器14。这样，输入缓冲器14的设计可以根据预期的服务类型而定，并且只设置必需的缓冲空间，所以ATM交换机10的总体成本降低了。
除了修改适合各种情况的缓冲器分配的优点之外，交换端口11中接续控制和缓冲的采用提供了传递元通过交换核心12的“保证”，因为交换端口11在确定信息传递元通过交换核心12的指定路径的状态时将传递元保持在其缓冲器14中，并且仅当有一条路径和一个目的交换端口空出时才释放该传递元。
图2中的虚线15表示接续监视和规约控制信息(PCI)流，该信息流确定各交换端口11何时能将其输入缓冲器14中的信息传输通过交换核心12。这一监视和控制过程将在后文详细说明。
交换核心12和不同交换端口11之间的通信可以异步或同步。异步通信由各交换端口11控制，允许某一交换端口以高速率发送和接收信息，同时另一交换端口以低速率发送和接收信息。同步通信要求需要同步的交换端口11在交换核心12中采用一个时钟分配信号。在这种情况下，一个交换端口作为主机，另一交换端口作为从机。主交换端口向从交换端口发出同步时钟信号。
图3是简化的功能框图，示出从交换端口11监控操作及维护功能的方式。各交换端口11控制和监视交换核心12中各相应交换端口可用路径的操作和维护(O&M)功能。图3中的虚线16a表示在通过交换核心12的路径中实现O&M功能，而不是在交换核心本身之中。
图4是简化框图，示出与受控接续ATM交换机10相连的所有通信装置17如何通过交换端口11接续交换核心12。交换端口11具有通信装置17与交换核心12之间的接口。例如当传送标准电话通信时，交换端口11可将信号从标准C1载波格式传换成每传递元有多达56个字节信息的ATM分组格式。
图5是简化的功能框图，示出本发明的受控接续ATM交换机所执行的逻辑交换和空分交换功能。实现该功能要通过三个规约级：ATM逻辑交换(ALS)18、ATM空分交换(ASS)19和实际成帧21。ALS18具备ATM交换机10与外部通信网装置17之间的接口，并在交换端口11内执行。ALS18将虚拟信道标识符/虚拟通道标识符(VCI/VPI)入局数字转换成ATM交换机10输入和输出侧的出局数字。ASS19是在交换端口11和交换核心12之间传送信息元的规约。当交换端口11的逻辑地址在交换核心12中转换成用于空分交换的实际地址时实行ASS19。实际成帧21指示传递元的传递可与一成帧基准对准，以使交换端口11彼此同步。
在上述三个规约中，ASS19是对本发明最重要的规约。ASS19是在ATM空分交换级执行的功能和程序的集合。该功能部分在交换端口11中，部分在交换核心12中执行。该功能使得能进行传递元同步信号和字节同步信号的提取、交换核心12的维护、对交换核心接续的控制和发送/接收传递元状态的确定。该功能由交换端口11传至交换核心12(或相反)的规约控制信息(PCI)15以及来自上一层或控制层的原语所驱动。
图6是简化的功能框图，示出按矩阵结构或其它如CLOS之类结构链接若干受控接续ATM交换机10时的逻辑及空分交换功能。在交换端口(SWP)11a-d中配置大规模缓冲器14允许高度集中，不致损及交换系统的交换核心(SWC)12a-c通过数据通信业务的性能。内交换端口11b和11c的ALS层的虚线象征性地示出有两个相对的选择端口。
图7是简化功能框图，示出本发明的受控接续ATM交换机10中执行逻辑和空分交换功能的三个通信规约级之间的结构和联系。包括53个字节信息的ATM传递元24可存储在ALS-PDU中。当该传递元装入包括56个字节信息的ALS-SDU22中时，有三个字节留出可自由使用。然后，ALS-SDU22与4字节的PCI15一起装入有60个字节的ASS-PDU27中，再中继至另一ALS规约实体18或相反。该功能局部在交换端口11中，局部在交换核心12中执行，并由交换端口11传至交换核心12(或相反)的PCT15以及来自上一层或控制层的原语所驱动。
交换核心接口(SCI)是交换端口11与交换核心12之间的接口。信息传递元、维护传递元和空闲传递元在SCI中混合。信息传递元从交换核心12中通过，而维护和空闲传递元终止于SCI的两侧。
图8是框图，示出一个交换端口11与一面交换核心12之间SCI的实际线路。实际线路包括一条双向时钟基准线28、一条自交换端口11至交换核心12的DCLOCK SWP-SWC线29、一条自交换端口11至交换核心12的数据SWP-SWC线30、一条自交换核心12至交换端口11的数据SWC-SWP线31和一条自交换核心12至交换端口11的DCLOCK SWC-SWP线32。这样，除了时钟基准线28之外，每一条线都做成平衡线对。
图8a是通用传递元101在SCI上朝各个方向传送时的字节图。该传递元含有60个字节，字节1的位8在串行比特流中首先传送。字节1-4构成地址和确认字段102，字节5-60是传递元101所携带的有效负载(信息)103。作为高数据速率的一种选择，具体而言，当采用光传输线时，可以每隔24位插入一个线路编码位(LCB)104。再加上两步加密，LCB104直流平衡良好。交换核心12检测LCB104，并在各个交换端口11的相反方向上应用同一技术。
传递元类型字段(CTF)105是两个方向上都采用的两位编码字段。CTF105中的编码指示正在传递的传递元的类型。所包含编码及其含义如下：
编码    传递元类型           注释
00        空闲           RAF无效，RPF有效
01        维护           携带维护指令；RAF、RPF由维护字段替代；
                         见维护传递元格式(图8c)
10        有效业务       低优先级传递元；RAF、RPF有效
11        有效业务       高优先级；RAF、RPF有效
包含6位的标识差错校验(TEC)字段106在SCI两侧发生并校验。TEC106用于传递元同步和传递元中前26位的确认。
图8b是信息传递元111在SCI上朝各个方向传送时的字节图。信息传递元111的字节1-3包括指示交换核心12输出侧各交换端口11的位图。在发送方向(交换端口至交换核心)上，字节1-3包括中继地址字段(RAF)25，其中每一位指示交换核心12另一侧的一个目标(接收)交换端口。在接收方向(交换核心至交换端口)上，字节1-3包括中继轮询字段(RPF)26，并指示目标交换端口哪些被占用，哪些空闲。
图8c是维护传递元121在SCI各方向上传送时的字节图。对于与发送交换端口11对应的那部分交换核心12，可以从交换端口11发出大量维护指令给交换核心12。在发送方向上，字节1包含一个两位的速率数据字段(RDF)122，其中有下列编码：
编码  含义
00    本交换端口与被选址交换端口之间的任何速率差都可适
      应。
01    本交换端口发送速率高于被选址交换端口的接收速率。
10    本交换端口接收速率高于被选址交换端口的发送速率。
11    本交换端口速率与被选址交换端口同步。
在发送方向上，字节2包含一个给出正在发送维护传递元121的交换端口11的地址的6位交换端口地址字段(SPAF)123。有24个交换端口11，用二进制数标出0-23的编号。
在发送方向上，字节3包含一个两位的平面选择字段(PLSF)124，该字段选择执行维护指令的交换核心平面。所含指令如下：
编码  含义
00    指令不执行。
01    仅平面A执行指令；两个平面都发送确认信号。
10    仅平面B执行指令；两个平面都发送确认信号。
11    平面A和B都执行指令
字节3还包含一个4位操作请求字段(ORF)125。ORF125可用于请求这样的动作，如封锁或解封被选址交换端口，打开或关闭被选址时钟基准门，设置本交换端口与被选址交换端口之间的速率数据，对本交换端口设置节流，将本列或行清零，以及设置交换核心内部传递元延迟。交换核心内部延迟指令可用于设定交换核心中的延时，使得在所接装置之间可以实现传递元的等时串行传递，而没有不必要的延迟损失。串行等时支援要求所连接的装置中延迟最小，而可变传递元业务支援要求交换端口中延迟最大，以便分析缓冲器状态。
在接收方向上，字节3包含一个2位操作指示字段(OIF)126，它向交换端口11指示交换端口11至交换核心12的前一传递元的状态。OIF126示出前一传递元是否有错，或者对于交换核心12的维护传递元，指示其是否已执行。所含编码如下：
编码  含义
00    未用
01    交换端口至交换核心的前一维护指令已执行
10    前一传递元中TEC有差错
11    对交换端口至交换核心的前一维护传递元的字段译码有
      差错
在接收方向上，字节5包含一个5位交换端口标识号127，指示交换核心12赋予交换端口11的号码。交换端口标识号127对应于发送方向上的SPAF123。
字节5还包含一个1位的同步窗口字段(W)128，指示同步窗口的大小。同步窗口在后文详细说明。所含编码如下：
编码       含义
00(缺省)   窗口对应于字节2的定时。允许有一额外时间对应
      于时钟基准和交换核心内部跳动用的一个字节。
01    窗口为60字节交换核心还通过字节6至9发送其本
      身的项号和版本号，如图8c的阴影区129所示。
图8d是空闲传递元141在SCI上朝各方向发送时的字节图。除了发送方向(交换端口至交换核心)上前3个字节142无意义外，空闲传递元141与维护传递元121相同。
图9是简化框图，示出本发明的受控接续ATM交换机较佳实施例的主要部分，其中，输入交换端口11a中的逻辑缓冲器14与交换核心矩阵12至目标交换端口11b的出口数量相同。在图示例中，有“n”个输入交换端口11a和“n”个输出交换端口11b。在较佳实施例中，交换核心包含一个有n行12a和n列12b的交换矩阵12。因此，有n个入口交换端口11a和n个出口交换端口11b。
图9简化成仅示出单个入口交换端口11a(SWP第X号)、交换核心12中的一行12a和n个出口交换端口11b(SWP 1-n)。各入口交换端口11a连至交换核心12的不同行。例如，入口交换端口SWP第1号(未示出)连接交换核心矩阵12的第1行，入口交换端口SWP第2号连至第2行等等。在图9中，入口交换端口SWP第X号连至第X行(12a)。图中示出各出口交换端口SWP 1-n连至交换核心12中同一矩阵的行12a。在此具体情况下，出口交换端口连至入口交换端口SWP第X号所连接的第X行。图中未示出的其它每一入口交换端口连接图中未示出的相应矩阵行，而图9所示的各个出口交换端口11b还连接到交换核心矩阵12的其它各行，这在图9中未示出。
每一入口交换端口11a包括n个输入逻辑缓冲器14，它们都连至交换核心矩阵12的一行。各个入口交换端口11a的行不同。图9所示的单个入口交换端口(SWP第X号)包括n个输入缓冲器14，它们均连至第X行。输入逻辑缓冲器14按照先进先出(FIFO)的原则存储和检索信息传递元，在图9中标为“FIFO 1”至“FIFO n”。各缓冲器14实际映像至其对应的交换端口11。
对于第1寄存器(r1)，所作映像是从逻辑缓冲器号变换至实际缓冲器号。例如，这意味着缓冲器n-1(FIFO n-1)将驻入r1的位置n-1，而FIFO n驻入r1的位置n。到达入口交换端口11a的传递元在其目的地址字段经过检验之后存入与该传递元地址的实际目的地对应的FIFO缓冲器14中，亦即，该传递元暂时存储在一个FIFO中，或者排在到目的交换端口11b的队列中。在图9中，标号r1、r2和r3表示入口交换端口11a处配置的寄存器。每一寄存器r1-r3具有与缓冲器14总数对应的位位置数量，每一位置对应于某一缓冲器。这些寄存器r1-r3用于将各缓冲器14实际映像至其相应的交换端口11a。图9未示出的其它入口交换端口11a具有对应的寄存器。
例如，通过在对应于包含信息传递元的缓冲器14的那些位位置上设置一个“1”，可以使用寄存器r1。r1中对应缓冲器来占用的位位置可用“0”表示。图9中，用阴影表示的寄存器r1的位位置表明当前在对应的FIFO缓冲器14中有一信息传递元，对应于未占用缓冲器的位位置画成白色。
寄存器r2包含交换核心12另一侧的接收方(目标交换端口)11b的最后状态，亦即RPF26的内容。每一位位置代表一个目标交换端口11b。具体而言，寄存器r2的位位置1对应于寄存器r2位位置1中的传递元所寻址的出口交换端口11b；寄存器r2的位位置2对应于该位置上的传递元所寻址的出口交换端口，如此等等。阴影的位位置表示目标交换端口11b空闲，而白色的位位置表示目标交换端口被占用。将寄存器r1的内容和与r2的内容逐位作与运算，并将结果存储于寄存器r3中(亦即r3＝r1AND r2)，这样，寄存器r3仅在存储“1”(画阴影)的寄存器位置上示出那些包含可由准备接收信息的交换端口11b接收的传递元的FIFO缓冲器14。在图9所示例子中，寄存器r1的内容表明FIFO1、FIFO3、FIFO4和FIFO(n-1)有单元传送。寄存器r2的内容表明出口交换端口SWP1、SWP4和SWPn准备接收传递元。与运算的结果，即寄存器r3的内容，表明只允许FIFO 1和FIFO 4发送其传递元。拒绝FIFO 3发送其单元，因为由寄存器r2位位置3上的“0”所代表的目标交换端口11b的状态表明目标交换端口11b未准备好接收任何新传递元。
为了百分之百地应用本发明的受控接续ATM交换系统的交换容量，同时保证缓冲器不会完全拒收，采用了一个旋转优先级指示器(称为“优先级指针”)。来自两个不同FIFO缓冲器14的传递元不能同时通过交换核心，因为两个传递元都在同一交换核心矩阵行12a中传递。因此，优先级指示器仅给一个FIFO提供优先。在图9中，优先级指示器指向寄存器r1中的FIFO 3。但是，如寄存器γ3所示，目标寄存器11b被占用，所以控制优先级指针的软件可以将优先权赋与FIFO 4。如箭头23所示，FIFO 4将其传递元发送给所指矩阵行12a。该传递元的地址字段可再次读出，所寻址的出口交换端口11b提取该传递元，并将其传至相关的装置17(图4)。
提取该传递元的出口交换端口11b首先在所提取传递元的RPF26中设置一个标志，然后将所提取的传递元发送给其目标交换端口。RPF26中设置的标志表示出口交换端口11b因收到一个传递元而被占用。在这一具体情况下，出口交换端口SWP 4提取该传递元，设置标志，并将该元送至相关的装置17。最后，FIFO 1被允许发送其传递元。
上述仅为构造缓冲器和分析下一次传送哪一传递元的方法的说明性实施例，其它方法也可以采用。例如在一个risc处理器中进行某些简单运算，就能在1微秒的时间内执行例示的方法。在专用硬件的辅助下，分析速度可达到200纳秒以内。
图10是本发明的受控接续ATM交换机一个实施例的简化框图，其中所有对目标交换端口11b的交换机出口采用单个逻辑缓冲器14。在诸如“交换多兆位数据业务”(SMDS)之类用途中，无论交换核心12另一侧的寻址输出如何，单个输入缓冲器14已足够。在SMDS中，若干出入口集中到一服务器时，对于临界容量通道，主业务总是从一个交换端口11传向另一交换端口。
单个缓冲器14可对一个目标交换端口11b寻址，或者对若干目标交换端口11b成组寻址。图10中示出成组寻址的简单两阶段过程。在阶段1，寄存器r1以阴影表示缓冲器14中的传递元将要送往的目标交换端口11b，本例中为交换端口1、3、4和n-1。寄存器γ2以阴影表示有空接收下一传递元(RPF 26)的目标交换端口11b，本例中为交换端口1、4和n。寄存器r3内容得自于运算“r3＝r1AND r2”，从而示出在阶段1要寻址的目标交换端口11b(RAF25)，本例中为交换端口1和4。
在阶段2，发往余下的成组寻址目标端口(交换端口3和n-1)，如寄存器r1中阴影所示。寄存器r2也示出有空接收的目标交换端口11b(2、3、4和n-1)。经过运算“r3＝r1 AND r2”，寄存器r3示出传递元要传送给目标交换端口3和n-1。如果目标交换端口3和/或n-1非空闲，则重复该程序，直到该传递元送至所有成组寻址的目标端口。
图11是简化框图，示出本发明的受控接续ATM交换机的交换端口11A输入侧缓冲器优先级安排和可变缓冲器规模的应用。根据有关的通信业务类型，可以采用不同容量的缓冲器14。图11示出用于可变位速率(VBR)通信的缓冲器35与用于恒定位速率(CBR)通信的缓冲器36之间的不同规模，其中CBR通信被认为需要较少的缓冲容量。
图11还示出，在ATM交换机10中还可采用对来自各缓冲器的信息安排优先级的方法。例如，高优先级(HPRIO)部分37体现一种对来自CBR缓冲器36的信息赋与较高优先级的方法。缓冲和优先级安排功能全部在交换端口11A的输入侧执行，并对相关通信服务类型优化。
图12是功能示意图，示出本发明的受控接续ATM交换机中，交换端口11与交换核心12的连接，以及交换矩阵的接续机构中采用的原理。交换核心12由图12中行R1至Rn和列C1至Cn所表示的交换矩阵组成。行代表来自输入交换端口11a的输入，而列代表向目标交换端口11b的输出。在矩阵中行号与列号相等的各点，相应交换端口11A的输入侧将一个传递元传给其输出侧11B。例如，在行1和列1的交叉点上，交换端口(SWP)1的输入侧11A将传递元传给行1，然后列1将其中的传递元传给交换端口1的输出侧11B。
交换端口11与交换核心12的连接以及接续机构中采用的原理基于入局和出局传递元的相移。相移的程度取决于采用图9和图10所示方法处理和装配RAF25和RPF26所用的时间长度。可能进行的串行/并行转换也会需要时间。
图12还示出RAF25和RPF26如何能在不同的时刻出现在第1个交换端口(SWP1)处。在时刻t0，SWP1接收RPF26，它识别所有有空接收传递元的目标交换端口11b。然后，交换端口将RPF26与识别哪些目标交换端口11b被SWP1缓冲器14中的传递元所寻址的入局RAF25作比较。这一比较包括一个简单的与(AND)操作，在图12中由虚线41和42表示。这一比较在时刻t1完成，并识别目标交换端口1和4。SWP1将已寻址的传递元传送给行R1和对应于传递元可送往的那些交换端口11b(本列中为SWP1和4)的列1和4。这一传送在图12中由RAF25连至交换矩阵中的位置R1、C1和R1、C4的虚线43和44表示。
下一个RPF26在时刻t2到达，并示出目标交换端口SWP2未占用。然后，SWP1将RPF26与指示SWP2被SWP1缓冲器14中的传递元寻址的入局RAF25作比较。这一比较由虚线45表示，在时刻t3当传递元传送至对应于SWP2的位置R1、C2时完成。该传递元的传送由RAF25连至交换矩阵中的位置R1、C2的虚线46表示。
在时刻t4，RAF26表示所有目标交换端口11b有空接收传递元。但是，在时刻t5，入局RAF25指示SWP1无寻址传递元可传送，因而，与(AND)比较结果为无传递元在传送。
前面提到，交换核心矩阵12每一通道或路径具有仅为一个传递元的缓冲深度。交换核心12中的缓冲器可以用若干方式实现，从配置最少的方案到矩阵每个交叉点带有一个缓冲器的完整方案等。
图13是功能示意图，示出交换矩阵12中缓冲器15配置的最少方案，该方案仍具有本发明的受控接续ATM交换机的所需功能。但是，即使这一最少方案仍具备对诸如“交换多兆位数据业务”(SMDS)之类服务而言足够的交换能力。
图13的最少方案在交换核心12的输入处设置共用缓冲器“组”。假定缓冲器51未占用，则交换核心12将向对应的交换端口11发信号，表示交换核心12可以接收新的传递元。图13中的每一方框51代表组成共用缓冲器组的1至12个缓冲器。缓冲器51的数量可变，但12个是最大有用值，因为在多于12个缓冲器51的情况下，外围逻辑增大到这样一种程度，即将缓冲器散布在矩阵的各个交叉点上会更经济。共用缓冲器组也可以分布在交换核心矩阵12的那些不常用交叉点上。
图14是功能示意图，示出当本发明的受控接续ATM交换机中采用中等数量缓冲器时交换核心矩阵12中缓冲器51的配置。图14所示方案中每一缓冲器51由矩阵12中的两个交叉点共用，但在本发明范围内也可以采用其它分割方式。
图15是功能示意图，示出在一完整方案中缓冲器51在交换核心矩阵12中的配置，在该方案中，本发明的受控接续ATM交换机中每一矩阵交叉点采用深度为一个传递元的一个缓冲器。根据芯片布局和其它物理限制，别的方案也是可行的，并且仍在本发明的范围内。在一个实施例中，一个20×20的矩阵12加上每一交叉点一个缓冲器51可得大约179,200位的存储容量，分割成400个56×8的缓冲器。
图16是交换核心矩阵12最高一级的框图。交换核心12对于每一交换端口包括3种基本单元，亦即在最佳施实例中每种传递元有24个。行功能单元(RFU)61按每一交换端口终接入局传递元流62。列功能单元(CFU)63与RFU61同步配对，产生出局传递元流64。交叉功能单元(XFU)65通过行总线66从RFU61接收信息传递元111(图8a)，并通过交换核心12中继信息传递元。RFU61丢弃空闲传递元141(图8d)，将维护传递元121(图8c)解码，并执行。
各CFU63从相连的XFU65中检索要中继的传递元，并通过列总线67提取那些传递元。如果未找到传递元，则CFU63产生一个空闲传递元141传送给相连的交换端口11。如果检测到入局维护传递元121，则执行所陈述的指令，并向交换端口11发送确认信号。如果有任一字段超出范围，则会发送一个出错确认信号。
每一XFU65存储一个已选址的传递元，并设置一个标识指示有一个传递元等着由CFU63卸载。
图17是交换核心矩阵12的行功能单元(RFU)61的框图。可以看到，RFU61与交换端口11、列总线67和行总线66及CFU63连接。相位调整器71适配可能从极低速(每秒数位)变化至大约为200兆位/s的技术极限的入局位速率，将入局位速率与入局时钟对准。传递元成帧器72执行的功能是将入局位流转换成字节格式，并找到传递元的起点，以便使RFU61以及关连的CFU63和所有连至RFU-CFU对的XFU65中其它的内部传递元同步。RFU61采用标识差错校验(TEC)106，以找出传递元的起点。行代码弹出器73可以包括一个5位模25计数器，该计数器通过将每第3个字节延长行代码位的时间，而从数据流中除去行代码极性位。RFU控制器74推导出平面选择字段(PLSF)124(图8c)、操作请求字段(ORF)125和传递元类型字段(CTF)105，并当它们出现在传递元数据总线上时存储其数值。PLSF124、ORF125和CTF105在指定的时间通过行总线66传送给CFU63。时钟缓冲器75是由RFU控制器74控制的双向缓冲器。
图18是交换核心矩阵12中列功能单元(CFU)63的框图。CFU63与列总线67(图16)、RFU61和交换端口11连接。当CFU从RFU61接收到一个指示有一寻址该CFU的传递元已送往一交叉功能单元(XFU)65的传递元同步信号时，CFU63通过列总线67从XFU65卸载该传递元。如果无传递元，则CFU63产生一空闲传递元141(图8d)。如果RFU61指示有一维护传递元121(图8c)被送出，则CFU63产生一个维护传递元121。将卸载的传递元、空闲传递元或维护传递元加至中继轮询字段(RPF)26，并与指示一有效位的时钟信号一起送往交换端口11。
CFU控制器81控制CFU63的动作。图19是控制CFU控制器81的功能的软件程序的高级流程图。该程序在步骤82传递元流开始时启动。在步骤83，CFU63从RFU61接收传递元同步指示，该指示表明已接收到一个寻址CFU63的传递元。在步骤84，确定是否有维护指令。如果存在维护指令，则程序进入步骤85，CFU63执行该维护指令。在步骤86，CFU63产生一个维护传递元121(图8c)。但是，若在步骤84确定不存在维护指令，则程度进到步骤87，执行一次扫描，以从XFU65取出一个传递元。在步骤88，确定在扫描中是否找到传递元。如果未找到，则程序进到步骤89，产生一个空闲传递元141。若在步骤88找到一个传递元，则程序进入步骤90，从XFU65卸载该传递元。
再次参见图18，根据CFU控制器81的指令，空闲传递元发生器91产生出局空闲和维护传递元的5至60位。传递元装配装置92装配图8a-8d所示格式的传递元。前3个字节通常为轮询数据，第4个字节包含传递元类型字段(CTF)105和标志差错校验(TEC)106。除了TEC106之外，前4个字节中的所有数据只有在来自CFU控制器81的控制信号控制下才加入字节流中。另外装入有效负载103，它可以是从XFU65卸载的一个空闲传递元、维护传递元或信息传递元。对于后来的轮询结果，在有效负载103之前插入8字节的延迟行。
优先级装置93在CFU63对XFU65扫描已装入的传递元时存储扫描的结果，从而支持CFU控制器81。该装置指出所找到的传递元，并向CFU控制器81提供选中的XFU地址。如果扫描结果为负，亦即没有传递元可中继，则向CFU控制器81指出有一次遗漏。
在图18中以虚线形式示出一个节流装置94，它是任选装置。节流装置例如可以是5位的可调模计数器。它使所连接的交换端口11可获得比实际物理速率所允许的低得多的逻辑通过量。
CFU行代码弹出器95当RFU61作出指示时每25位即插入一个行代码位。CFU相位对准器96与RFU相位对准器71(图17)适用于相同的时钟和级别。另外，CFU相位对准器96将并行数据转换成串行位流。
图20是交换核心矩阵12中交叉功能单元(XFU)65的框图。XFU65连接行总线66和列总线67(图16)。当中继地址字段(RAF)25与XFU行地址相符时行总线66上的传递元被写入一个XFU存储装置151。如果对某一XFU寻址，则从该XFU65将传递元卸载到列总线67。另外，通过轮询行总线66，读出当前的XFU状态。当前的XFU状态可以从CFU63进行扫描而读出。
XFU65由XFU控制器152控制，该控制器对行总线66上来自RFU61的入局信号以及列总线67上来自CFU63的入局信号进行译码。输入逻辑装置153分析行总线66上入局传递元中的24位中继地址字段(RAF)25，以确定所述的XFU是否被寻址。输出逻辑装置154确定该XFU65何时被列总线67上的控制线寻址。时钟门装置155由一个触发器和一个由该触发器所启动的门组成。上电时，该触发器处于复位状态，并且时钟门被禁止。
XFU存储装置151可以是双端口存储器，做成3状态输出寄存器堆。这种实现方式与交换核心矩阵12的门阵列实施例一致。
图21示出一具体交换端口11的交换核心接口(SCI)内交换端口至交换核心的传递元流和交换核心至交换端口的传递元流之间的时序关系。在图21和较佳实施例中，此二传递元流在SWP至SWC的传递元流的字节20处同步。交换核心12的处理时间设定实际的同步时间，而且因不同的交换核心实施例而异。SWC至SWP的传递元流64以一定的时间间隔紧随SWP至SWC的传递元流62，该时间间隔足以让交换端口11分析RPF字段26，确定下一传递元是否可以对目标交换端口寻址，从而为下一传递元建立RAF25。供交换端口进行这一分析并发送下一传递元的时间间隔在图21中由“关联”箭头表示，在较佳实施例中，这是传送40个字节所需的时间。“延迟”箭头表示可通过操作请求字段(ORF)125(图8c)中的延迟指令设置的延迟。“先前”箭头表示操作指示字段(OIF)126(图8c)与前一SWP至SWC的传递元的RAF25之间的关系。OIF126指示前一传递元有无错误，或者对交换核心12的维护传递元，指出其是否已执行。
时钟基准信号由SCI产生，以便实现传递元同步。在较佳实施例中，各交换端口11同步，因而它们的传递元起点落入一个对应于两个字节所需传送时间的窗口中，以便利用全部通过量。考虑到时钟基准跳动，该窗口加上一个与传送大致一位所需的时间相应的附加时间间隔。该系统对于交换核心12中的内部跳动还顾及附加半字节时间间隔。
对于本发明的ATM交换机10，可通过若干方法添加冗余度。例如，可以给图1所示的交换核心12添加第2平面13。平面12和13可以彼此异步，这取决于在交换核心12中可能的传递元丢失情况下使交换机同步的难度。增加一个异步平面13使交换端口11成本和复杂度提高，因为交换端口11必须通过若干测量算法做得较智能化。
本发明的受控接续ATM交换机10的交换核心12可以构造在一块芯片上，该芯片具有用于20个155兆位双向连接的容量，还有缓冲器51和其余交换核心功能。这样的单片交换核心12可以直接安装在比ATM交换机10本身略宽的背板上。图22是本发明的受控接续ATM交换机10一个实施例的透视图，其中，每一单片交换核心平面12和13安装在交换端口板11所连接的相应背板条161和162上。此二背板条可更换，就象其他电路板可更换那样。它们也无需平直，可以弯曲或者折成90°，因为在每条背板上连接交换端口板11只需要一个交换核心。
如果希望维持较低的工艺水平，则交换核心12可以分成3或4块芯片，速度和所需的内存相应减少。相反，为了将交换核心升级至620兆位的容量，可以将4块155兆位容量的交换核心芯片链接在一起。这要求在各交换核心12之间设置若干交换端口11。因此，对于许多链接结构，ATM交换机10不可以用平面双重备分的结构。从可靠性角度出发，这不一定不利。平面双重备分的交换机本质上是有n+1(n＝1)冗余度的交换机。有很多链接结构提供n+1冗余度，其中n在该结构的各级都大于1。
本发明的受控接续ATM交换机10的另一优点是内在的接续控制对以不同实际速度工作的不同装置的连接提供了支持。本发明的ATM交换机可以应付任何速度下的异步通信。尽管这一功能使得交换核心12稍许更复杂和昂贵，但在装置(交换端口)上获得的好处超出附加的交换核心成本，并给人以整机价值提高的形象。
通过使ATM传递元从属于帧，可以实现交换核心12的等时服务。利用等时服务，本发明的受控接续ATM交换机10能够处理STM和ATM通信，并可用于为诸如PABX和公用入网节点之类服务而设置的多媒体终端。
尽管等时服务是在相对于某一125μs从属帧的特定时间通过交换机10连通的，但它以ATM传递元格式为基础。利用时钟分配信号，连接某一交换端口11的主装置可以将其125μs帧同步信号发送给连接其它交换端口的从装置。然后，这些从装置将它们的传递元安排在主装置所给出的时间帧内。这样，当读出该传递元/时隙时在同一列中必须没有其它时隙请求等时输出。因此，交换端口11必须协调等时传递元的安排，例如通过一个控制管理器进行，该管理器以列为基础分配等时时隙，因而不会发生传递元冲突。
该管理器可以是集中或分散的，因为在交换核心缓冲器51中传递元所停留的时间使缓冲器资源浪费，它也可以分配等时时隙，使交换核心12中延迟最小。这样，最小的交换规模是一个传递元，这意味着，在一单帧结构中，可达到的最低分配带宽是3.6兆位，从而在一125μs帧水平上加速等时服务。
交换机10也可采用多帧结构，这种结构消除了在入局带宽长于125μs的情况下，“牺牲”一个传递元的需要。帧或多帧结构可以基于数据流中的同步模式，或者基于例如8kHz的帧时钟，或者基于两者的结合。8kHz时钟会产生某些跳动问题，但由于它可以通过时钟分配而形成，所以是一种较低廉的硬件方案。
为了与比传递元更低的级别进行交换，受控接续ATM交换机10可以配备一个能在64千位水平上交换155兆位信息流的装置(4/0装置)。利用一个4/0装置，传递元的内部结构被分解，字节在传递元之间转移，然后朝各个方向传送。
对于ATM环境中电路仿真所提出的标准可能会消除在仅有一次转换器ATM的情况下对于在64千位水平上进行交换的要求。该标准指定ATM传递元分配给某一连接，而且部分或全部充填以64千位取样，从而能更有效地利用交换容量。
应该注意到，本发明的受控接续ATM交换机10若在传递元从一个交换端口11通过交换核心12传送至另一端口时，传递元中包含差错发现机制，在单平面方案下就能工作极好。为此要添加3个附加字节。如果不提高成本，这一方法难以用一个纯电路交换机实现。这一功能说明受控接续ATM交换机10适合于用作为多媒体设备的入网交换机。
入口交换端口11a可接收到传递元的装置17中，带宽会随装置而变化。因此，入口交换端口接收传递元的速度高于、低于或等于目标交换端口11b向其关联装置17输出传递元的速度。这对通过ATM交换机的传递元流进行限制，使所收传递元的有效负载数据无误。举例说，如果目标交换端口输出其传递元至相连装置17的速度(称为输出速度)低于对上述目标交换端口寻址的传递元到达入口交换端口的速度(称为输入速度)，那么，入口交换端口必须禁止接收和暂时存储后继的传递元，直到前一传递元被出口交换端口收到为止。如果这一规则被破坏，则很有可能下一传递元会重写正在提取的传递元的某些部分。这样，正被提取的传递元会含有讹误的数据。另一方面，若输入和输出速度相等，或者输入速度低于输出速度，则目标交换端口开始接收前一传递元时，入口交换端口就可开始接收新传递元，而不含有重写被提取传递元的危险。
根据本发明，利用设置RPF标识和扫描状态标识(称为SS标志)的特定规则，来实现上述目的。标识规则的采用使得交换机中可以实现“速度转换”。速度转换意味着传递元到达交换机的位速率与传递元离开交换机的位速率不同。
速度转换给本发明的交换机带来一个独有的特征：它能够将设计成在第1特定位速率下工作的装置17之一或若干，但不是全部，替换成以不同于前者的第2特定位速率工作的新装置。
例如，若图4中的各个装置17代表分别端接以64kb/s位速率工作的相应中继线的装置，则一个或多个中继线端接装置可以用设计成端接位速率为155Mb/s的中继线的新装置替代，而无需替换所有装置17。因此，通信网结构的某些条中继线而非所有中继线可以升级，并仍然使用同一交换机。这与现有的ATM交换机不同，为了保留同一ATM交换机，现有ATM交换机要求更换所有装置17，并将网络的所有中继线升级。
交换核心至交换端口的传递元的RPF字段26包括RPF字段26建立时交换机各个出口交换端口11b的状态。换言之，RPF26包括所有出口交换端口11b的状态的简短描述，而不管特定的交换端口是否已准备接收新传递元。RPF字段26的一个位可以比喻成交通指示灯，对于由该位代表的特定出口交换端口的交通作出红灯或绿灯显示。如果该位是红灯，例如将该位设置为逻辑“1”，则与该位所代表的出口交换端口对应的矩阵交叉点处的缓冲器51(图15)未准备好接收新传递元。若该位为绿灯，通过将该位设置为逻辑“0”来表示，则缓冲器15已准备好接收对同一出口交换端口11b寻址的下一传递元。
图23是本发明较佳实施例中用于速度转换的装置的逻辑框图。图23与每个矩阵交叉点有一个缓冲器51的图15有关。它示出一组与某个矩阵交叉点(例如行2与列3的交叉点2，3)相关的装置。除非另外说明，矩阵中其它各交叉点连接类似的一组装置。图23还示出到达入口交换端口SWP2的传递元被传送至出口交换端口SWP10时的速度转换。SWP2处的入口位速率注明“i”，SWP10处的出口位速率注明“o”。有4种情况要考虑，亦即i＞o，i＜o，i＝o和i？o。i？o的表示法意味着i和o之间的差别不明，例如在交换机不知道连接有哪些装置17时的初始化状况。轮询状态寄存器(PSR)160读出(轮询)FIFO缓冲器51的状态，以便确定缓冲器51是否准备好接收对SWP1O寻址的下一传递元。该轮询由虚线161示意。扫描状态寄存器(SSR)162扫描同一FIFO缓冲器51的状态，以确定该缓冲器是否含有要传送的传递元。该扫描由虚线163示意。PSR160和SSR162都包括一个带有置位、复位输入及输出的触发电路。
PSR160的复位是有条件的，由在两个复位状态R1和R2之间作选择的可动箭头164表示。R1和R2间的选择由轮询速率寄存器(PRR)165作出。该PRR165包含的信息涉及到矩阵行2所连装置(SWP2)的位速率与矩阵列3所连装置(本例中为连接SWP 1-n(图9)的装置)的位速率的差别。该信息是静态的，当交换机初始化，或者某一装置17由位速率较高或较低的新装置替代时，装入PRR165中。
PSR160中的信息是动态的，每当有一传递元到达FIFO缓冲器51或者从其中取出时就发生变化。PSR160的输出信号166是一个RPF位，与当前FIFO缓冲器51所存传递元所寻址的输出交换端口11b(例如SWP10)有关。
对于SSR162，置位是有条件的，可动箭头167在两个置位条件S1和S2之间选择。该选择由扫描速率寄存器(SRR)168作出。SRR168含有的信息涉及到矩阵行2所连装置(SWP2)的位速率与矩阵列3所连装置17(本例中为SWP 1-n(图9)所连装置)的位速率的差别。与PRR165中的信息类似，该信息也是静态的，当交换机初始化，或者某一装置17由位速率较高或较低的新装置替代时，装入SRR168中。
上面提出，扫描状态寄存器(SSR)162是动态的，每当有一传递元到达FIFO缓冲器51或从其中取出时就改变。SSR162的输出169包含一个扫描状态标识(SS标识)。输出169连接置于交换核心12中，由所有与矩阵列3相连的交换端口共用的扫描装置170。因此，对于交换核心矩阵12的每一列有一个扫描装置。该扫描装置170扫描FIFO缓冲器51，寻找有传递元要中继给输出交换端口11b的缓冲器。该装置读出在缓冲器中等候的传递元标题中所包含的地址。一旦找到一个或几个这种缓冲器51，扫描装置170就根据前面参照图9说明的优先规则，确定哪一缓冲器可发送其传递元。该缓冲器51由图23中标有“交叉点选择”的输出信号指明。然后，选中的输出交换端口(SWP10)开始从FIFO 51中取出该传递元。
下列逻辑控制对输出交换端口的接续：
表1
轮询状态寄存器
信号 事项动作
输出 如果交叉点缓冲器51有传递元，则将RPF位输出设为“1”(“红灯”)如果交叉点缓冲器51无传递元，则将RPF位输出设为“0”(“绿灯”)
置应 在传递元的第1字节写入交叉点缓冲器51中时
R1(若PRR165为“0”) 在传递元的第1字节从交叉点缓
冲器51读出时
R2(若PRR165为“1”) 在传递元的最后字节从交叉点缓冲器51中读出时
表2
扫描状态寄存器
    信号     事项动作
输出 扫描字段中出现的位为：“1”-在交叉点缓冲器51中有传递元“0”-在交叉点缓冲器51中无传递元
S1(若SRR168为“0”) 当传递元的第1字节写入交叉点缓冲器51中时
S2(若SRR168为“1”) 当传递元的最后字节写入交叉点缓冲器51中时
复位 当传递元的“第1”字节从交叉点缓冲器51中读出时
表3
速率组合                            轮询速率寄存器                      扫描速率寄存器
 i＞oi＜oi＝oi？o   “1”(R2)“0”(R1)“0”(R1)“1”(R2)   “0”(S1)“1”(S2)“0”(S1)“1”(S2)
在上面的表格中采用正逻辑。从表1中可以看出，当传递元开始写入缓冲器51中时，轮询状态寄存器(PSR)160被置位。当缓冲器51中传递元的第1字节开始被取出时，若轮询速率寄存器(PRR)165处于“0”，则PSR160清零。若PRR165处于位置“1”，则当最后的字节从缓冲器中取出时，PSR160清零。
从表2可以看出，当传递元开始写入缓冲器51中时，若SRR168预先装入“0”，则SSR162在第1字节处置位。若SRR168预置“1”，则在交叉点缓冲器51中传递元的最后一个字节处SSR162置位。当第1字节开始从缓冲器51中读出时，SSR162复位。
表3是状态表，示出不同输入和输出位速率下PRR165和扫描速率寄存器SRR168的状态。表3的内容由表1和表2的内容和定义确定。若输入位速率大于输出位速率(i＞o)，则情况如下：当传递元的第1字节到达缓冲器时，可以立即开始从缓冲器51读出该传递元。因此，SSR162可以立即置位。根据表2中“当传递元的第1字节写入……”一行和“信号”之下的相应栏，在表3中“扫描速率寄存器”之下i＞o行中，应该填入“0”。轮询速率寄存器(PRR)165处于被占用状态的事实表明FIFO缓冲器51中有一个传递元。因为读出速率低于输入速率，所以PRR165直到最后一个字节从缓冲器51中读出为止必须不被清零。根据表1的最后一行，给出PRR165的状态“1”，该“1”反映在表3中轮询速率寄存器之下的i＞o行中。
另一方面，如果在取出第1字节时PRR165清零，则轮询状态寄存器(PSR)160会收到一个早期指示，即FIFO缓冲器51准备好接收新传递元。由于老传递元的读出速率较慢，当新传递元装入缓冲器51中时，有很大可能将老传递元重写。因此，这会使老传递元的数据出错。为了防止这种情况，在取出传递元的最后一个字节时PRR165被清零。
在相反情况下，即输出位速率“o”高于输入位速率“i”(i＜o)，则在传递元的最后一个字节未存入FIFO缓冲器51之前，SSR162不清零。这意味着在SSR162中出现“1”(表2)，并在表中“扫描速率寄存器”之下的第2行中给出“1”。假定o＞i，则在读出第1字节时可以将PSR 160清零。当PSR内容(即RPF-字段26)在交换端口中分析时，交换端口能够将一个新传递元传入缓冲器51。在较慢的新传递元到达缓冲器之前，从缓冲器51中读出该传递元。根据表1中“在传递元的第1字节……”一行和“信号”栏之下相应的入项，得出“0”，并反映在表3“轮询速率寄存器”之下的i＜o行中。
若输入和输出速率相等(i＝o)，一旦开始从FIFO缓冲器51取出传递元的第1字节，就可以将新传递元的第1字节写入缓冲器51中，而不会有数据讹误的风险。因此，“轮询速率寄存器”之下i＜o行中的值“o”仍然适用。这样，在“轮询速率寄存器”之下的i＝o行中给出“o”。已知表2中的置位条件S1即SRR168为“o”，SRR168可以在传递元的第1个字节到达缓冲器51时置位。该“o”给出在表3中“扫描速率寄存器”之下的i＝o行中。
当输入和输出位速率未知(i？o)时，在传递元的最后字节写入FIFO缓冲器51之前SSR162不能置位。根据表2，这给出置位条件S2，即SSR168为“1”。该“1”给出在表3中“扫描速率寄存器”之下的i？o行中。在发送一侧，被取出传递元的最后字节读出之前，即在表2的复位条件S2下，PSR160不能允许将新传递元送入缓冲器51中。该条件下所表示的“1”给出在表3中“查询速率寄存器”之下的i？o行中。因此，在i？o状况下，PSR160和SSR1 62都置“1”。该状况在ATM交换机起动以及替换装置17时形成。ATM交换机以此方式构造自身并使自身适应于替代装置17的位速率。其它所有装置17保持不变，并在各自的位速率下工作。
在i＝o的状态下，入口交换端口11a处的传递元即使通过同一矩阵交叉点，也可以连结在一起，并且这些传递元通过ATM交换机“飞速地”交换。连结在一起的传递元将后继传递元的首部接到前一传递元的尾部。
这样，对于本发明根据其示范实施例作了说明，在此可以理解，对于那些本技术领域中的普通技术人员而言，显而易见可作出许多修改和变化。本文的内容揭示和后文的权利要求目的在于覆盖所有这类修改和变化。

Claims (16)

1.一种ATM交换机，其特征在于包括：
交换核心矩阵，它包括多个行、列及其交叉点，以向由所述矩阵的输入点至输出点的信息传递元流提供可选择路径；
在外部信息传递元通信设备与所述交换核心矩阵之间提供接合的装置，所述接合装置包括：多个在所述输入点处与所述交换核心矩阵电气连接的输入交换端口，用以异步发送和接收来自所述交换核心矩阵的所述信息传递元流，每个所述输入交换端口包括至少一个输入缓冲器，其规模根据通过所述缓冲器的通信业务类型选定；以及
用来控制所述信息传递元对所述交换核心矩阵的接续的装置包括：
保持在所述输入缓冲器中所述信息传递元直至所述的其中一条路径可用为止的装置；以及
将来自所述交换端口的逻辑地址转换为所述交换核心矩阵中的实际地址的ATM空分交换规约装置，所述ATM空分交换规约装置包括：
用于识别每个所述信息传递元被寻址的目标交换端口的中继地址字段；
用于确定所述目标交换端口中的哪一个是空闲的中继轮询字段；
用于比较所述中继地址字段与所述中继轮询字段的装置，以确定所述目标交换端口中哪一个是既被寻址又空闲的；以及
用于将每个所述信息传递元传送给空闲的所述被寻址的目标交换端口的装置，所述传送装置包括：
用于相移入局和出局的信息传递元的装置；以及
通过测量处理和组合所述中继地址字段和所述中继轮询字段所需的时间长度来确定所述相移程度的装置。
2.如权利要求1所述的ATM交换机，其特征在于，交换核心矩阵对于每一所述路径包含一个或多个单元缓冲器。
3.如权利要求2所述的ATM交换机，其特征在于，所述交换核心矩阵包括：
用于终接来自所述交换端口的所述信息传递元流的多个行功能单元；
与所述行功能单元组成同步对，并产生出局至所述交换端口的所述信息传递元的多个列功能单元；
用来从所述行功能单元接收所述信息传递元，并将其中继至所述列功能单元的多个交叉功能单元；以及
用于在所述行功能单元与列功能单元之间传送所述信息传递元的多条行总线和列总线。
4.如权利要求3所述的ATM交换机，其特征在于，所述交叉功能单元包括一个双端口存储装置，用于存储所述信息传递元，直至其被所述列功能单元转储为止。
5.如权利要求4所述的ATM交换机，其特征在于，所述交叉功能单元包括产生标识信号的装置，所述标识信号用于向所述列功能单元指示有一个对其寻址的信息传递元正存储在所述双端口存储装置中。
6.如权利要求5所述的ATM交换机，其特征在于，所述交换核心矩阵构造在单个集成电路上。
7.如权利要求6所述的ATM交换机，其特征在于，所述交换核心矩阵安装在所述交换端口与其电气相连的背板上。
8.如权利要求2所述的ATM交换机，其特征在于，将每个所述单元缓冲器排列在所述交换核心矩阵的所述输入点处以形成公共缓冲器组合。
9.如权利要求8所述的ATM交换机，其特征在于，每个所述公共缓冲器组合包含一个由1-12个所述单元缓冲器组成的组。
10.如权利要求9所述的ATM交换机，其特征在于，每个所述公共缓冲器组合还分布在所述交换核心矩阵中的使用最频繁的交叉点上。
11.如权利要求2所述的ATM交换机，其特征在于，每个所述单元缓冲器由所述交换核心矩阵中的两个所述交叉点共享。
12.如权利要求2所述的ATM交换机，其特征在于，在所述交换核心矩阵的每个所述交叉点处设置一个所述单元缓冲器。
13.一种对通信系统内部的信息传递元流进行控制的方法，其特征在于包括以下步骤：
为具有多个行、列和交叉点的交换核心矩阵的输入点至输出点的所述信息传递元提供可选路径；
将多个交换端口电气连接至所述交换核心矩阵的输入点以向所述交换核心矩阵发送信息传递元；
将多个交换端口电气连接至所述交换核心矩阵的输出点以接收来自所述交换核心矩阵的信息传递元；
将每个所述交换端口与外部信息传递元通信装置连接起来；以及
通过每个所述信息传递元对所述交换核心矩阵的接续进行控制，所述接续控制步骤包括：
在连接至所述输入点的每个所述交换端口内的至少一个输入缓冲器中保持所述信息传递元直至其中一条所述路径可用为止，保持所述信息传递元的所述步骤包括：
根据要通过所述缓冲器的通信业务类型选定各个所述输入缓冲器的规模；以及
利用异步传递模式(ATM)空分交换规约将来自交换端口的逻辑地址转换为所述交换核心矩阵的实际地址，所述将逻辑地址转换为实际地址的步骤包括：
识别一个信息单元被寻址的目标交换端口；
识别空闲的目标交换端口；
将被寻址的所述目标交换端口与空闲的所述目标交换端口比较以识别哪些所述被寻址的目标交换端口是空闲的；以及
向空闲的被寻址的所述目标交换端口发送所述信息传递元，所述发送步骤包括：
测量识别所述被寻址目标交换端口并将其与所述空闲的目标交换端口进行比较所需的时间长度；以及
对入局和出局信息传递元相移一个等价于识别所述被寻址的目标交换端口并将其与所述空闲的目标交换端口作比较所需的时间长度。
14.如权利要求13所述的方法，其特征在于，向信息传递元提供可选路径的步骤包括向所述交换核心矩阵中的每条所述路径提供一个或多个单元缓冲器。
15.如权利要求14所述的方法，其特征在于进一步包括在所述交换核心矩阵的输入和输出点处安装双向连接件的步骤。
16.如权利要求15所述的方法，其特征在于进一步包括将所述交换核心矩阵、所述单元缓冲器和所述双向连接件安装在单个集成电路上的步骤。
CNB021015066A 1993-01-29 1994-01-29 异步传递模式交换机及其控制方法 Expired - Lifetime CN1194558C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1137893A 1993-01-29 1993-01-29
US08/011,378 1993-01-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB941016889A Division CN1138380C (zh) 1993-01-29 1994-01-29 异步传递模式交换机及其控制方法

Publications (2)

Publication Number Publication Date
CN1386021A CN1386021A (zh) 2002-12-18
CN1194558C true CN1194558C (zh) 2005-03-23

Family

ID=21750116

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB941016889A Expired - Lifetime CN1138380C (zh) 1993-01-29 1994-01-29 异步传递模式交换机及其控制方法
CNB021015066A Expired - Lifetime CN1194558C (zh) 1993-01-29 1994-01-29 异步传递模式交换机及其控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB941016889A Expired - Lifetime CN1138380C (zh) 1993-01-29 1994-01-29 异步传递模式交换机及其控制方法

Country Status (15)

Country Link
US (1) US5467347A (zh)
EP (2) EP1051001A3 (zh)
JP (2) JP3476194B2 (zh)
KR (1) KR100329130B1 (zh)
CN (2) CN1138380C (zh)
AU (1) AU693084B2 (zh)
BR (1) BR9406142A (zh)
CA (1) CA2153172C (zh)
DE (1) DE69428107T2 (zh)
DK (1) DK0681770T3 (zh)
ES (1) ES2163431T3 (zh)
FI (1) FI113826B (zh)
MX (1) MX9308193A (zh)
NO (1) NO316746B1 (zh)
WO (1) WO1994017617A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644185B2 (ja) * 1994-06-27 1997-08-25 甲府日本電気株式会社 データ処理装置
SE503920C2 (sv) * 1994-10-03 1996-09-30 Ericsson Telefon Ab L M Sätt att synkronisera signaler och anordning härför
JP3375245B2 (ja) * 1995-04-26 2003-02-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 耐障害性マルチメディア・プログラム配布のための装置
JPH08307423A (ja) * 1995-05-08 1996-11-22 Fujitsu Ltd フォーマット変換通信方法及びフォーマット変換装置
FR2736737B1 (fr) * 1995-07-12 1997-08-14 Alcatel Nv Dispositif de gestion de relations entre des objets
US5852606A (en) * 1995-07-12 1998-12-22 Bay Networks, Inc. Method and apparatus for transmitting cells across an ATM switch bus
US6445708B1 (en) * 1995-10-03 2002-09-03 Ahead Communications Systems, Inc. ATM switch with VC priority buffers
SE9600388L (sv) * 1996-02-02 1997-08-03 Ericsson Telefon Ab L M Växel
US6128303A (en) 1996-05-09 2000-10-03 Maker Communications, Inc. Asynchronous transfer mode cell processing system with scoreboard scheduling
US5748631A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with multiple cell source multiplexing
US5748630A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back
US5794025A (en) * 1996-05-09 1998-08-11 Maker Communications, Inc. Method and device for performing modulo-based arithmetic operations in an asynchronous transfer mode cell processing system
FR2758427B1 (fr) * 1997-01-13 1999-02-05 Alsthom Cge Alcatel Element de commutation, notamment de cellules atm, mettant en oeuvre des priorites probabilistes attachees aux cellules
US5742587A (en) * 1997-02-28 1998-04-21 Lanart Corporation Load balancing port switching hub
US5949784A (en) * 1997-05-01 1999-09-07 3Com Corporation Forwarding mechanism for multi-destination packets to minimize per packet scheduling overhead in a network forwarding engine
JP2970596B2 (ja) * 1997-06-10 1999-11-02 日本電気株式会社 Ａｔｍ通信装置
KR100216371B1 (ko) 1997-06-30 1999-08-16 윤종용 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법
US6504845B1 (en) 1997-12-19 2003-01-07 Telefonaktiebolaget Lm Ericsson (Publ) Centralized queuing for ATM node
US6747954B1 (en) 1997-12-19 2004-06-08 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode switch providing pollstate status information
US6597698B1 (en) 1997-12-19 2003-07-22 Telefonaktiebolaget Lm Ericsson (Publ) Coordinated cell discharge from ATM queue
US6738381B1 (en) 1997-12-19 2004-05-18 Telefonaktiebolaget Lm Ericsson (Publ) ATM time stamped queuing
US6483831B1 (en) 1997-12-19 2002-11-19 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode switch
US6804246B1 (en) 1997-12-19 2004-10-12 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode system handling differing AAL protocols
US6483838B1 (en) 1997-12-19 2002-11-19 Telefonaktiegolaget Lm Ericsson (Publ) Combined header parameter table for ATM node
US6049542A (en) * 1997-12-31 2000-04-11 Samsung Electronics Co., Ltd. Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof
US6256308B1 (en) 1998-01-20 2001-07-03 Telefonaktiebolaget Lm Ericsson Multi-service circuit for telecommunications
US6411599B1 (en) * 1998-05-29 2002-06-25 International Business Machines Corporation Fault tolerant switching architecture
US6560202B1 (en) * 1998-07-27 2003-05-06 Lucent Technologies Inc. Control architecture using a multi-layer embedded signal status protocol
SE513516C2 (sv) * 1998-10-07 2000-09-25 Net Insight Ab Förfarande och anordning för routing i ett kretskopplat nät
SE513509C2 (sv) * 1998-10-07 2000-09-25 Net Insight Ab Anordning för routing av datapaket i ett DTM-nät
SE513515C2 (sv) * 1998-10-07 2000-09-25 Net Insight Ab Anordning för routing av asynkron trafik i ett kretskopplat nät
US6449275B1 (en) 1998-12-17 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Internal routing through multi-staged ATM node
US6396811B1 (en) 1998-12-17 2002-05-28 Telefonaktiebolaget Lm Ericsson Segmented performance monitoring of multi-stage ATM node
AU3095000A (en) * 1998-12-18 2000-07-12 Telefonaktiebolaget Lm Ericsson (Publ) Internet protocol handler for telecommunications platform with processor cluster
US6696707B2 (en) 1999-04-23 2004-02-24 Ccp. Clare Corporation High voltage integrated switching devices on a bonded and trenched silicon substrate
CA2293920A1 (en) * 1999-12-31 2001-06-30 Nortel Networks Corporation Global distributed switch
GB0013571D0 (en) 2000-06-06 2000-07-26 Power X Limited Switching system
US6566223B1 (en) 2000-08-15 2003-05-20 C. P. Clare Corporation High voltage integrated switching devices on a bonded and trenched silicon substrate
US6915372B2 (en) * 2000-08-31 2005-07-05 Tellabs Operations, Inc. Methods and apparatus for managing traffic through a buffered crossbar switch fabric
US7016369B2 (en) * 2000-12-22 2006-03-21 Telefonaktiebolaget Lm Ericsson (Publ) Binding information for telecommunications network
US6947439B2 (en) * 2000-12-22 2005-09-20 Lucent Technologies Inc. Ethernet cross point switch with reduced connections by using dual control to the cross points in the switch
US6912390B2 (en) * 2000-12-22 2005-06-28 Telefonaktiebolaget Lm Ericsson Connection handling in SRNC relocation
US6819675B2 (en) * 2000-12-28 2004-11-16 International Business Machines Corporation Self-route multi-memory expandable packet switch with overflow processing means
US7142515B2 (en) * 2001-01-11 2006-11-28 International Business Machines Corporation Expandable self-route multi-memory packet switch with a configurable multicast mechanism
US20020131412A1 (en) * 2001-01-12 2002-09-19 Dipak Shah Switch fabric with efficient spatial multicast
US6965602B2 (en) * 2001-01-12 2005-11-15 Peta Switch Solutions, Inc. Switch fabric capable of aggregating multiple chips and links for high bandwidth operation
US20030021230A1 (en) * 2001-03-09 2003-01-30 Petaswitch Solutions, Inc. Switch fabric with bandwidth efficient flow control
US7042906B2 (en) * 2001-03-28 2006-05-09 Brilliant Optical Networks Method to control a special class of OBS/LOBS and other burst switched network devices
CN100579057C (zh) * 2001-06-01 2010-01-06 超级芯片有限公司 实现基于单元的交换结构的构造的芯片
US6990096B2 (en) 2001-06-01 2006-01-24 4198638 Canada Inc. Cell-based switch fabric architecture implemented on a single chip
US6990097B2 (en) 2001-06-01 2006-01-24 4198638 Canada Inc. Cell-based switch fabric with inter-cell control for regulating packet flow
US7197042B2 (en) 2001-06-01 2007-03-27 4198638 Canada Inc. Cell-based switch fabric with cell-to-line-card control for regulating injection of packets
US7277429B2 (en) 2001-06-01 2007-10-02 4198638 Canada Inc. Cell-based switch fabric with distributed scheduling
US20030039256A1 (en) * 2001-08-24 2003-02-27 Klas Carlberg Distribution of connection handling in a processor cluster
US8064467B2 (en) 2005-02-04 2011-11-22 Level 3 Communications, Llc Systems and methods for network routing in a multiple backbone network architecture
EP1849263B1 (en) * 2005-02-04 2017-09-13 Level 3 Communications, LLC Ethernet-based systems and methods for improved network routing
US20070076761A1 (en) * 2005-09-15 2007-04-05 Coke Reed Apparatus for interconnecting multiple devices to a synchronous device
US9426092B2 (en) * 2006-02-03 2016-08-23 Level 3 Communications Llc System and method for switching traffic through a network
US7929431B2 (en) 2007-03-19 2011-04-19 Honeywell International Inc. Port rate smoothing in an avionics network
US8861539B2 (en) 2007-08-31 2014-10-14 New Jersey Institute Of Technology Replicating and switching multicast internet packets in routers using crosspoint memory shared by output ports
WO2012056335A1 (en) * 2010-10-28 2012-05-03 International Business Machines Corporation Method and system for transmitting data packets in a network
US9270397B2 (en) * 2012-10-24 2016-02-23 Cisco Technology, Inc. Cascaded communication of serialized data streams through devices and their resulting operation
CN106302251B (zh) * 2015-06-26 2019-09-06 深圳市中兴微电子技术有限公司 一种交换网络同步方法及交换装置、接入装置
TWI584822B (zh) * 2016-03-02 2017-06-01 盛治製藥有限公司 小分子多醣之用途
CN108199976B (zh) * 2017-12-28 2021-05-04 天津芯海创科技有限公司 RapidIO网络的交换设备、交换系统和数据发送方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628361B2 (ja) * 1984-11-27 1994-04-13 国際電信電話株式会社 パケツト交換方式
US4973956A (en) * 1988-12-22 1990-11-27 General Electric Company Crossbar switch with distributed memory
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
DE68918275T2 (de) * 1989-06-29 1995-03-30 Ibm Schnelles, digitales Paketvermittlungssystem.
CA2015514C (en) * 1989-08-22 1996-08-06 Mitsuru Tsuboi Packet switching system having bus matrix switch
JP2531275B2 (ja) * 1989-09-29 1996-09-04 日本電気株式会社 Ａｔｍセル転送方式
JPH03182140A (ja) * 1989-12-11 1991-08-08 Mitsubishi Electric Corp 共通バッファ形交換装置
US5150358A (en) * 1990-08-23 1992-09-22 At&T Bell Laboratories Serving constant bit rate traffic in a broadband data switch
US5144293A (en) * 1990-12-18 1992-09-01 International Business Machines Corporation Serial link communication system with cascaded switches

Also Published As

Publication number Publication date
DE69428107T2 (de) 2002-05-02
AU693084B2 (en) 1998-06-25
EP0681770A1 (en) 1995-11-15
FI953594A0 (fi) 1995-07-27
EP1051001A3 (en) 2001-03-07
KR960700599A (ko) 1996-01-20
CA2153172A1 (en) 1994-08-04
CN1097535A (zh) 1995-01-18
WO1994017617A1 (en) 1994-08-04
DK0681770T3 (da) 2001-12-10
FI953594A (fi) 1995-07-27
NO316746B1 (no) 2004-04-26
EP0681770B1 (en) 2001-08-29
CN1386021A (zh) 2002-12-18
JP3476194B2 (ja) 2003-12-10
FI113826B (fi) 2004-06-15
DE69428107D1 (de) 2001-10-04
CA2153172C (en) 2004-07-20
JP3589660B2 (ja) 2004-11-17
NO952980D0 (no) 1995-07-27
EP1051001A2 (en) 2000-11-08
US5467347A (en) 1995-11-14
KR100329130B1 (ko) 2002-10-09
NO952980L (no) 1995-09-21
AU5982494A (en) 1994-08-15
BR9406142A (pt) 1995-12-12
ES2163431T3 (es) 2002-02-01
CN1138380C (zh) 2004-02-11
MX9308193A (es) 1995-01-31
JPH08505991A (ja) 1996-06-25
JP2003224582A (ja) 2003-08-08

Similar Documents

Publication Publication Date Title
CN1194558C (zh) 异步传递模式交换机及其控制方法
CN1104687C (zh) 传输网络中在包路由选择和包交换之间动态转换的改进方法及设备
CN1181654C (zh) 使用网络处理器的网络交换机和方法
CN1204509C (zh) 通信网络装置
CN1166247C (zh) 通讯节点、通讯互联网络和在其中传输信号的方法
CN1160637C (zh) 数据业务的方法和装置
CN1239984C (zh) Vlsi网络处理器和方法
CN1132881A (zh) 交换机适配器、计算机和数据交换方法
CN1399738A (zh) 网络交换机和部件及其操作方法
CN1151230A (zh) 可变规模的多媒体网络
CN1009895B (zh) 数据传输设备
CA2196528A1 (en) A network switch
GB2355619A (en) Packet switching
CN1147322A (zh) 可扩展的电信系统
CN1092891C (zh) 异步传输方式交换用的交换系统及方法
CN1319209A (zh) 数字通信处理器
CN1739296A (zh) 视频网络
CN1096771C (zh) 综合通信网转换器
CN1135790C (zh) 一种异步传递方式信元交换系统
CN1215270A (zh) 图像分组通讯系统
CN1123160C (zh) 改进的综合通信网络转换器及端口动态分配方法
CN1736073A (zh) 通信节点
CN1665216A (zh) 异步传输模式通信网络中连发信元方法及设备
AU724624B2 (en) Controlled access ATM switch
CA2186518A1 (en) Atm adapter port for constant bit rate (cbr) data

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20140129

Granted publication date: 20050323

CX01 Expiry of patent term