CN114614814A - 一种改善相位噪声的电荷泵锁相环电路 - Google Patents

一种改善相位噪声的电荷泵锁相环电路 Download PDF

Info

Publication number
CN114614814A
CN114614814A CN202210273102.5A CN202210273102A CN114614814A CN 114614814 A CN114614814 A CN 114614814A CN 202210273102 A CN202210273102 A CN 202210273102A CN 114614814 A CN114614814 A CN 114614814A
Authority
CN
China
Prior art keywords
phase
signal
charge pump
frequency
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210273102.5A
Other languages
English (en)
Inventor
左成杰
黄敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202210273102.5A priority Critical patent/CN114614814A/zh
Publication of CN114614814A publication Critical patent/CN114614814A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种改善相位噪声的电荷泵锁相环电路，包括鉴频鉴相器、电荷泵、压控振荡器、分频器和环路滤波器；设置由鉴频器构成的鉴频器支路，鉴频器支路并联连接在鉴频鉴相器的信号输入端与电荷泵的信号输出端之间；鉴频器支路将两路输入信号的频率差经转换获得电流脉冲信号并接入环路滤波器，使得在电荷泵锁相环的环路传递函数中增加一个零点；以此改变电路各组件的相位噪声传递函数，使输出相位噪声变小，输出信号抖动更小。相比于同等参数下的传统电荷泵锁相环，本发明锁相环的输出相位噪声更小，50KHz‑10MHz的输出信号抖动由传统电荷泵锁相环的3.98pS降低到2.42pS；在保证足够相位裕度的同时，提高环路带宽，从而进一步抑制相位噪声，减少锁定时间。

Description

一种改善相位噪声的电荷泵锁相环电路
技术领域
本发明涉及锁相环技术领域，特别是涉及一种改善相位噪声的电荷泵锁相环电路。
背景技术
锁相环在射频无线通信，光纤通信，高速有线通信等领域中占有重要位置。相位噪声是锁相环的一个重要指标，影响着产生的时钟信号的纯净度。
锁相环的输出信号相位噪声取决于很多因素，包括输入信号的相位噪声，DIVIDER的相位噪声，PFD/CP结构的噪声和VCO相位噪声以及各部分的噪声传递函数。为了改善输出信号的相位噪声，往往通过减小各部分的噪声来实现，但是各组件的噪声不能一直降低，因而对整体噪声的改善有限。
传统电荷泵锁相环为了保证环路拥有足够的相位裕度，其环路带宽设置为小于锁相环输入参考信号的1/10，而锁相环电路的锁定时间往往与环路带宽成反比，因而为了减少锁相环电路的锁定时间，需要突破其带宽限制。
发明内容
本发明是为避免上述现有技术所存在的不足，提供一种改善相位噪声的电荷泵锁相环电路，通过改变环路的噪声传递函数，使得部分组件的噪声贡献更小，实现输出信号的抖动减小。
本发明为实现发明目的采用如下技术方案：
本发明改善相位噪声的电荷泵锁相环电路的特点是：
所述电荷泵锁相环包括鉴频鉴相器、电荷泵、压控振荡器、分频器和环路滤波器；在所述电荷泵锁相环中设置由鉴频器构成的鉴频器支路，所述鉴频器支路并联连接在鉴频鉴相器的信号输入端与所述电荷泵的信号输出端之间；所述鉴频鉴相器的信号输出端与电荷泵的信号输入端相连接；
所述鉴频器支路将两路输入信号的频率差经转换获得电流脉冲信号，所述电流脉冲信号接入环路滤波器，使得在所述电荷泵锁相环的环路传递函数中增加一个零点；以此改变电路各组件的相位噪声传递函数，使输出相位噪声变小，输出信号抖动更小；
所述电流脉冲信号与电荷泵的输出电流共同经过环路滤波器转换为控制电压，由所述控制电压控制压控振荡器的输出信号fout的输出频率，所述压控振荡器的输出信号fout的输出频率即为锁相环输出信号频率；
所述输出信号fout通过分频器产生低频反馈信号fdiv；所述两路输入信号分别是锁相环输入信号fref和所述低频反馈信号fdiv；由所述鉴频鉴相器将所述锁相环输入信号fref和所述低频反馈信号fdiv转换为与所述两路输入信号相位差相关的脉冲信号，利用所述脉冲信号控制电荷泵产生电流。
本发明改善相位噪声的电荷泵锁相环电路的特点也在于：
所述鉴频器支路是利用数字逻辑电路将所述两路输入信号的频率差转换为脉冲信号宽度差，所述脉冲信号宽度差是通过电压产生电路转换为电压差，所述电压差通过亚采样电荷泵与脉冲产生器转换为所述电流脉冲信号。
本发明改善相位噪声的电荷泵锁相环电路的特点也在于：
所述数字逻辑电路是利用延时器和与非门提取输入信号的周期产生脉冲信号，所述脉冲信号通过开关控制电流源的通断，开关导通期间电流在电容上积累电荷产生电压信号，所述电压信号在保持一段时长后由另一路控制信号通过开关控制电容导出电荷将电压信号置0；
所述亚采样电荷泵与脉冲控制电路在电压信号保持期间，利用脉冲控制电路产生的脉冲信号PUL使电荷泵中上电流源和下电流源导通，输出与输入信号频率差相关的电流脉冲信号。
与已有技术相比，本发明有益效果体现在：
1、本发明通过在电荷泵锁相环的基础上添加鉴频器支路，鉴频器支路的输出电流取决于两路输入信号的频率差，为整体环路的相位传递函数引入一个零点，由此改变环路的噪声传递函数，有效改善了电荷泵CP以及压控振荡器VCO的噪声传递函数，降低输出信号的相位噪声，减小信号抖动。相比于同等参数下的传统电荷泵锁相环，本发明锁相环的输出相位噪声更小，50KHz-10MHz的输出信号抖动由传统电荷泵锁相环的3.98pS降低到2.42pS。
2、本发明通过添加鉴频器支路，为整体环路的相位传递函数引入一个零点，使得锁相环在保证足够相位裕度的同时，可以提高环路带宽，不受1/10输入参考频率的限制，从而进一步抑制相位噪声，减少锁定时间。
附图说明
图1为本发明锁相环电路的电路结构图；
图2为本发明锁相环电路中鉴频器支路电路图；
图3为本发明锁相环电路中各信号时序图；
图4为本发明锁相环电路与传统电荷泵锁相环电路的电荷泵噪声传递函数对比；
图5为本发明锁相环电路与传统电荷泵锁相环电路的压控振荡器噪声传递函数对比；
图6为本发明锁相环电路与传统电荷泵锁相环电路的输出信号相位噪声对比；
具体实施方式
参见图1、图2和图3，本实施例中改善相位噪声的电荷泵锁相环电路包括鉴频鉴相器PFD、电荷泵CP、压控振荡器VCO、分频器N和环路滤波器LPF；在电荷泵锁相环中设置由鉴频器FD构成的鉴频器支路，鉴频器支路并联连接在鉴频鉴相器PFD的信号输入端与所述电荷泵CP的信号输出端之间；鉴频鉴相器PFD的信号输出端与电荷泵CP的信号输入端相连接。
鉴频器支路FD将两路输入信号的频率差经转换获得电流脉冲信号，电流脉冲信号接入环路滤波器LPF，使得在电荷泵锁相环的环路传递函数中增加一个零点；以此改变电路各组件的相位噪声传递函数，使输出相位噪声变小，输出信号抖动更小。
电流脉冲信号与电荷泵CP的输出电流共同经过环路滤波器LPF转换为控制电压，由控制电压控制压控振荡器VCO的输出信号fout的输出频率，压控振荡器VCO的输出信号fout的输出频率即为锁相环输出信号频率；输出信号fout通过分频器N产生低频反馈信号fdiv；两路输入信号分别是锁相环输入信号fref和所述低频反馈信号fdiv；由鉴频鉴相器PFD将锁相环输入信号fref和所述低频反馈信号fdiv转换为与两路输入信号相位差相关的脉冲信号，利用脉冲信号控制电荷泵CP产生电流。
如图2所示，本实施例中鉴频器支路FD是利用数字逻辑电路1将两路输入信号的频率差转换为脉冲信号宽度差，脉冲信号宽度差是通过电压产生电路2转换为电压差，电压差通过亚采样电荷泵SSCP与脉冲产生器3转换为电流脉冲信号。
图2所示的数字逻辑电路1是利用延时器和与非门提取输入信号的周期产生脉冲信号，脉冲信号通过开关控制电流源的通断，开关导通期间电流在电容上积累电荷产生电压信号，电压信号在保持一段时长后由另一路控制信号控制通过开关控制电容导出电荷将电压信号置0；亚采样电荷泵SSCP与脉冲控制电路在电压信号保持期间利用脉冲控制电路产生的脉冲信号PUL使电荷泵中上电流源和下电流源导通，输出与输入信号频率差相关的电流脉冲信号。
图2所示的数字逻辑电路1和电压产生电路2对应于锁相环输入信号fref和低频反馈信号fdiv设置为具有相同结构形式的两条独立支路；其中，锁相环输入信号fref流入反相器和延时器的两个支路后产生两路信号，两路信号经与非门产生脉冲信号REF1；电压产生电路2由第一电流源和第一开关S1构成电容C11的充电电路，电容C11与地端连接，在电容C11的两端并联设置第二开关S2构成电容C11的放电回路，数字逻辑电路1产生的脉冲信号REF1用于控制第一开关S1的开断；数字逻辑电路1还产生另一路控制信号控制第二开关S2的开断；低频反馈信号fdiv在数字逻辑电路1和电压产生电路2中采用与锁相环输入信号fref相同的信号处理方式。
在亚采样电荷泵SSCP和脉冲产生器3中，输入信号fref经过反相器与延时器两个支路后产生的两路信号经过与非门后产生脉冲信号PUL，利用脉冲信号PUL控制开关进而控制上下电流源的通断，其中，上电流源一端连接电源，另一端连接上开关，其电流为I0up+gmup×(Vref-Vdc),其中I0up是当输入信号Vref＝Vdc时上电流源的电流值，gmup为上电流源的跨导，Vref为电容C11充电后的电压；下电流源一端连接地电位，另一端连接下开关，其电流为I0dn+gmdn×(Vdiv-Vdc),其中I0dn是当输入信号Vdiv＝Vdc时下电流源的电流值,且I0dn＝I0up＝I0，gmdn为下电流源的跨导,且gmdn＝gmup＝gm，Vdiv为电容C22充电后的电压；
优选技术方案：锁相环参考输入方波信号fref频率选择为25MHz，锁相环输出方波信号fout频率选择为2250MHz，分频器的分频比为90，电荷泵CP电流为145uA,其中VCO采用环形振荡器电路，其增益Kvco＝2300MHz/V,环路滤波器参数R1＝3.23kΩ，C1＝103pF,C2＝10.3pF；设置鉴频器支路参数为：I/C＝300pA/500fF，gm＝3mS,tpul＝300pS。
图4所示为本发明锁相环电路与传统电荷泵锁相环电路的电荷泵噪声传递函数对比；其中虚线为本发明锁相环电路电荷泵噪声传递函数，实线为传统电荷泵锁相环电路电荷泵噪声传递函数；相较于传统电荷泵锁相环电路，并联鉴频器结构，其电荷泵的噪声传递函数得到改善，在环路带宽2M处，噪声传递函数下降7dB。
图5所示为本发明锁相环电路与传统电荷泵锁相环电路的压控振荡器噪声传递函数对比，虚线为本发明锁相环电路压控振荡器噪声传递函数，实线为传统电荷泵锁相环电路压控振荡器噪声传递函数；相较于传统电荷泵锁相环电路，并联鉴频器结构后，压控振荡器的噪声传递函数得到改善，在环路带宽2M处，噪声传递函数下降10dB。
图6所示为本发明锁相环电路与传统电荷泵锁相环电路的输出信号相位噪声对比，虚线为本发明锁相环电路输出信号相位噪声，实线为传统电荷泵锁相环电路输出信号相位噪声；通过提取各组件噪声并通过matlab进行噪声拟合，得到传统电荷泵的输出信号相位噪声。通过添加鉴频器支路，使得其输出信号相位噪声得以改善，输出信号抖动由3.98pS降低到2.42pS(50KHz-10MHz)。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (3)

1.一种改善相位噪声的电荷泵锁相环电路，其特征是：
所述电荷泵锁相环包括鉴频鉴相器(PFD)、电荷泵(CP)、压控振荡器(VCO)、分频器(N)和环路滤波器(LPF)；在所述电荷泵锁相环中设置由鉴频器(FD)构成的鉴频器支路，所述鉴频器支路并联连接在鉴频鉴相器(PFD)的信号输入端与所述电荷泵(CP)的信号输出端之间；所述鉴频鉴相器(PFD)的信号输出端与电荷泵(CP)的信号输入端相连接；
所述鉴频器支路(FD)将两路输入信号的频率差经转换获得电流脉冲信号，所述电流脉冲信号接入环路滤波器(LPF)，使得在所述电荷泵锁相环的环路传递函数中增加一个零点；以此改变电路各组件的相位噪声传递函数，使输出相位噪声变小，输出信号抖动更小；
所述电流脉冲信号与电荷泵(CP)的输出电流共同经过环路滤波器(LPF)转换为控制电压，由所述控制电压控制压控振荡器(VCO)的输出信号fout的输出频率，所述压控振荡器(VCO)的输出信号fout的输出频率即为锁相环输出信号频率；
所述输出信号fout通过分频器(N)产生低频反馈信号fdiv；所述两路输入信号分别是锁相环输入信号fref和所述低频反馈信号fdiv；由所述鉴频鉴相器(PFD)将所述锁相环输入信号fref和所述低频反馈信号fdiv转换为与所述两路输入信号相位差相关的脉冲信号，利用所述脉冲信号控制电荷泵(CP)产生电流。
2.根据权利要求1所述的改善相位噪声的电荷泵锁相环电路，其特征是：
所述鉴频器支路(FD)是利用数字逻辑电路(1)将所述两路输入信号的频率差转换为脉冲信号宽度差，所述脉冲信号宽度差是通过电压产生电路(2)转换为电压差，所述电压差通过亚采样电荷泵(SSCP)与脉冲产生器(Pulser)转换为所述电流脉冲信号。
3.根据权利要求2所述的改善相位噪声的电荷泵锁相环电路，其特征是：
所述数字逻辑电路(1)是利用延时器和与非门提取输入信号的周期产生脉冲信号，所述脉冲信号通过开关控制电流源的通断，开关导通期间电流在电容上积累电荷产生电压信号，所述电压信号在保持一段时长后由另一路控制信号通过开关控制电容导出电荷将电压信号置0；
所述亚采样电荷泵(SSCP)与脉冲控制电路(Pulser)在电压信号保持期间，利用脉冲控制电路产生的脉冲信号PUL使电荷泵中上电流源和下电流源导通，输出与输入信号频率差相关的电流脉冲信号。
CN202210273102.5A 2022-03-18 2022-03-18 一种改善相位噪声的电荷泵锁相环电路 Pending CN114614814A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210273102.5A CN114614814A (zh) 2022-03-18 2022-03-18 一种改善相位噪声的电荷泵锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210273102.5A CN114614814A (zh) 2022-03-18 2022-03-18 一种改善相位噪声的电荷泵锁相环电路

Publications (1)

Publication Number Publication Date
CN114614814A true CN114614814A (zh) 2022-06-10

Family

ID=81865959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210273102.5A Pending CN114614814A (zh) 2022-03-18 2022-03-18 一种改善相位噪声的电荷泵锁相环电路

Country Status (1)

Country Link
CN (1) CN114614814A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007821A (ko) * 2003-07-11 2005-01-21 삼성탈레스 주식회사 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN204089772U (zh) * 2014-08-22 2015-01-07 魏建军 一种二级鉴频鉴相电荷泵锁相环
CN106788417A (zh) * 2016-11-22 2017-05-31 中国科学技术大学 采用亚采样技术的低噪声锁相环电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007821A (ko) * 2003-07-11 2005-01-21 삼성탈레스 주식회사 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN204089772U (zh) * 2014-08-22 2015-01-07 魏建军 一种二级鉴频鉴相电荷泵锁相环
CN106788417A (zh) * 2016-11-22 2017-05-31 中国科学技术大学 采用亚采样技术的低噪声锁相环电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周郭飞;杨宏;: "基于90nm CMOS工艺2.8GHz电荷泵锁相环的设计", 微电子学与计算机, no. 03, 5 March 2020 (2020-03-05) *
曾铭: "CMOS工艺下锁相环的研究与设计", CNKI, 15 December 2018 (2018-12-15) *

Similar Documents

Publication Publication Date Title
CN109639272B (zh) 一种自适应宽带锁相环电路
EP1199805B1 (en) PLL circuit and optical communication reception apparatus
JP3649194B2 (ja) Ｐｌｌ回路および光通信受信装置
CN116633348A (zh) 一种可调死区的亚采样锁相环结构
CN109936361A (zh) 一种含有pfd/dac量化噪声消除技术的小数分频频率综合器
KR20110130330A (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
CN113890534B (zh) 一种自加速锁定锁相环
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
CN112290936A (zh) 一种能够快速锁定的锁相环电路
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
CN115694477B (zh) 一种基于小范围死区产生模块架构的亚采样锁相环
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
CN114614814A (zh) 一种改善相位噪声的电荷泵锁相环电路
Bae et al. A low-power dual-PFD phase-rotating PLL with a PFD controller for 5Gb/s serial links
CN112953527B (zh) 一种快速锁定的锁相环结构及电子设备
CN115149906A (zh) 基于模拟反馈的占空比矫正的倍频器
US7541850B1 (en) PLL with low spurs
Zhang et al. A 0.0035-mm 2 0.42-pJ/bit 8–32-Gb/s Reference-Less CDR Incorporating Adaptively-Biased ChargeSharing Integrator, Alexander PFD, and 1-Tap DFE
CN116155273B (zh) 一种基于频率电压转换的注入锁定锁频环路及方法
Ge et al. A fast locking charge-pump PLL with adaptive bandwidth
Cao System design and mathematical analysis of self-adjusting stable PLL
Yu et al. All-digital half-rate referenceless CDR with single direction frequency sweep scheme using asymmetric binary phase detector
Jin et al. High Performance Injection-Locked PLL Architectures: An Overview
KR940000942B1 (ko) 비트동기회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination