CN114582843A - 芯片封装体及其制作方法 - Google Patents

芯片封装体及其制作方法 Download PDF

Info

Publication number
CN114582843A
CN114582843A CN202011379986.XA CN202011379986A CN114582843A CN 114582843 A CN114582843 A CN 114582843A CN 202011379986 A CN202011379986 A CN 202011379986A CN 114582843 A CN114582843 A CN 114582843A
Authority
CN
China
Prior art keywords
layer
conductive
via hole
chip
power chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011379986.XA
Other languages
English (en)
Inventor
宋关强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202011379986.XA priority Critical patent/CN114582843A/zh
Publication of CN114582843A publication Critical patent/CN114582843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种芯片封装体及其制作方法。该芯片封装体包括导电基板、第一功率芯片、第二功率芯片、第一封装层、第二封装层、第一导电层、第二导电层及连通柱；其中，第一功率芯片贴装在导电基板的第一表面；第二功率芯片贴装在导电基板的与第一表面相背的第二表面；第一封装层和第二封装层分别覆盖第一功率芯片和第二功率芯片；第一导电层设置在第一封装层远离导电基板的一侧表面，并与第一功率芯片电性连接；第二导电层设置在第二封装层远离导电基板的一侧表面，并与第二功率芯片和导电基板电性连接；连通柱设置在第一导电层和第二导电层之间，以连通第一导电层和第二导电层。该芯片封装体的尺寸较小，且有效提高了各个芯片之间的连接可靠性。

Description

芯片封装体及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片封装体及其制作方法。
背景技术
IGBT模块是由IGBT芯片和FRD芯片组合封装，其由于输入阻抗大、开关损耗小、工作频率高、通断速度快等特点，被广泛应用于交通、新能源等领域。
目前，常用的焊接式IGBT模块，一般是将IGBT芯片和FRD芯片以平铺的方式焊接在陶瓷基板的一侧表面，并通过引线键合的方式进行各个芯片之间的互连；然而，这样不仅会使得产品尺寸较大，且各个芯片之间的连接易因引线键合点的脱落而断开连接，连接可靠性较低。
发明内容
本申请提供一种芯片封装体及其制作方法，该芯片封装体能够解决现有产品尺寸较大，且各个芯片之间的连接可靠性较低的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体。该封装体包括导电基板、第一功率芯片、第二功率芯片、第一封装层、第二封装层、第一导电层、第二导电层以及连通柱；其中，第一功率芯片贴装在导电基板的第一表面；第二功率芯片贴装在导电基板的与第一表面相背的第二表面；第一封装层覆盖第一功率芯片；第二封装层覆盖第二功率芯片；第一导电层设置在第一封装层远离导电基板的一侧表面，并与第一功率芯片电性连接；第二导电层设置在第二封装层远离导电基板的一侧表面，并与第二功率芯片和导电基板电性连接；连通柱设置在第一导电层和第二导电层之间，用于连通第一导电层和第二导电层。
其中，第一封装层和第二封装层填满第一导电层、第二导电层之间的空间。
其中，第一封装层上开设有至少一个第一导通孔，第一导电层通过第一导通孔与第一功率芯片电性连接；第二封装层上开设有至少一个第二导通孔、至少一个第三导通孔以及至少一个第四导通孔；第二导电层包括相互绝缘的第一导电部、第二导电部以及第三导电部，第一导电部通过第二导通孔与第二功率芯片的第一连接点电性连接，第二导电部通过第三导通孔与第二功率芯片的不同于第一连接点的第二连接点电性连接，且通过连通柱与第一导电层电性连接，第三导电部通过第四导通孔与导电基板电性连接。
其中，第一导电部、第二导电部以及第三导电部间隔设置。
其中，第一封装层上还开设有第五导通孔，第二封装层与第五导通孔对应的位置开设有第六导通孔，导通柱形成于第五导通孔和第六导通孔中。
其中，还包括阻焊层，设置在第一封装层和第二封装层远离导电基板的一侧表面并覆盖第一导电层和第二导电层，用于保护第一导电层和第二导电层。
其中，导电基板为厚铜板。
其中，第一功率芯片为FRD芯片，第二功率芯片为IGBT芯片。
其中，FRD芯片的阴极与导电基板的第一表面电性连接，FRD芯片的阳极通过第一导通孔与第一导电层电性连接；IGBT芯片的集电极与导电基板的第二表面电性连接，IGBT芯片的门极通过第二导通孔与第一导电部连接，IGBT芯片的发射极通过第三导通孔与第二导电部连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装体的制作方法。该方法包括提供导电基板；在导电基板的第一表面和与第一表面相背设置的第二表面分别贴装第一功率芯片和第二功率芯片；对第一功率芯片和第二功率芯片进行塑封，以形成第一封装层和第二封装层，第一封装层覆盖第一功率芯片，第二封装层覆盖第二功率芯片；在第一封装层和第二封装层的预设位置进行激光钻孔，以形成若干导通孔；在第一封装层远离导电基板的一侧表面电镀金属层，以形成第一导电层，第一导电层通过导通孔与第一功率芯片电性连接，在第二封装层远离导电基板的一侧表面电镀金属层，以形成第二导电层，第二导电层通过导通孔与第二功率芯片、导电基板和第一导电层电性连接。
其中，在第一封装层和第二封装层的预设位置进行激光钻孔，以形成若干导通孔的步骤具体包括：在第一封装层与第一功率芯片对应的位置开设至少一个第一导通孔；在第二封装层与第二功率芯片的第一连接点对应的位置开设至少一个第二导通孔，与第二功率芯片的第二连接点对应的位置开设至少一个第三导通孔；在第一封装层区别于第一功率芯片对应位置的其它位置开设第五导通孔，在第二封装层与第五导通孔相对的位置开设第六导通孔；对第一导通孔、第二导通孔、第三导通孔、第四导通孔、第五导通孔和第六导通孔进行电镀填孔。
其中，在第一封装层远离导电基板的一侧表面电镀金属层，以形成第一导电层，第一导电层通过导通孔与第一功率芯片电性连接，在第二封装层远离导电基板的一侧表面电镀金属层，以形成第二导电层，第二导电层通过导通孔与第二功率芯片、导电基板和第一导电层电性连接的步骤之后还包括：在第一导电层的预设位置进行第一次光罩蚀刻制程，以蚀刻出预设的第一埋阻图形；在第二导电层的预设位置进行第二次光罩蚀刻制程，以蚀刻出预设的第二埋阻图形和第三埋阻图形；在第一导电层远离导电基板的一侧表面、第一埋阻图形、第二埋阻图形及第三埋阻图形中丝印阻焊油墨，以形成阻焊层。
本申请提供的芯片封装体及其制作方法，该芯片封装体通过设置导电基板，在导电基板的第一表面贴装第一功率芯片，在导电基板的与第一表面相背的第二表面贴装第二功率芯片，以形成堆叠式结构，从而有效减小产品尺寸；同时，通过设置覆盖第一功率芯片的第一封装层和覆盖第二功率芯片的第二封装层，以分别对第一功率芯片和第二功率芯片进行保护；另外，通过在第一封装层远离导电基板的一侧表面设置与第一功率芯片电性连接的第一导电层，在第二封装层远离导电基板的一侧表面设置与第二功率芯片电性连接的第二导电层，并通过设置在第一导电层和第二导电层之间的连通柱将第一导电层和第二导电层连通，进而实现第一功率芯片和第二功率芯片之间的电性连接，相比于现有技术中通过引线键合的方式，不会发生各个芯片之间因键合点脱落而断开连接的问题，有效提高了各个芯片之间的连接可靠性。
附图说明
图1为本申请一实施例提供的芯片封装体的结构示意图；
图2为本申请另一实施例提供的芯片封装体的结构示意图；
图3为本申请一实施例提供的芯片封装体的流程图；
图4为本申请一实施例提供的导电基板的结构示意图；
图5为本申请一实施例提供的经步骤S12处理之后的产品结构示意图；
图6为本申请一实施例提供的经步骤S13处理之后的产品结构示意图；
图7为本申请一实施例提供的经步骤S14处理之后的产品结构示意图；
图8为本申请一实施例提供的经步骤S15处理之后的产品结构示意图；
图9为本申请另一实施例提供的芯片封装体的制作方法的流程图；
图10为本申请一实施例提供的经步骤S16和步骤S17处理之后的产品结构示意图；
图11为本申请一实施例提供的经步骤S18处理之后的产品结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请一实施例提供的芯片封装体的结构示意图；在本实施例中，提供一种芯片封装体，该芯片封装体包括导电基板11、第一功率芯片12、第二功率芯片13、第一封装层14、第二封装层15、第一导电层16、第二导电层17以及连通柱18。
其中，导电基板11具体可为厚铜板；厚铜板相比于小尺寸的铜框架，拼板数量更多；在具体实施例中，导电基板11主要由两部分组成：芯片焊盘(die paddle)和引脚(leadfinger)。其中，芯片焊盘在封装过程中为芯片提供机械支撑，而引脚则是连接芯片到封装外的电学通路。具体的，导电基板11上蚀刻有绝缘孔，以断开预设位置处的电性连接。
其中，第一功率芯片12贴装在导电基板11的第一表面；第二功率芯片13贴装在导电基板11的与第一表面相背的第二表面；在具体实施例中，第一功率芯片12和第二功率芯片13相背设置。
其中，第一封装层14覆盖第一功率芯片12并接触导电基板11的第一表面将第一功率芯片12塑封，以对第一功率芯片12进行保护；第二封装层15覆盖第二功率芯片13并接触导电基板11的第二表面将第二功率芯片13塑封，以对第二功率芯片13进行保护。
具体的，第一封装层14和第二封装层15填满第一导电层16、第二导电层17之间的空间，形成没有空隙、空洞的芯片封装体结构，这样能够有效防止第一封装层14和第二封装层15在第一导电层16和第二导电层17之间的空间晃动，从而避免各个导通孔与导电基板11或功率芯片之间的对应位置发生相对位移，进而有效保证各个位置处的相互连通；在一具体实施例中，第一封装层14和第二封装层15可由半固化片层压而成。
其中，第一导电层16设置在第一封装层14远离导电基板11的一侧表面，并与第一功率芯片12电性连接；在具体实施例中，第一封装层14上开设有至少一个第一导通孔141，第一导通孔141从第一封装层14远离导电基板11的一侧表面延伸至第一功率芯片12远离导电基板11的一侧表面，第一导电层16具体通过该第一导通孔141与第一功率芯片12电性连接。
在具体实施例中，第一导通孔141的孔壁上电镀有金属层，比如，铜层，以通过金属层连通第一导电层16和第一功率芯片12，这样能够大大节约成本；当然，在其它实施例中，第一导通孔141中还可填充有导电材料，如铜浆，以通过该导电材料连通第一导电层16和第一功率芯片12，本实施例对此并不加以限制，只要能够连通第一导电层16和第一功率芯片12即可。
其中，第二导电层17设置在第二封装层15远离导电基板11的一侧表面，并与第二功率芯片13和导电基板11电性连接。
在具体实施例中，第二导电层17包括相互绝缘的第一导电部171、第二导电部172以及第三导电部173，且在一具体实施例中，第一导电部171、第二导电部172和第三导电部173间隔设置；具体的，第二封装层15上开设有至少一个第二导通孔151、至少一个第三导通孔152以及至少一个第四导通孔153；其中，第一导电部171具体通过第二导通孔151与第二功率芯片13的第一连接点电性连接，第二导电部172通过第三导通孔152与第二功率芯片13的不同于第一连接点的第二连接点电性连接，且通过连通柱18与第一导电层16电性连接，以实现第一导电层16和第二导电层17之间的电性连接，第三导电部173通过第四导通孔153与导电基板11电性连接。
在具体实施过程中，也可在第二导通孔151、第三导通孔152和第四导通孔153的孔壁上电镀金属层或在其中填充导电材料，以实现第二导电层17与第二功率芯片13和导电基板11的电性连接。
具体的，上述第一导电层16和第二导电层17具体可为铜层；各个导通孔的径向尺寸沿朝向导电基板11的方向逐渐减小，以方便电镀或填充电镀材料，避免导通孔靠近导电基板11的一端出现局部位置没有电镀的问题发生；具体的，各个导通孔的数量可根据对应芯片和导电基板11的实际大小进行选择，本实施例对此并不加以限制。比如，可选择第一导通孔141为六个，第二导通孔151为一个，第三导通孔152为四个，第四导通孔153为两个。
其中，连通柱18设置在第一导电层16和第二导电层17之间，用于连通第一导电层16和第二导电层17，且连通柱18与第一功率芯片12和第二功率芯片13所在位置的导电基板11间隔设置并相互绝缘。具体的，连通柱18可为空心铜柱或实心铜柱。
具体的，第一封装层14上还开设有第五导通孔142，第二封装层15与第五导通孔142对应的位置还开设有第六导通孔154；在一具体实施例中，第五导通孔142和第六导通孔154与导电基板11的区别于第一功率芯片12对应位置的其它位置对应；具体的，第五导通孔142和第六导通孔154中电镀有金属层或填充有导电材料，金属层或导电材料与导电基板11配合形成连通柱18，以连通第一导电层16和第二导电层17；在另一具体实施例中，第五导通孔142和第六导通孔154的位置也可与导电基板11上的绝缘孔对应，以通过设置在第五导通孔142和第六导通孔154中的金属层或导电材料形成连通柱18。
需要说明的是，上述导电基板11上贴装第一功率芯片12的位置与区别于第一功率芯片12对应位置的其它位置没有电性连接，相互绝缘。
具体的，第五导通孔142和第六导通孔154的径向尺寸也逐渐减小。
在一具体实施例中，参见图2，图2为本申请另一实施例提供的芯片封装体的结构示意图；在本实施例中，芯片封装体还包括阻焊层19，阻焊层19具体设置在第一封装层14和第二封装层15远离导电基板11的一侧表面并覆盖第一导电层16和第二导电层17，用于对第一导电层16和第二导电层17进行保护。
具体的，阻焊层19具体可为阻焊油墨。
在一具体实施例中，第一功率芯片12具体可为FRD芯片，第二功率芯片13具体可为IGBT芯片；在该实施例中，参见图2，图中的C表示IGBT芯片的集电极或FRD芯片的阴极，E表示IGBT芯片的发射极或FRD芯片的阳极，G表示IGBT芯片的门极；具体的，FRD芯片的阴极与导电基板11的第一表面电性连接，FRD芯片的阳极通过第一导通孔141与第一导电层16电性连接；IGBT芯片的集电极与导电基板11的第二表面电性连接，IGBT芯片的门极通过第二导通孔151与第二导电层17中的第一导电部171连接，IGBT芯片的发射极通过第三导通孔152与第二导电部172连接，从而通过第二导电部172与第一导电层16的电性连接实现FRD芯片和IGBT芯片的互连，相比于引线键合的方式，有效提高了连接可靠性；同时，采用激光盲孔导通的方案替代铝线连通的方案，寄生电感更小。
可以理解的是，导电基板11的第一表面和第二表面上并不局限于仅贴装有一个第一功率芯片12和第二功率芯片13，在具体实施例中，也可将多个功率芯片以堆叠式结构分别贴装在导电基板11的第一表面和第二表面，本实施例对此并不加以限制。
本实施例提供的芯片封装体，通过设置导电基板11，在导电基板11的第一表面贴装第一功率芯片12，在导电基板11的与第一表面相背的第二表面贴装第二功率芯片13，以形成堆叠式结构，从而有效减小产品尺寸；同时，通过设置覆盖第一功率芯片12的第一封装层14和覆盖第二功率芯片13的第二封装层15，以分别对第一功率芯片12和第二功率芯片13进行保护；进一步地，通过使第一封装层14和第二封装层15填满第一导电层16、第二导电层17之间的空间，形成没有空隙、空洞的芯片封装体结构，以有效防止第一封装层14和第二封装层15在第一导电层16和第二导电层17之间的空间晃动，从而避免各个导通孔与导电基板11或功率芯片之间的对应位置发生相对位移，进而有效保证各个位置处的相互连通；另外，通过在第一封装层14远离导电基板11的一侧表面设置与第一功率芯片12电性连接的第一导电层16，在第二封装层15远离导电基板11的一侧表面设置与第二功率芯片13电性连接的第二导电层17，并通过设置在第一导电层16和第二导电层17之间的连通柱18将第一导电层16和第二导电层17连通，进而实现第一功率芯片12和第二功率芯片13之间的电性连接，相比于现有技术中通过引线键合的方式，不会发生各个芯片之间因键合点脱落而断开连接的问题，有效提高了各个芯片之间的连接可靠性；此外，由于连通柱18形成于封装层内，而第一封装层14和第二封装层15填满第一导电层16、第二导电层17之间的空间，相比于单独设置一连通柱18的方案，将连通柱18形成于封装层内只需要在封装层内的相应位置电镀较薄的一层金属层即可形成连通柱18，以实现第一导电层16和第二导电层17之间的连通，大大节约了成本；同时，能够利用封装层对连通柱18起到一定的支撑作用，防止支撑柱18在使用过程中出现中间折断或其它破损问题，进而有效保证第一导电层16和第二导电层17之间的连通。
具体的，上述芯片封装体具体可通过以下芯片封装体的制作方法所制得。
请参阅图3，图3为本申请一实施例提供的芯片封装体的流程图；在本实施例中，提供一种芯片封装体的制作方法，该方法包括：
步骤S11：提供导电基板。
具体的，参见图4，图4为本申请一实施例提供的导电基板的结构示意图；具体的，导电基板11可为厚铜板；当然，也可为铜框架，且在其它实施例中，铜框架可以使用其它的可以电镀沉积的金属；比如，镍、银等能沉积金属铜的材料；在具体实施例中，导电基板11主要由两部分组成：芯片焊盘(die paddle)和引脚(lead finger)。其中，芯片焊盘在封装过程中为芯片提供机械支撑，而引脚则是连接芯片到封装外的电学通路。具体的，导电基板11上设置有绝缘孔，以断开预设位置处的电性连接。
步骤S12：在导电基板的第一表面和与第一表面相背设置的第二表面分别贴装第一功率芯片和第二功率芯片。
具体的，参见图5，图5为本申请一实施例提供的经步骤S12处理之后的产品结构示意图；在具体实施过程中，可通过焊层将第一功率芯片12和第二功率芯片13分别焊接在导电基板11的第一表面和第二表面。
在一具体实施例中，第一功率芯片12可为FRD芯片，第二功率芯片13可为IGBT芯片；且在具体实施过程中，使FRD芯片的阴极与导电基板11的第一表面接触并与之电性连接，使IGBT芯片的集电极与导电基板11的第二表面接触并与之电性连接。
步骤S13：对第一功率芯片和第二功率芯片进行塑封，以形成第一封装层和第二封装层。
具体的，参见图6，图6为本申请一实施例提供的经步骤S13处理之后的产品结构示意图；在具体实施过程中，可在第一功率芯片12和第二功率芯片13远离导电基板11的一侧表面层压半固化片，并进行固化以完成塑封过程，形成第一封装层14和第二封装层15；或者采用塑封料研磨进行封装；具体的，塑封料研磨可采用化学减薄进行处理。
具体的，第一封装层14覆盖第一功率芯片12并接触导电基板11的第一表面以对第一功率芯片12进行保护；第二封装层15覆盖第二功率芯片13并接触导电基板11的第一表面以对第二功率芯片13进行保护。
步骤S14：在第一封装层和第二封装层的预设位置进行激光钻孔，以形成若干导通孔。
具体的，参见图7，图7为本申请一实施例提供的经步骤S14处理之后的产品结构示意图；具体的，可在第一封装层14与第一功率芯片12对应的位置开设至少一个第一导通孔141，在第二封装层15与第二功率芯片13的第一连接点对应的位置开设至少一个第二导通孔151，与第二功率芯片13的第二连接点对应的位置开设至少一个第三导通孔152；在第二封装层15的第一预设位置开设第四导通孔153，其中，第二封装层15的第一预设位置对应的导电基板11的位置与第一功率芯片12对应的导电基板11的位置电性连接。
具体的，当第二功率芯片13为IGBT芯片时，第二功率芯片13的第一连接点和第二连接点分别是指IGBT芯片的门极和发射极。
进一步地，在第一封装层14的第一预设位置开设第五导通孔142，在第二封装层15与第五导通孔142对应的位置开设第六导通孔154；可以理解的是，第五导通孔142和第六导通孔154相对设置。需要说明的是，第一封装层14的第一预设位置与导电基板11上的第一预设位置对应，且导电基板11的第一预设位置具体可为导电基板11上绝缘孔所在的位置或导电基板11上的区别于第一功率芯片12所对应的位置，并与第一功率芯片12所对应的位置相互绝缘的其它位置。
当然，在其它实施方式中，也可通过铣槽的方式进行钻孔，本实施例对此并不加以限制。
需要说明的是，上述各个导通孔的具体结构和数量可参照上述关于芯片封装体中相应导通孔的结构和数量进行设置，在此不再赘述。
在具体实施过程中，激光钻孔之后还包括对各个导通孔进行电镀填孔以形成导电层。具体的，可电镀铜层或填充导电材料，如铜浆。
步骤S15：在第一封装层远离导电基板的一侧表面电镀金属层，以形成第一导电层，第一导电层通过导通孔与第一功率芯片电性连接，在第二封装层远离导电基板的一侧表面电镀金属层，以形成第二导电层，第二导电层通过导通孔与第二功率芯片、导电基板和第一导电层电性连接。
具体的，经步骤S15处理之后的产品结构可参见图8，图8为本申请一实施例提供的经步骤S15处理之后的产品结构示意图；具体的，上述金属层可为铜层；第一导电层16具体可通过第一导通孔141与第一功率芯片12电性连接；第二导电层17具体可通过第二导通孔151、第三导通孔152与第二功率芯片13电性连接；通过第四导通孔153与导电基板11电性连接；具体的，当导电基板11的第一预设位置为导电基板11上绝缘孔所在的位置时，第二导电层17具体通过第五导通孔142和第六导通孔154与第一导电层16电性连接；当导电基板11的第一预设位置为区别于第一功率芯片12所对应的位置，并与第一功率所对应的位置相互绝缘的其它位置时，第二导电层17具体通过第五导通孔142、导电基板11以及第六导通孔154与第一导电层16电性连接。
具体的，第一封装层14和第二封装层15填满第一导电层16、第二导电层17之间的空间，形成没有空隙、空洞的芯片封装体结构，以有效防止第一封装层14和第二封装层15在第一导电层16和第二导电层17之间的空间晃动，从而避免各个导通孔与导电基板11或功率芯片之间的对应位置发生相对位移，进而有效保证各个位置处的相互连通。
请参阅图9，图9为本申请另一实施例提供的芯片封装体的制作方法的流程图；具体的，在一实施例中，步骤S15之后还包括：
步骤S16：在第一导电层的预设位置进行第一次光罩蚀刻制程，以蚀刻出预设的第一埋阻图形。
步骤S17：在第二导电层的预设位置进行第二次光罩蚀刻制程，以蚀刻出预设的第二埋阻图形和第三埋阻图形。
具体的，参见图10，图10为本申请一实施例提供的经步骤S16和步骤S17处理之后的产品结构示意图；其中，第一埋阻图形具体是指A处所示图形；第二导电层17的预设位置具体是指第二导电层17对应第二导通孔151和第三导通孔152之间的位置，即B处，以及对应第二导通孔151与第四导通孔153之间的位置，即C处。可以理解的是，第二埋阻图形具体是指B处所示的图形，第三埋阻图形具体是指C处所示图形。可以理解的是，第二埋阻图形和第三埋阻图形将第二导电层17分割成相互绝缘的第一导电部171、第二导电部172和第三导电部173，其中，第一导电部171通过第二导通孔151与第二功率芯片13的第一连接点电性连接，第二导电部172通过第三导通孔152与第二功率芯片13的第二连接点电性连接，第三导电部173通过第四导通孔153与导电基板11电性连接。
具体的，上述所涉及的光罩蚀刻制程具体包括在导电层上设置光阻层；对光阻层进行曝光显影，以形成光阻掩模；利用光阻掩模而对导电层进行蚀刻，以形成预设的埋阻图形。
步骤S18：在第一导电层远离导电基板的一侧表面、第一埋阻图形、第二埋阻图形及第三埋阻图形中丝印阻焊油墨，以形成阻焊层。
具体的，参见图11，图11为本申请一实施例提供的经步骤S18处理之后的产品结构示意图；阻焊层19用于阻断第二导电层17中各个导电部之间的电性连接，并对导电层表面进行保护。
本实施例提供的芯片封装体的制作方法，通过在导电基板11的第一表面和与第一表面相背设置的第二表面分别贴装第一功率芯片12和第二功率芯片13，以形成堆叠式结构，从而减小产品尺寸；然后对第一功率芯片12和第二功率芯片13进行塑封，以形成第一封装层14和第二封装层15，从而对第一功率芯片12和第二功率芯片13进行保护；之后在第一封装层14和第二封装层15的预设位置进行激光钻孔，以形成若干导通孔，在第一封装层14远离导电基板11的一侧表面电镀金属层，以形成第一导电层16，并使第一导电层16通过导通孔与第一功率芯片12电性连接；在第二封装层15远离导电基板11的一侧表面电镀金属层，以形成第二导电层17，并使第二导电层17通过导通孔与第二功率芯片13、导电基板11和第一导电层16电性连接，进而实现第一功率芯片12和第二功率芯片13的电性连接，相比于现有技术中通过引线键合连接的方式，不会出现因引线键合点的脱落而断开连接的问题，有效提高了各个芯片之间的连接可靠性。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种芯片封装体，其特征在于，包括：
导电基板；
第一功率芯片，贴装在所述导电基板的第一表面；
第二功率芯片，贴装在所述导电基板的与所述第一表面相背的第二表面；
第一封装层，覆盖所述第一功率芯片；
第二封装层，覆盖所述第二功率芯片；
第一导电层，设置在所述第一封装层远离所述导电基板的一侧表面，并与所述第一功率芯片电性连接；
第二导电层，设置在所述第二封装层远离所述导电基板的一侧表面，并与所述第二功率芯片和所述导电基板电性连接；
连通柱，设置在所述第一导电层和所述第二导电层之间，用于连通所述第一导电层和所述第二导电层。
2.根据权利要求1所述的芯片封装体，其特征在于，所述第一封装层和所述第二封装层填满所述第一导电层、所述第二导电层之间的空间。
3.根据权利要求2所述的芯片封装体，其特征在于，所述第一封装层上开设有至少一个第一导通孔，所述第一导电层通过所述第一导通孔与所述第一功率芯片电性连接；
所述第二封装层上开设有至少一个第二导通孔、至少一个第三导通孔以及至少一个第四导通孔；
所述第二导电层包括相互绝缘的第一导电部、第二导电部以及第三导电部，所述第一导电部通过所述第二导通孔与所述第二功率芯片的第一连接点电性连接，所述第二导电部通过所述第三导通孔与所述第二功率芯片的不同于所述第一连接点的第二连接点电性连接，且通过所述连通柱与所述第一导电层电性连接，所述第三导电部通过所述第四导通孔与所述导电基板电性连接。
4.根据权利要求3所述的芯片封装体，其特征在于，所述第一导电部、所述第二导电部以及所述第三导电部间隔设置。
5.根据权利要求3所述的芯片封装体，其特征在于，所述第一封装层上还开设有第五导通孔，所述第二封装层与所述第五导通孔对应的位置开设有第六导通孔，所述导通柱形成于所述第五导通孔和所述第六导通孔中。
6.根据权利要求1-5任一项所述的芯片封装体，其特征在于，还包括阻焊层，设置在所述第一封装层和所述第二封装层远离所述导电基板的一侧表面并覆盖所述第一导电层和所述第二导电层，用于保护所述第一导电层和所述第二导电层。
7.根据权利要求1-5任一项所述的芯片封装体，其特征在于，所述导电基板为厚铜板。
8.根据权利要求3所述的芯片封装体，其特征在于，所述第一功率芯片为FRD芯片，所述第二功率芯片为IGBT芯片。
9.根据权利要求8所述的芯片封装体，其特征在于，所述FRD芯片的阴极与所述导电基板的第一表面电性连接，所述FRD芯片的阳极通过所述第一导通孔与所述第一导电层电性连接；所述IGBT芯片的集电极与所述导电基板的第二表面电性连接，所述IGBT芯片的门极通过所述第二导通孔与所述第一导电部连接，所述IGBT芯片的发射极通过所述第三导通孔与所述第二导电部连接。
10.一种芯片封装体的制作方法，其特征在于，包括：
提供导电基板；
在所述导电基板的第一表面和与所述第一表面相背设置的第二表面分别贴装第一功率芯片和第二功率芯片；
对所述第一功率芯片和所述第二功率芯片进行塑封，以形成第一封装层和第二封装层，所述第一封装层覆盖所述第一功率芯片，所述第二封装层覆盖所述第二功率芯片；
在所述第一封装层和所述第二封装层的预设位置进行激光钻孔，以形成若干导通孔；
在所述第一封装层远离所述导电基板的一侧表面电镀金属层，以形成第一导电层，所述第一导电层通过所述导通孔与所述第一功率芯片电性连接，在所述第二封装层远离所述导电基板的一侧表面电镀所述金属层，以形成第二导电层，所述第二导电层通过所述导通孔与所述第二功率芯片、所述导电基板和所述第一导电层电性连接。
11.根据权利要求10所述的芯片封装体的制作方法，其特征在于，所述在所述第一封装层和所述第二封装层的预设位置进行激光钻孔，以形成若干导通孔的步骤具体包括：
在所述第一封装层与所述第一功率芯片对应的位置开设至少一个第一导通孔；
在所述第二封装层与所述第二功率芯片的第一连接点对应的位置开设至少一个第二导通孔，与所述第二功率芯片的第二连接点对应的位置开设至少一个第三导通孔；
在所述第一封装层区别于所述第一功率芯片对应位置的其它位置开设第五导通孔，在所述第二封装层与所述第五导通孔相对的位置开设第六导通孔；
对所述第一导通孔、所述第二导通孔、所述第三导通孔、所述第四导通孔、所述第五导通孔和所述第六导通孔进行电镀填孔。
12.根据权利要求10所述的芯片封装体的制作方法，其特征在于，所述在所述第一封装层远离所述导电基板的一侧表面电镀金属层，以形成第一导电层，所述第一导电层通过所述导通孔与所述第一功率芯片电性连接，在所述第二封装层远离所述导电基板的一侧表面电镀所述金属层，以形成第二导电层，所述第二导电层通过所述导通孔与所述第二功率芯片、所述导电基板和所述第一导电层电性连接的步骤之后还包括：
在所述第一导电层的预设位置进行第一次光罩蚀刻制程，以蚀刻出预设的第一埋阻图形；
在所述第二导电层的预设位置进行第二次光罩蚀刻制程，以蚀刻出预设的第二埋阻图形和第三埋阻图形；
在所述第一导电层远离所述导电基板的一侧表面、所述第一埋阻图形、所述第二埋阻图形及所述第三埋阻图形中丝印阻焊油墨，以形成阻焊层。
CN202011379986.XA 2020-11-30 2020-11-30 芯片封装体及其制作方法 Pending CN114582843A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011379986.XA CN114582843A (zh) 2020-11-30 2020-11-30 芯片封装体及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011379986.XA CN114582843A (zh) 2020-11-30 2020-11-30 芯片封装体及其制作方法

Publications (1)

Publication Number Publication Date
CN114582843A true CN114582843A (zh) 2022-06-03

Family

ID=81767325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011379986.XA Pending CN114582843A (zh) 2020-11-30 2020-11-30 芯片封装体及其制作方法

Country Status (1)

Country Link
CN (1) CN114582843A (zh)

Similar Documents

Publication Publication Date Title
JP3492348B2 (ja) 半導体装置用パッケージの製造方法
KR100826391B1 (ko) 칩형 고체 전해콘덴서
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
CN104037166A (zh) 包含天线层的半导体封装件及其制造方法
WO2003103355A1 (ja) 複合多層基板およびそれを用いたモジュール
EP0500690A4 (en) Multi-layer lead frames for integrated circuit packages
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
US20130154066A1 (en) Semiconductor package and manufacturing method thereof
CN105280601A (zh) 封装结构及封装基板结构
KR100366173B1 (ko) Ｍｏｓｆｅｔ를 이용한 보호 회로 장치 및 그 제조 방법
CN112335034A (zh) 半导体装置
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
US6847116B2 (en) Chip-type semiconductor light-emitting device
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US7508652B2 (en) Solid electrolytic capacitor and method of making same
CN114582843A (zh) 芯片封装体及其制作方法
US7268408B2 (en) Wiring board, method for manufacturing wiring board and electronic component using wiring board
CN209929256U (zh) 具有高导热基板的大电流熔断器
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
JP4462831B2 (ja) コンデンサ装置の製造方法
CN113257688A (zh) 一种芯片封装方法和芯片封装结构
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法
CN218333849U (zh) 一种芯片封装载板
JP2001307946A (ja) チップ形コンデンサ
CN214705927U (zh) 智能功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination