CN114551411A - 动态随机存取存储器电容器及其制备方法 - Google Patents

动态随机存取存储器电容器及其制备方法 Download PDF

Info

Publication number
CN114551411A
CN114551411A CN202011349123.8A CN202011349123A CN114551411A CN 114551411 A CN114551411 A CN 114551411A CN 202011349123 A CN202011349123 A CN 202011349123A CN 114551411 A CN114551411 A CN 114551411A
Authority
CN
China
Prior art keywords
dielectric
layer
material layer
doped
dielectric loss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011349123.8A
Other languages
English (en)
Inventor
陈卓
王盈智
王士欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011349123.8A priority Critical patent/CN114551411A/zh
Priority to PCT/CN2021/105504 priority patent/WO2022110820A1/zh
Priority to US17/471,243 priority patent/US11930630B2/en
Publication of CN114551411A publication Critical patent/CN114551411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/62—Manufacture or treatment of semiconductor devices or of parts thereof the devices having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种动态随机存取存储器电容器及其制备方法。其中，DRAM电容器包括介电层，所述介电层包括：高介电材料层；和低介电损耗材料层，设置在所述高介电材料层两侧表面。本发明的DRAM电容器的介电层包括高介电材料层和设置在高介电材料层两侧表面的低介电损耗材料层，高介电材料层可以提高介电层的介电常数，使其具有更好的介电性能；两侧表面设置的低介电损耗材料层可以有效解决高介电材料层的介电损耗，从而实现介电层的高介电常数和低介电损耗的目的。本发明的DRAM电容器制程简单，便于工业化生产。

Description

动态随机存取存储器电容器及其制备方法
技术领域
本发明属于半导体元件领域，具体涉及一种动态随机存取存储器电容器及其制备方法。
背景技术
随着电子工业向多功能化发展，电子器件的集成化、小型化和高性能化已经成为一种趋势。对于DRAM电容器来说，其中的介电材料层也越来越薄，不仅工艺制程越来越难达到，还会导致介电损耗也越来越高。
提供一种具有高介电常数和低介电损耗的DRAM电容器介电层成为亟待解决的问题。
发明内容
为了解决上述问题，本发明提供一种DRAM电容器及其制备方法。
本发明一方面提供一种动态随机存取存储器电容器，包括介电层，所述介电层包括：高介电材料层；和低介电损耗材料层，设置在所述高介电材料层两侧表面。
根据本发明的一实施方式，所述介电层包括一层以上的所述高介电材料层。
根据本发明的另一实施方式，所述高介电材料层与所述低介电损耗材料层的厚度比为200-100：1，所述低介电损耗材料层的厚度为0.34nm-10nm。
根据本发明的另一实施方式，所述高介电材料层包括掺杂的介电陶瓷材料，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO2、TiO2、ZrO2、CeO2中一种或多种介电陶瓷材料。
根据本发明的另一实施方式，以所述掺杂的介电陶瓷材料的总重量计，所述Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的掺杂重量含量为1.5％-3.5％。
根据本发明的另一实施方式，所述低介电损耗材料层包括聚酰亚胺、聚偏氟乙烯、环氧树脂、聚苯乙烯、氧化石墨烯中的一种或多种。
本发明另一方面提供一种动态随机存取存储器电容器的制备方法，包括：S1，形成低介电损耗材料层；S2，在所述低介电损耗材料层上形成高介电材料层；S3，在所述高介电材料层上形成低介电损耗材料层。
根据本发明的一实施方式，依次重复所述S2、S3步骤至少一次。
根据本发明的另一实施方式，所述高介电材料层包括掺杂的介电陶瓷材料，通过原子层沉积所述掺杂的介电陶瓷材料形成所述高介电材料层。
根据本发明的另一实施方式，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO2、TiO2、ZrO2、CeO2中一种或多种介电陶瓷材料。
本发明的DRAM电容器的介电层包括高介电材料层和设置在高介电材料层两侧表面的低介电损耗材料层，高介电材料层可以提高介电层的介电常数，使其具有更好的介电性能；两侧表面设置的低介电损耗材料层可以有效解决高介电材料层的介电损耗，从而实现介电层的高介电常数和低介电损耗的目的。本发明的DRAM电容器制程简单，便于工业化生产。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1A是本发明一实施方式的DRAM电容器的局部剖面示意图。
图1B是图1A中DRAM电容器的介电层的局部放大示意图。
图2A本发明另一实施方式的DRAM电容器的局部剖面示意图。
图2B是图2A中DRAM电容器的介电层的局部放大示意图。
其中，附图标记说明如下：
1：第一电容器电极
2：介电层
21，21a，21b：第一低介电损耗材料层
22：掺杂的介电陶瓷材料层
221，221a，221b：介电陶瓷材料粒子
222，222a，222b：掺杂粒子
23：第二低介电损耗材料层
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
本文中术语“高介电常数材料是指介电常数高于4的材料；术语“低介电损耗材料”是指介电损耗低于0.2的材料。
本发明的动态随机存取存储器电容器，包括介电层，其中介电层包括高介电材料层和设置在高介电材料层两侧表面的低介电损耗材料层。高介电材料可以提高介电层的介电常数，使其具有更好的介电性能。两侧表面设置的低介电损耗材料层可以有效解决高介电材料层的介电损耗，从而实现介电层的高介电常数和低介电损耗的目的。
在可选的实施方式中，如图1A所示，介电层2包括一层高介电材料层22和设置在内侧的、与DRAM电容器的第一电容器电极1表面的第一低介电损耗材料层21和设置在外侧的第二低介电损耗材料层23。
在可选的实施方式中，如图2A所示，介电层2包括两层高介电材料层22，即高介电材料层22a和22b。也就是说，高介电材料层22a、22b与低介电损耗材料层21a、21b、23交替排列。
以上两种方式仅是列举，介电层还可以是更多层的堆叠，例如包含3层高介电材料层和4层低介电损耗材料层的堆叠、或者包含4层高介电材料层和5层低介电损耗材料层的堆叠等等。
在可选的实施方式中，高介电材料层与低介电损耗材料层的厚度比为200-100：1。根据电容串联的相关公式，可知高介电材料层的厚度与低介电损耗材料层的厚度比越大，介电层的介电常数越接近高介电材料层的介电常数，因此为了发挥高介电材料层的高介电常数性能，趋向于选择更大的厚度比。但同时考虑工艺可行性和介电层的总体厚度，优选高介电材料层与低介电损耗材料层的厚度比为200-100：1。本领域技术人员可以根据具体的需要选择其中的任何数值，例如190：1、180：1、170：1、160：1、150：1、140：1、130：1、120：1、110：1等等。低介电损耗材料层的厚度可以是0.34nm-10nm。当低介电损耗材料层为氧化石墨烯层时，可以采用单层氧化石墨烯作为低介电损耗材料层，单层氧化石墨烯层的厚度为0.34nm。综合考虑电容器的性能、工艺可行性、材料的种类和成本等因素，选择适当的低介电损耗材料层的厚度，例如但不限于为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm等等。
在可选的实施方式中，高介电材料层可以但不限于，由掺杂的介电陶瓷材料形成。掺杂的介电陶瓷材料可以是Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO2、TiO2、ZrO2、CeO2中一种或多种介电陶瓷材料。以掺杂的介电陶瓷材料层的总重量计，掺杂量在1.5％-3.5％之间时，介电常数可以达到最大。因此，本领域技术人员可以根据实际的需要，在1.5％-3.5％之间选择适当的数值，例如但不限于1.8％、2％、2.3％、2.5％、2.8％、3％等等。
低介电损耗材料层可以是由低介电损耗绝缘材料形成，例如聚合物、氧化石墨烯等。聚合物可以选自聚酰亚胺、聚偏氟乙烯、环氧树脂、聚苯乙烯中的一种或多种形成。
以下结合附图，以掺杂的介电陶瓷材料为高介电材料层为例解释本发明的发明构思。但本领域技术人员应当理解，高介电材料不并意在仅限定为掺杂的介电陶瓷材料。
参照图1B，高介电材料层22由于介电陶瓷材料221中包含掺杂粒子222，由于掺杂元素取代介电陶瓷材料中的金属，从而产生更多的感应偶极矩以及掺杂离子进入晶体内部后会使晶格畸变有利于极化，所以拥有更高的介电常数。但是，由于掺杂粒子会产生电子位移，从而导致较高的介电损耗。设置在高介电材料层22两侧的第一低介电损耗材料层21和第二低介电损耗材料层22，通过包覆在高介电材料层22外表面，可以有效解决因离子掺杂导致的介电损耗，实现低损耗的目的。同时掺杂后可以增加介电陶瓷材料的粘结与低介电损耗材料层之间的粘结强度。第一低介电损耗材料层21和第二低介电损耗材料层22可以是聚合物层或氧化石墨烯层。
参照图2B，当介电层包含两层高介电材料层时，两层高介电材料层22a和22b的两侧分别层叠有第一低介电损耗材料层21a和21b和第二低介电损耗材料层23。高介电材料层22a和22b分别包括介电陶瓷材料221a，221b和掺杂粒子222a,222b。基于前述实施方式相同的原理，高介电材料层22a和22b可以提高材料的介电常数，包覆在介电陶瓷材料层22a和22b两侧的第一低介电损耗材料层21a和21b和第二低介电损耗材料层23实现低损耗的目的。
本发明的动态随机存取存储器电容器可以通过如下方法制备。S1，形成高介电材料层；S2，在高介电材料层上形成低介电损耗材料层；S3，在高介电材料层上形成低介电损耗材料层。其中步骤S1、S2和S3仅表示步骤地前后关系，并不意在限定各步骤之间紧密连接，而是各步骤之间还可以包含其它辅助步骤，例如清洗、干燥等步骤。当制备包含多层掺杂的介电陶瓷材料层时，重复S2、S3步骤至少一次即可实现。优选，S2步骤中通过原子层沉积形成掺杂的介电陶瓷材料层。
以下通过具体实例进一步描述本发明。不过这些实例仅仅是范例性的，并不对本发明的保护范围构成任何限制。
在下述实施例和对比例中，所使用到的试剂、材料以及仪器如没有特殊的说明，均可商购获得。
实施例1
采用Hummers法制备单层氧化石墨烯(GO)。即将石墨粉/NaNO3/KMnO4以质量比10：5：12混合少量浓硫酸/H2O2作为反应前驱体，在冰浴条件充分进行氧化还原反应(控制反应温度不超过10℃)。用H2SO4/H2O2/HCl去除衍生物，得到氧化石墨烯。通过超声或者机械剥离，得到单层氧化石墨烯。将单层氧化石墨烯通过原位旋涂法，旋涂在第一电容器电极(TiN)表面，形成氧化石墨烯层。
采用四二乙基氨基铪(TDEAH)、Sb(CH)和水作为反应前驱体，采用99.99的高纯氮气作为载体和冲洗气体，前驱体温度为100度，反应腔室温度300℃，沉积得到Sb掺杂的HfO2层。
在Sb掺杂的HfO2表面再旋涂一层GO，使GO能够包覆Sb掺杂的HfO2层。
在外侧的氧化石墨烯层表面形成第二电容器电极(TiN)，从而完成DRAM电容器的制备。
通过上海爱义电子设备有限公司AS2855高频介电常数介质损耗测试系统对电容器进行介电常数和介电损耗测试AS2855高频介电常数介质损耗测试系统由S916测试装置(夹具)、QBG-3E/QBG-3F/AS2853A型高频Q表、数据采集和tanδ自动测量控件(装入QBG-3E/QBG-3F或AS2853A的软件模块)、及LKI-1型电感器组成。使用QBG-3E/3F或AS2853A数字Q表具有自动计算介电常数(ε)和介质损耗(tanδ)。电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例2
采用环四二甲氨基钛、CH3COOAg和水作为反应前驱体，采用99.99的高纯Ar作为载体和冲洗气体。前驱体温度100度，反应腔室温度300度，沉积得到Ag掺杂的TiO2层。
其它各层的形成方式及测试方法与实施例1相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例3
采用环四二甲氨基钛、InSb和水作为反应前驱体，采用99.99的高纯Ar作为载体和冲洗气体。前驱体温度100度，反应腔室温度300度，沉积得到In和Sb掺杂的TiO2层。
选择一定质量的聚酰亚胺固体颗粒与万能溶剂N,N-二甲基甲酰胺配出浓度百分比为25％的聚酰亚胺前驱液，然后采用高速旋涂的方法在TiN上面旋涂前驱液(转速5000)，然后放进炉管用200度退火，得到2nm的聚酰亚胺膜层。
其它各层的形成方式及测试方法与实施例1相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例4
采用四二甲氨基锆、C6H9BiO6和水作为反应前驱体，采用99.99的高纯Ar作为载体和冲洗气体。前驱体温度100度，反应腔室温度300度，沉积得到Bi掺杂的ZrO2层。
其它各层的形成方式及测试方法与实施例3相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例5
采用四二甲氨基锆、TaH和水作为反应前驱体，采用99.99的高纯Ar作为载体和冲洗气体。前驱体温度100度，反应腔室温度300度，沉积得到Ta掺杂的ZrO2层。
将聚偏氟乙烯、N,N-二甲基甲酰胺、丙酮配出浓度百分比为25％的前驱液，加热溶解，采用静电纺丝法，在10KV的高压下，使前驱液形成Tyler锥并成拉丝状沉积在TIN电极上，然后200度退火得到2nm的聚偏氟乙烯纤维膜层。
其它各层的形成方式及测试方法与实施例1相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例6
采用四二乙基氨基铪(TDEAH)、LaH和水作为反应前驱体，采用99.99的高纯氮气作为载体和冲洗气体，前驱体温度为100度，反应腔室温度300℃，沉积得到La掺杂的HfO2层。
其它各层的形成方式及测试方法与实施例5相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例7
采用四二乙基氨基铪(TDEAH)、Ce(AC)3和水作为反应前驱体，采用99.99的高纯氮气作为载体和冲洗气体，前驱体温度为100度，反应腔室温度300℃，沉积得到Ce掺杂的HfO2层。
其它各层的形成方式及测试方法与实施例1相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
实施例8
以实施例1相同的方式制备3层结构后，再重复形成Sb掺杂的HfO2层和GO层各一次，最后形成第二电容器电极，从而完成DRAM电容器的制备。对电容器进行介电常数和介电损耗测试，方法与实施例1相同。
该实施例制备的电容器的测试结果及介电层中各层的组成、厚度参数如表1所示。
对比例1
采用四二乙基氨基铪(TDEAH)水作为反应前驱体，采用99.99的高纯氮气作为载体和冲洗气体，前驱体温度为100度，反应腔室温度300℃，沉积得到HfO2层。其它各层的形成方式及测试方法与实施例1相同。
该对比例制备的电容器的测试结果及介电层的组成、厚度参数如表1所示。
对比例2
采用四二乙基氨基铪(TDEAH)、SbCl3/Sb(CH)和水作为反应前驱体，采用99.99的高纯氮气作为载体和冲洗气体，前驱体温度为100度，反应腔室温度300℃，沉积得到Sb掺杂的HfO2层。
该对比例制备的电容器的测试结果及介电层的组成、厚度参数如表1所示。
表1
Figure BDA0002800757440000081
Figure BDA0002800757440000091
如表1所示，结合实施例1-8和对比例1-2的数据可以看出，本发明的介电层确实可以实现兼顾电容器的高介电常数和低介电损耗的目的。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种动态随机存取存储器电容器，包括介电层，其特征在于，所述介电层包括：
高介电材料层；和
低介电损耗材料层，设置在所述高介电材料层两侧表面。
2.根据权利要求1所述的动态随机存取存储器电容器，其特征在于，所述介电层包括一层以上的所述高介电材料层。
3.根据权利要求1所述的动态随机存取存储器电容器，其特征在于，所述高介电材料层与所述低介电损耗材料层的厚度比为200-100：1，所述低介电损耗材料层的厚度为0.34nm-10nm。
4.根据权利要求1所述的动态随机存取存储器电容器，其特征在于，所述高介电材料层包括掺杂的介电陶瓷材料，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的HfO2、TiO2、ZrO2、CeO2中一种或多种介电陶瓷材料。
5.根据权利要求4所述的动态随机存取存储器电容器，其特征在于，以所述掺杂的介电陶瓷材料的总重量计，所述Ag、In、Sb、Bi、Ta、La、Nd、Ce中一种或多种金属掺杂的掺杂重量含量为1.5％-3.5％。
6.根据权利要求1所述的动态随机存取存储器电容器，其特征在于，所述低介电损耗材料层包括聚酰亚胺、聚偏氟乙烯、环氧树脂、聚苯乙烯、氧化石墨烯中的一种或多种。
7.一种动态随机存取存储器电容器的制备方法，其特征在于，包括：
S1，形成低介电损耗材料层；
S2，在所述低介电损耗材料层上形成高介电材料层；
S3，在所述高介电材料层上形成低介电损耗材料层。
8.根据权利要求7所述的制备方法，其特征在于，依次重复所述S2、S3步骤至少一次。
9.根据权利要求7所述的制备方法，其特征在于，所述高介电材料层包括掺杂的介电陶瓷材料，通过原子层沉积所述掺杂的介电陶瓷材料形成所述高介电材料层。
10.根据权利要求9所述的制备方法，其特征在于，所述掺杂的介电陶瓷材料为Ag、In、Sb、Bi、Ta、La、Ce、Nd中一种或多种金属掺杂的HfO2、TiO2、ZrO2、CeO2中一种或多种介电陶瓷材料。
CN202011349123.8A 2020-11-26 2020-11-26 动态随机存取存储器电容器及其制备方法 Pending CN114551411A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011349123.8A CN114551411A (zh) 2020-11-26 2020-11-26 动态随机存取存储器电容器及其制备方法
PCT/CN2021/105504 WO2022110820A1 (zh) 2020-11-26 2021-07-09 动态随机存取存储器电容器及其制备方法
US17/471,243 US11930630B2 (en) 2020-11-26 2021-09-10 Dynamic random access memory capacitor and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011349123.8A CN114551411A (zh) 2020-11-26 2020-11-26 动态随机存取存储器电容器及其制备方法

Publications (1)

Publication Number Publication Date
CN114551411A true CN114551411A (zh) 2022-05-27

Family

ID=81668032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011349123.8A Pending CN114551411A (zh) 2020-11-26 2020-11-26 动态随机存取存储器电容器及其制备方法

Country Status (2)

Country Link
CN (1) CN114551411A (zh)
WO (1) WO2022110820A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818657B1 (ko) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
CN103755339B (zh) * 2014-01-21 2015-07-22 武汉理工大学 一种巨介电常数低介电损耗SrTiO3陶瓷材料的制备方法
CN105321886B (zh) * 2014-05-29 2019-07-05 联华电子股份有限公司 电容器结构及其制造方法
CN106915958B (zh) * 2015-12-24 2020-10-09 华新科技股份有限公司 积层电子陶瓷元件及其无压共烧结制法

Also Published As

Publication number Publication date
WO2022110820A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
KR100274512B1 (ko) 집적회로커패시터 및 그 제조방법
CN102132367B (zh) 电容器及其制造方法
US7407895B2 (en) Process for producing dielectric insulating thin film, and dielectric insulating material
CN105693236B (zh) 低温烧结介电组合物以及由其形成的多层陶瓷电容器
WO2008064035A1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
CN1469439A (zh) 介电层的沉积方法
CN101266919A (zh) 一种选择性刻蚀硅纳米线的方法
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
CN111945133A (zh) 一种提升铪基铁电薄膜性能的方法和应用
TW201340147A (zh) 固體電子裝置（二）
US8178458B2 (en) Dielectric ceramic composition
Ma et al. Enhanced energy storage performance of (Pb, La)(Zr, Ti) O3/SrTiO3 multilayer films via a synergistic strategy
TWI467612B (zh) Solid electronic devices (1)
CN114551411A (zh) 动态随机存取存储器电容器及其制备方法
JP2005167290A (ja) 積層セラミック電子部品の製造方法
US11930630B2 (en) Dynamic random access memory capacitor and preparation method therefor
TW201436007A (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
CN1630085A (zh) 半导体器件的电容器及其制造方法
US20230080684A1 (en) Ceramic electronic component, method of manufacturing ceramic electronic component, and method of producing dielectric powder
KR20210047591A (ko) 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
US20090283856A1 (en) Method for fabricating a semiconductor capacitpr device
CN115418028A (zh) 一种改性钛酸钡纳米线及其高介电复合材料的制备方法
CN113241256B (zh) 一种基于bpo电极的pzt基多层介电增强薄膜及其制备方法
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
Xie et al. The effects of Ti-excess non-stoichiometry on the energy storage performances of BNT-based thin films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination