CN114551251B - 一种具有天线结构的多芯片封装及其制备方法 - Google Patents

一种具有天线结构的多芯片封装及其制备方法 Download PDF

Info

Publication number
CN114551251B
CN114551251B CN202210170452.9A CN202210170452A CN114551251B CN 114551251 B CN114551251 B CN 114551251B CN 202210170452 A CN202210170452 A CN 202210170452A CN 114551251 B CN114551251 B CN 114551251B
Authority
CN
China
Prior art keywords
antenna structure
antenna
layer
forming
flexible packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210170452.9A
Other languages
English (en)
Other versions
CN114551251A (zh
Inventor
张琳
王训朋
庄乾勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weihai Idencoder Electronic Technology Co ltd
Original Assignee
Weihai Idencoder Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weihai Idencoder Electronic Technology Co ltd filed Critical Weihai Idencoder Electronic Technology Co ltd
Priority to CN202210170452.9A priority Critical patent/CN114551251B/zh
Publication of CN114551251A publication Critical patent/CN114551251A/zh
Application granted granted Critical
Publication of CN114551251B publication Critical patent/CN114551251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

本发明涉及一种具有天线结构的多芯片封装及其制备方法。通过旋涂金属纳米线溶液的方式在第一、第二、第三、第四预定天线图案中形成第一、第二、第三、第四天线结构，上述制备工艺的进行，便于提高天线结构与柔性树脂封装层的接合紧密性，进而可以避免天线结构剥离脱落。进一步设置第一、第三天线结构层叠设置以及第二、第四天线结构层叠设置，有效提高了天线结构发射信号的强度或提高其接收信号的能力。同时由于第一、第二隔离结构的设置，可以有效避免天线结构之间、半导体芯片之间以及重新分布线路之间的干扰，进而保证多芯片封装的功能稳定。

Description

一种具有天线结构的多芯片封装及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种具有天线结构的多芯片封装及其制备方法。
背景技术
在现有的具有天线的封装结构的制备过程中，通常需要是在电路基板上直接设置一半导体芯片，常规设置的，所述半导体芯片通过引线键合工艺或者是倒装工艺与所述电路基板电连接，接着在所述半导体芯片上设置塑封树脂层，进而在所述塑封树脂层上设置天线结构，上述制备工艺容易导致天线结构不稳固，进而容易发生剥离和脱落。且当涉及多芯片的封装结构时，每个芯片均需要设置相应的天线结构，相邻天线结构容易造成信号干扰，进而影响多芯片封装结构的正常工作。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种具有天线结构的多芯片封装及其制备方法。
为实现上述目的，本发明采用的技术方案是：
一种具有天线结构的多芯片封装的制备方法，该制备方法包括以下步骤：
提供第一临时衬底，接着在所述第一临时衬底上形成一可剥离粘结层。
在所述可剥离粘结层上形成形成第一无机牺牲材料层，接着在所述第一无机牺牲材料层上形成第一柔性封装层，在所述第一柔性封装层中形成第一天线结构和第二天线结构。
接着在所述第一柔性封装层上形成第二柔性封装层，在所述第二柔性封装层上形成第三柔性封装层，在所述第三柔性封装层中形成第三天线结构和第四天线结构，所述第三天线结构电连接所述第一天线结构，所述第四天线结构电连接所述第二天线结构。
接着在所述第三柔性封装层上形成第四柔性封装层，并在所述第四柔性封装层中设置第一承载凹腔和第二承载凹腔，并在所述第一、第二承载凹腔中分别设置第一、第二半导体芯片。
在所述第一承载凹腔和所述第二承载凹腔之间的区域形成贯穿所述第四、第三、第二、第一柔性封装层的第一条形凹槽，并在所述第一条形凹槽中形成第一隔离结构。
接着在所述第四柔性封装层中形成分别电连接至所述第三、第四天线结构的第一、第二导电结构。
接着在所述第四柔性封装层上形成重新分布线路层，所述第一、第二导电结构通过所述重新分布线路层分别与所述第一、第二半导体芯片电连接，接着在所述重新分布线路层中形成第二条形凹槽，所述第二条形凹槽暴露所述第一隔离结构，并在所述第二条形凹槽中形成第二隔离结构。
在更优选的技术方案中，在所述第一柔性封装层中形成第一天线结构和第二天线结构的具体步骤包括：去除所述第一柔性封装层的一部分以在所述第一柔性封装层中形成第一预定天线图案和第二预定天线图案，所述第一预定天线图案和所述第二预定天线图案间隔设置，进而在所述第一预定天线图案和所述第二预定天线图案中分别形成所述第一天线结构和所述第二天线结构。
在更优选的技术方案中，在所述第三柔性封装层中形成第三天线结构和第四天线结构的具体步骤包括：预先在第二柔性封装层中形成分别与所述第一、第二天线结构电连接的第一、第二导电柱，去除所述第三柔性封装层的一部分以在所述第三柔性封装层中形成第三预定天线图案和第四预定天线图案，所述第三预定天线图案暴露所述第一导电柱且所述第四预定天线图案暴露所述第二导电柱，在所述第三、第四预定天线图案中分别形成第三天线结构和第四天线结构，所述第三天线结构通过所述第一导电柱电连接所述第一天线结构，所述第四天线结构通过所述第二导电柱电连接所述第二天线结构。
在更优选的技术方案中，所述第一无机牺牲材料层的厚度为10-50纳米，所述第一无机牺牲材料层的材质为氧化硅、氮化硅、氧化铝、氧化钛、氮氧化硅中的一种。
在更优选的技术方案中，所述第一、第二、第三、第四天线结构通过旋涂金属纳米线溶液形成。
在更优选的技术方案中，所述第一天线结构和所述第二天线结构从所述第一柔性封装层的相对的两个侧面分别露出，所述所述第三天线结构和所述第四天线结构从所述第三柔性封装层的相对的两个侧面分别露出。
在更优选的技术方案中，所述第一、第二、第三、第四柔性封装层的材质包括柔性树脂材料。
在更优选的技术方案中，通过在所述第一条形凹槽中沉积金属材料以形成所述第一隔离结构。
在更优选的技术方案中，所述第二隔离结构的宽度小于所述第一隔离结构的宽度。
在更优选的技术方案中，本发明还提出一种具有天线结构的多芯片封装，其采用上述制备方法形成的。
相较于现有技术，本发明的一种具有天线结构的多芯片封装及其制备方法有如下的有益效果：
第一无机牺牲材料层的存在是为了保护第一柔性树脂封装层，而通过旋涂金属纳米线溶液的方式在第一、第二、第三、第四预定天线图案中形成第一、第二、第三、第四天线结构，上述制备工艺的进行，便于提高天线结构与柔性树脂封装层的接合紧密性，进而可以避免天线结构剥离脱落。进一步设置第一、第三天线结构层叠设置以及第二、第四天线结构层叠设置，有效提高了天线结构发射信号的强度或提高其接收信号的能力。同时由于第一、第二隔离结构的设置，可以有效避免天线结构之间、半导体芯片之间以及重新分布线路之间的干扰，进而保证多芯片封装的功能稳定。
附图说明
图1-图10为本发明的具有天线结构的多芯片封装的制备方法中各步骤的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提出一种具有天线结构的多芯片封装的制备方法，该制备方法包括以下步骤：
提供第一临时衬底，接着在所述第一临时衬底上形成一可剥离粘结层。
在所述可剥离粘结层上形成形成第一无机牺牲材料层，接着在所述第一无机牺牲材料层上形成第一柔性封装层，在所述第一柔性封装层中形成第一天线结构和第二天线结构。
接着在所述第一柔性封装层上形成第二柔性封装层，在所述第二柔性封装层上形成第三柔性封装层，在所述第三柔性封装层中形成第三天线结构和第四天线结构，所述第三天线结构电连接所述第一天线结构，所述第四天线结构电连接所述第二天线结构。
接着在所述第三柔性封装层上形成第四柔性封装层，并在所述第四柔性封装层中设置第一承载凹腔和第二承载凹腔，并在所述第一、第二承载凹腔中分别设置第一、第二半导体芯片。
在所述第一承载凹腔和所述第二承载凹腔之间的区域形成贯穿所述第四、第三、第二、第一柔性封装层的第一条形凹槽，并在所述第一条形凹槽中形成第一隔离结构。
接着在所述第四柔性封装层中形成分别电连接至所述第三、第四天线结构的第一、第二导电结构。
接着在所述第四柔性封装层上形成重新分布线路层，所述第一、第二导电结构通过所述重新分布线路层分别与所述第一、第二半导体芯片电连接，接着在所述重新分布线路层中形成第二条形凹槽，所述第二条形凹槽暴露所述第一隔离结构，并在所述第二条形凹槽中形成第二隔离结构。
其中，在所述第一柔性封装层中形成第一天线结构和第二天线结构的具体步骤包括：去除所述第一柔性封装层的一部分以在所述第一柔性封装层中形成第一预定天线图案和第二预定天线图案，所述第一预定天线图案和所述第二预定天线图案间隔设置，进而在所述第一预定天线图案和所述第二预定天线图案中分别形成所述第一天线结构和所述第二天线结构。
其中，在所述第三柔性封装层中形成第三天线结构和第四天线结构的具体步骤包括：预先在第二柔性封装层中形成分别与所述第一、第二天线结构电连接的第一、第二导电柱，去除所述第三柔性封装层的一部分以在所述第三柔性封装层中形成第三预定天线图案和第四预定天线图案，所述第三预定天线图案暴露所述第一导电柱且所述第四预定天线图案暴露所述第二导电柱，在所述第三、第四预定天线图案中分别形成第三天线结构和第四天线结构，所述第三天线结构通过所述第一导电柱电连接所述第一天线结构，所述第四天线结构通过所述第二导电柱电连接所述第二天线结构。
其中，所述第一无机牺牲材料层的厚度为10-50纳米，所述第一无机牺牲材料层的材质为氧化硅、氮化硅、氧化铝、氧化钛、氮氧化硅中的一种。
其中，所述第一、第二、第三、第四天线结构通过旋涂金属纳米线溶液形成。
其中，所述第一天线结构和所述第二天线结构从所述第一柔性封装层的相对的两个侧面分别露出，所述所述第三天线结构和所述第四天线结构从所述第三柔性封装层的相对的两个侧面分别露出。
其中，所述第一、第二、第三、第四柔性封装层的材质包括柔性树脂材料。
其中，通过在所述第一条形凹槽中沉积金属材料以形成所述第一隔离结构。
其中，所述第二隔离结构的宽度小于所述第一隔离结构的宽度。
其中，本发明还提出一种具有天线结构的多芯片封装，其采用上述制备方法形成的。
如图1～图10所示，本实施例提供一种具有天线结构的多芯片封装的制备方法，该制备方法包括以下步骤：
如图1所示，提供第一临时衬底100，接着在所述第一临时衬底100上形成一可剥离粘结层101；接着在所述可剥离粘结层101上形成形成第一无机牺牲材料层102，接着在所述第一无机牺牲材料层102上形成第一柔性封装层103。
在具体的实施例中，所述第一无机牺牲材料层102的厚度为10-50纳米，所述第一无机牺牲材料层103的材质为氧化硅、氮化硅、氧化铝、氧化钛、氮氧化硅中的一种。
在具体的实施例中，所述第一柔性封装层103的材质包括柔性树脂材料，更具体的是聚酰亚胺、硅橡胶等合适的柔性树脂材料。
在具体的实施例中，所述第一临时衬底100为刚性衬底。
如图2所示，接着去除所述第一柔性封装层103的一部分以在所述第一柔性封装层103中形成第一预定天线图案1031和第二预定天线图案1032，所述第一预定天线图案1031和所述第二预定天线图案1032间隔设置。
在具体的实施例中，通过切割工艺或刻蚀工艺形成所述第一、第二预定天线图案。
如图3所示，接着在所述第一预定天线图案1031和所述第二预定天线图案1032中分别形成第一天线结构1041和第二天线结构1042。
在具体的实施中，所述第一、第二天线结构通过旋涂金属纳米线溶液形成，更具体的，所述金属纳米线的材质为银、铜、金、镍、铂中的一种或多种的合金。更具体的，所述金属纳米线的直径为20-60纳米。
在具体的实施例中，所述第一天线结构1041和所述第二天线结构1042从所述第一柔性封装层103的相对的两个侧面分别露出。
如图4所示，接着在所述第一柔性封装层103上形成第二柔性封装层105，接着在所述第二柔性封装层105中形成多个第一开孔和多个第二开孔，所述第一开孔暴露所述第一天线结构且所述第二开孔暴露所述第二天线结构，接着在所述第一、第二开孔中沉积导电材料以分别形成与所述第一、第二天线结构电连接的第一、第二导电柱1051和1052。
在具体的实施例中，所述第二柔性封装层105与所述第一柔性封装层103的材质相同。
在具体的实施例中，通过刻蚀工艺形成多个第一开孔和多个第二开孔，进而通过电镀工艺或磁控溅射工艺沉积铜、铝、银、ITO等材料作为第一、第二导电柱1051和1052。
如图5所示，接着在所述第二柔性封装层105上形成第三柔性封装层106，接着去除所述第三柔性封装层160的一部分以在所述第三柔性封装层106中形成第三预定天线图案1061和第四预定天线图案1062，所述第三预定天线图案1061暴露所述第一导电柱1051且所述第四预定天线图案1062暴露所述第二导电柱1052。
在具体的实施例中，所述第三柔性封装层106与所述第一柔性封装层103的材质相同。
在具体的实施例中，通过切割工艺或刻蚀工艺形成所述第三、第四预定天线图案。
如图6所示，接着在所述第三、第四预定天线图案中分别形成第三天线结构1071和第四天线结构1072，所述第三天线结构1071通过所述第一导电柱1051电连接所述第一天线结构1041，所述第四天线结构1072通过所述第二导电柱1052电连接所述第二天线结构1042。
在具体的实施例中，所述第三、第四天线结构通过旋涂金属纳米线溶液形成，更具体的，所述金属纳米线的材质为银、铜、金、镍、铂中的一种或多种的合金。更具体的，所述金属纳米线的直径为20-60纳米。
在具体的实施例中，所述所述第三天线结构1071和所述第四天线结构1072从所述第三柔性封装层106的相对的两个侧面分别露出。
如图7所示，接着在所述第三柔性封装层106上形成第四柔性封装层108，并在所述第四柔性封装层108中设置第一承载凹腔1081和第二承载凹腔1082，并在所述第一、第二承载凹腔1081、1082分别设置第一、第二半导体芯片1091、1092。
在具体的实施例中，所述第四柔性封装层108与所述第一柔性封装层103的材质相同。
在具体的实施例中，在所述第一、第二承载凹腔1081、1082分别设置第一、第二半导体芯片1091、1092的过程中，通过加热所述第四柔性封装层108使得所述第四柔性封装层108与所述第一、第二半导体芯片1091、1092紧密结合。
如图8所示，在所述第一承载凹腔1081和所述第二承载凹腔1082之间的区域形成贯穿所述第四、第三、第二、第一柔性封装层的第一条形凹槽110，并在所述第一条形凹槽110中形成第一隔离结构111。
在具体的实施例中，通过激光烧蚀工艺形成所述第一条形凹槽110，进而通过在所述第一条形凹槽中沉积金属材料(例如铜、铝、银)以形成所述第一隔离结构111。
如图9所示，接着在所述第四柔性封装层108中形成分别电连接至所述第三、第四天线结构1071、1072的第一、第二导电结构1121、1122。
在具体的实施例中，通过对所述第四柔性封装层108进行开孔处理，进而填充导电材料，以形成所述第一、第二导电结构1121、1122。
更具体的，通过电镀工艺或磁控溅射工艺沉积铜、铝、银、ITO等材料作为第一、第二导电结构1121、1122。
如图10所示，接着在所述第四柔性封装层108上形成重新分布线路层113，所述第一、第二导电结构1121、1122通过所述重新分布线路层113分别与所述第一、第二半导体芯片1091、1092电连接，接着在所述重新分布线路层113中形成第二条形凹槽1131，所述第二条形凹槽1131暴露所述第一隔离结构111，并在所述第二条形凹槽1131中形成第二隔离结构114，接着去除所述第一临时衬底100、可剥离粘结层101和第一无机牺牲材料层102。
在具体的实施例中，所述第二隔离结构114的宽度小于所述第一隔离结构111的宽度。
在具体的实施例中，通过激光烧蚀工艺形成所述第二条形凹槽1131，进而通过在所述第二条形凹槽1131中沉积金属材料(例如铜、铝、银)以形成所述第二隔离结构114。
如图10所示，本发明还提出一种具有天线结构的多芯片封装，其采用上述制备方法形成的。
相较于现有技术，本发明的一种具有天线结构的多芯片封装及其制备方法有如下的有益效果：
第一无机牺牲材料层的存在是为了保护第一柔性树脂封装层，而通过旋涂金属纳米线溶液的方式在第一、第二、第三、第四预定天线图案中形成第一、第二、第三、第四天线结构，上述制备工艺的进行，便于提高天线结构与柔性树脂封装层的接合紧密性，进而可以避免天线结构剥离脱落。进一步设置第一、第三天线结构层叠设置以及第二、第四天线结构层叠设置，有效提高了天线结构发射信号的强度或提高其接收信号的能力，进而提高了扇出封装的功能性。同时由于第一、第二隔离结构的设置，可以有效避免天线结构之间、半导体芯片之间以及重新分布线路之间的干扰，进而保证多芯片封装的功能稳定。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种具有天线结构的多芯片封装的制备方法，其特征在于：该制备方法包括以下步骤：提供第一临时衬底，接着在所述第一临时衬底上形成一可剥离粘结层；
在所述可剥离粘结层上形成第一无机牺牲材料层，接着在所述第一无机牺牲材料层上形成第一柔性封装层，在所述第一柔性封装层中形成第一天线结构和第二天线结构；
接着在所述第一柔性封装层上形成第二柔性封装层，在所述第二柔性封装层上形成第三柔性封装层，在所述第三柔性封装层中形成第三天线结构和第四天线结构，所述第三天线结构电连接所述第一天线结构，所述第四天线结构电连接所述第二天线结构；
接着在所述第三柔性封装层上形成第四柔性封装层，并在所述第四柔性封装层中设置第一承载凹腔和第二承载凹腔，并在所述第一、第二承载凹腔中分别设置第一、第二半导体芯片；在所述第一承载凹腔和所述第二承载凹腔之间的区域形成贯穿所述第四、第三、第二、第一柔性封装层的第一条形凹槽，并在所述第一条形凹槽中形成第一隔离结构；
接着在所述第四柔性封装层中形成分别电连接至所述第三、第四天线结构的第一、第二导电结构；
接着在所述第四柔性封装层上形成重新分布线路层，所述第一、第二导电结构通过所述重新分布线路层分别与所述第一、第二半导体芯片电连接，接着在所述重新分布线路层中形成第二条形凹槽，所述第二条形凹槽暴露所述第一隔离结构，并在所述第二条形凹槽中形成第二隔离结构；
其中，在所述第一柔性封装层中形成第一天线结构和第二天线结构的具体步骤包括：去除所述第一柔性封装层的一部分以在所述第一柔性封装层中形成第一预定天线图案和第二预定天线图案，所述第一预定天线图案和所述第二预定天线图案间隔设置，进而在所述第一预定天线图案和所述第二预定天线图案中分别形成所述第一天线结构和所述第二天线结构；
其中，在所述第三柔性封装层中形成第三天线结构和第四天线结构的具体步骤包括：预先在第二柔性封装层中形成分别与所述第一、第二天线结构电连接的第一、第二导电柱，去除所述第三柔性封装层的一部分以在所述第三柔性封装层中形成第三预定天线图案和第四预定天线图案，所述第三预定天线图案暴露所述第一导电柱且所述第四预定天线图案暴露所述第二导电柱，在所述第三、第四预定天线图案中分别形成第三天线结构和第四天线结构，所述第三天线结构通过所述第一导电柱电连接所述第一天线结构，所述第四天线结构通过所述第二导电柱电连接所述第二天线结构；
其中，所述第一、第二、第三、第四天线结构通过旋涂金属纳米线溶液形成。
2.根据权利要求1所述的具有天线结构的多芯片封装的制备方法，其特征在于：所述第一无机牺牲材料层的厚度为10-50纳米，所述第一无机牺牲材料层的材质为氧化硅、氮化硅、氧化铝、氧化钛、氮氧化硅中的一种。
3.根据权利要求1所述的具有天线结构的多芯片封装的制备方法，其特征在于：所述第一天线结构和所述第二天线结构从所述第一柔性封装层的相对的两个侧面分别露出，所述第三天线结构和所述第四天线结构从所述第三柔性封装层的相对的两个侧面分别露出。
4.根据权利要求1所述的具有天线结构的多芯片封装的制备方法，其特征在于：所述第一、第二、第三、第四柔性封装层的材质包括柔性树脂材料。
5.根据权利要求1所述的具有天线结构的多芯片封装的制备方法，其特征在于：通过在所述第一条形凹槽中沉积金属材料以形成所述第一隔离结构。
6.根据权利要求1所述的具有天线结构的多芯片封装的制备方法，其特征在于：所述第二隔离结构的宽度小于所述第一隔离结构的宽度。
7.一种具有天线结构的多芯片封装，其特征在于，采用权利要求1-6任一项所述的制备方法形成的。
CN202210170452.9A 2022-02-23 2022-02-23 一种具有天线结构的多芯片封装及其制备方法 Active CN114551251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210170452.9A CN114551251B (zh) 2022-02-23 2022-02-23 一种具有天线结构的多芯片封装及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210170452.9A CN114551251B (zh) 2022-02-23 2022-02-23 一种具有天线结构的多芯片封装及其制备方法

Publications (2)

Publication Number Publication Date
CN114551251A CN114551251A (zh) 2022-05-27
CN114551251B true CN114551251B (zh) 2022-09-16

Family

ID=81677379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210170452.9A Active CN114551251B (zh) 2022-02-23 2022-02-23 一种具有天线结构的多芯片封装及其制备方法

Country Status (1)

Country Link
CN (1) CN114551251B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497009A (zh) * 2020-04-02 2021-10-12 盛合晶微半导体(江阴)有限公司 半导体封装结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259368B2 (ja) * 2008-12-15 2013-08-07 日本写真印刷株式会社 導電性ナノファイバーシート及びその製造方法
JP2013074025A (ja) * 2011-09-27 2013-04-22 Shin Etsu Polymer Co Ltd 導電パターン形成基板の製造方法及び導電パターン形成基板
CN207852888U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
CN208806246U (zh) * 2018-10-26 2019-04-30 中芯长电半导体（江阴）有限公司 扇出型天线封装结构
US11211343B2 (en) * 2018-10-26 2021-12-28 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and packaging method
CN109244046A (zh) * 2018-10-26 2019-01-18 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及封装方法
CN109841599A (zh) * 2019-03-26 2019-06-04 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法
CN110283345B (zh) * 2019-06-27 2021-09-21 华南理工大学 一种淀粉银纳米线柔性复合电极材料及其制备方法
CN112259954A (zh) * 2019-07-22 2021-01-22 中芯长电半导体（江阴）有限公司 封装天线模组及其制备方法
CN112713097A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN111048902A (zh) * 2019-12-23 2020-04-21 浙江大学 一种透明天线及其制备方法
CN111403356A (zh) * 2020-04-02 2020-07-10 杭州晶通科技有限公司 一种模块化天线的扇出型封装结构的制备工艺
CN112331614A (zh) * 2020-11-26 2021-02-05 苏州矽锡谷半导体科技有限公司 一种半导体芯片的切割方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497009A (zh) * 2020-04-02 2021-10-12 盛合晶微半导体(江阴)有限公司 半导体封装结构及其制备方法

Also Published As

Publication number Publication date
CN114551251A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US7749809B2 (en) Methods and systems for packaging integrated circuits
US10446457B2 (en) Multi-layer substrate for semiconductor packaging
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
TWI451551B (zh) 於多元件封裝中的互連體
EP1180792A1 (en) Semiconductor packaging
CN101989558A (zh) 半导体器件及其制造方法
JP3660918B2 (ja) 半導体装置及びその製造方法
CN107910307B (zh) 一种半导体芯片的封装结构及其封装方法
TW201203397A (en) Semiconductor package without chip carrier and fabrication method thereof
US6534874B1 (en) Semiconductor device and method of producing the same
CN111403356A (zh) 一种模块化天线的扇出型封装结构的制备工艺
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
TWM506373U (zh) 使用全部或部分融合的介電質引線之晶粒封裝
CN114551251B (zh) 一种具有天线结构的多芯片封装及其制备方法
CN114204249B (zh) 一种具有天线的扇出封装及其制备方法
CN113161335B (zh) 心率模组封装结构及其制备方法、以及可穿戴电子设备
KR20000043575A (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
KR20020028474A (ko) 멀티 칩 패키지에서의 칩들과 기판간의 전기적 연결방법
EP4016614B1 (en) Method of manufacturing multi-die semiconductor devices
CN217881495U (zh) 半导体封装结构
US20220285256A1 (en) Wafer level packaging having redistribution layer formed utilizing laser direct structuring
CN216902917U (zh) 多裸片半导体器件
CN111883439B (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant