CN114447112A - 半导体装置以及半导体模块 - Google Patents

半导体装置以及半导体模块 Download PDF

Info

Publication number
CN114447112A
CN114447112A CN202110971529.8A CN202110971529A CN114447112A CN 114447112 A CN114447112 A CN 114447112A CN 202110971529 A CN202110971529 A CN 202110971529A CN 114447112 A CN114447112 A CN 114447112A
Authority
CN
China
Prior art keywords
semiconductor region
electrode
semiconductor
conductivity type
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110971529.8A
Other languages
English (en)
Inventor
下条亮平
坂野竜则
加藤贵大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN114447112A publication Critical patent/CN114447112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Abstract

本发明公开半导体装置以及半导体模块。提供能够降低损耗的半导体装置以及半导体模块。根据实施方式，半导体装置包括第1电极、第2电极、第3电极、第4电极、半导体构件、第1绝缘构件以及第2绝缘构件。半导体构件设置于第2电极与第1电极之间。第1半导体构件包括第1～第7半导体区域。第4半导体区域具有第1杂质浓度、第1载流子浓度以及第4半导体区域的体积相对于半导体构件的体积的第1体积比。第7半导体区域具有比第1杂质浓度高的第2导电类型的第2杂质浓度、比第1载流子浓度高的第2导电类型的第2载流子浓度以及比第1体积比高的第2体积比中的至少任意一个。第2体积比是第7半导体区域相对于半导体构件的体积的体积比。

Description

半导体装置以及半导体模块
本申请以日本专利申请2020-183559(申请日2020年11月2日)基础，从本申请享有优先权。本申请通过参照该申请，从而包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置以及半导体模块。
背景技术
例如，在晶体管等半导体装置中，期望降低损耗。
发明内容
本发明的实施方式提供能够降低损耗的半导体装置以及半导体模块。
根据本发明的实施方式，半导体装置包括第1电极、第2电极、第3电极、第4电极、半导体构件、第1绝缘构件以及第2绝缘构件。从所述第2电极向所述第1电极的方向沿着第1方向。所述半导体构件在所述第1方向上设置于所述第2电极与所述第1电极之间。所述第1半导体构件包括第1导电类型的第1半导体区域、设置于所述第1半导体区域与所述第1电极之间的第2导电类型的第2半导体区域、设置于所述第2半导体区域与所述第1电极之间的所述第1导电类型的第3半导体区域、设置于所述第2半导体区域与所述第1电极之间的所述第2导电类型的第4半导体区域、设置于所述第1半导体区域与所述第2电极之间的所述第2导电类型的第5半导体区域、设置于所述第5半导体区域与所述第2电极之间的所述第1导电类型的第6半导体区域以及设置于所述第5半导体区域与所述第2电极之间的所述第2导电类型的第7半导体区域。所述第4半导体区域具有所述第2导电类型的第1杂质浓度、所述第2导电类型的第1载流子浓度以及所述第4半导体区域的体积相对于所述半导体构件的体积的第1体积比。所述第7半导体区域具有比所述第1杂质浓度高的所述第2导电类型的第2杂质浓度、比所述第1载流子浓度高的所述第2导电类型的第2载流子浓度以及比所述第1体积比高的第2体积比中的至少任意一个。所述第2体积比是所述第7半导体区域相对于所述半导体构件的所述体积的体积比。从所述第3电极的一部分向所述第2半导体区域的第2方向与所述第1方向交叉。所述第3半导体区域中的至少一部分处于所述第2方向上的所述第3电极的一部分与所述第4半导体区域之间的第1位置以及所述第2方向上的所述第3电极的所述一部分与所述第2半导体区域的一部分之间的第2位置中的至少任意一个位置。从所述第4电极的一部分向所述第5半导体区域的第3方向与所述第1方向交叉。所述第6半导体区域中的至少一部分处于所述第3方向上的所述第4电极的一部分与所述第7半导体区域之间的第3位置以及所述第3方向上的所述第4电极的所述一部分与所述第5半导体区域的一部分之间的第4位置中的至少任意一个位置。所述第1绝缘构件中的至少一部分处于所述第3电极与所述半导体构件之间。所述第2绝缘构件中的至少一部分处于所述第4电极与所述半导体构件之间。
根据上述结构的半导体装置，能够提供能够降低损耗的半导体装置以及半导体模块。
附图说明
图1的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图2的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图3是例示半导体装置中的特性的曲线图。
图4是例示半导体装置中的特性的曲线图。
图5是例示半导体装置中的特性的曲线图。
图6的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图7的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图8的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图9的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图10的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图11是例示第1实施方式的半导体装置的示意的剖视图。
图12是例示第1实施方式的半导体装置的示意的剖视图。
图13是例示第1实施方式的半导体装置的示意的剖视图。
图14是例示第1实施方式的半导体装置的示意的剖视图。
图15是例示第2实施方式的半导体模块的示意图。
图16的(a)以及(b)是例示第2实施方式的半导体模块的动作的示意图。
图17是例示半导体装置中的特性的曲线图。
符号说明
10：半导体构件；11～19：第1～第9半导体区域；11p：一部分；41～44：第1～第4绝缘构件；51～54：第1～第4电极；51C、52C：连接构件；51L、52L：连接构件；51T、52T：端子；61、62：第1、第2导电构件；61C、62C：连接构件；61T、62T：端子；70：控制部；110、110a～110i：半导体装置；210：半导体模块；CR：比；E3、E4：电位；Eoff：关断开关损耗；Eoff_1：降低量；L1、L2：第1、第2长度；PL1、PL2：第1、第2平面；V1～V4：第1～第4电位；VCE(sat)_1：降低量；d1～d4：第1～第4距离；t1、t2：第1、第2时刻；td：时间差；tm：时间；w1、w2：第1、第2宽度；z1、z2：第1、第2厚度。
具体实施方式
以下，参照附图，说明本发明的各实施方式。
附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分之间的大小的比率等未必限于与现实的情况相同。即使在表示相同的部分的情况下，也有时因附图不同而彼此的尺寸、比率被表示成不同。
在本申请说明书和各图中，对与关于已示出的图先前描述的要素同样的要素附加相同的符号，适当地省略详细的说明。
(第1实施方式)
图1的(a)～(c)以及图2的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图1的(b)是图1的(a)的A1－A2线剖视图。图1的(c)是图1的(a)的A3－A4线剖视图。图2的(b)是图2的(a)的A1－A2线剖视图。图2的(c)是图2的(a)的A3－A4线剖视图。
如图1的(a)所示，实施方式的半导体装置110包括第1电极51、第2电极52、第3电极53、第4电极54、半导体构件10、第1绝缘构件41以及第2绝缘构件42。
从第2电极52向第1电极51的方向沿着第1方向。将第1方向设为Z轴方向。将与第1方向垂直的1个方向设为X轴方向。将与Z轴方向以及X轴方向垂直的方向设为Y轴方向。
半导体构件10在第1方向(Z轴方向)上设置于第2电极52与第1电极51之间。半导体构件10包括第1导电类型的第1半导体区域11、第2导电类型的第2半导体区域12、第1导电类型的第3半导体区域13、第2导电类型的第4半导体区域14、第2导电类型的第5半导体区域15、第1导电类型的第6半导体区域16以及第2导电类型的第7半导体区域17。
例如，第1导电类型是n型，第2导电类型是p型。在实施方式中，也可以是第1导电类型是p型，第2导电类型是n型。在以下的例子中，第1导电类型是n型，第2导电类型是p型。
第1半导体区域11处于第2电极52与第1电极51之间。第2半导体区域12设置于第1半导体区域11与第1电极51之间。第3半导体区域13设置于第2半导体区域12与第1电极51之间。第4半导体区域14设置于第2半导体区域12与第1电极51之间。在该例子中，从第3半导体区域13向第4半导体区域14的方向与Z轴方向交叉。例如，从第3半导体区域13向第4半导体区域14的方向沿着X轴方向。
第5半导体区域15设置于第1半导体区域11与第2电极52之间。第6半导体区域16设置于第5半导体区域15与第2电极52之间。第7半导体区域17设置于第5半导体区域15与第2电极52之间。在该例子中，从第6半导体区域16向第7半导体区域17的方向与Z轴方向交叉。例如，从第6半导体区域16向第7半导体区域17的方向沿着X轴方向。
在该例子中，半导体构件10包括第8半导体区域18以及第9半导体区域19。第8半导体区域18设置于第1半导体区域11与第2半导体区域12之间。第8半导体区域18是第1导电类型。第9半导体区域19设置于第1半导体区域11与第5半导体区域15之间。第9半导体区域19是第1导电类型。
从第3电极53的一部分向第2半导体区域12的第2方向与第1方向交叉。第2方向例如是X轴方向。在该例子中，第3半导体区域13中的至少一部分在第2方向(例如X轴方向)上处于第3电极53的一部分与第4半导体区域14之间。
从第4电极54的一部分向第5半导体区域15的第3方向与第1方向交叉。在该例子中，第3方向沿着(X轴方向)。从第4电极54向第5半导体区域15的方向例如沿着第3方向(例如X轴方向)。在该例子中，第6半导体区域16中的至少一部分在第3方向(例如X轴方向)上处于第4电极54的一部分与第7半导体区域17之间。在该例子中，第3方向沿着第2方向。
第1半导体区域11的一部分11p的第1方向(Z轴方向)上的位置处于第4电极54的第1方向上的位置与第3电极53的第1方向上的位置之间。在该例子中，第3电极53以及第4电极54处于第2电极52与第1电极51之间。在该例子中，第1半导体区域11的一部分11p在第1方向(Z轴方向)上处于第4电极54与第3电极53之间。
第1绝缘构件41中的至少一部分处于第3电极53与半导体构件10之间。第1绝缘构件41的一部分也可以设置于第3电极53与第1电极51之间。
第2绝缘构件42中的至少一部分处于第4电极54与半导体构件10之间。第2绝缘构件42的一部分也可以设置于第4电极54与第2电极52之间。
在半导体装置110中，能够实施以下的第1动作和第2动作。在第1动作中，在第1电极51与第2电极52之间流过的电流能够由第3电极53的电位控制。第3电极53的电位例如是以第1电极51的电位为基准的电位。在第1动作中，电流向从第2电极52向第1电极51的朝向流动。在第2动作中，使第4电极54成为高电位，从而从第1电极51向第2电极52的朝向流过电流。半导体装置110例如是RC－IGBT(Reverse－Conducting Insulated Gate BipolarTransistor，逆导型绝缘栅双极晶体管)。第1动作例如对应于IGBT动作。第2动作例如对应于二极管动作。第1电极51例如是发射极电极。第2电极52例如是集电极电极。第3电极53例如是栅极电极。第4电极54例如是控制电极。也可以反复实施第1动作以及第2动作。
如图2的(a)所示，将第2电极52与第3电极53之间的沿着第1方向(Z轴方向)的距离设为第1距离d1。将第2电极52与第2半导体区域12之间的沿着第1方向的距离设为第2距离d2。第1距离d1比第2距离d2短。
如图2的(a)所示，将第1电极51与第4电极54之间的沿着第1方向(Z轴方向)的距离设为第3距离d3。将第1电极51与第5半导体区域15之间的沿着第1方向的距离设为第4距离d4。第3距离d3比第4距离短。
例如，第3电极53的下端处于比第1半导体区域11的上端靠下方的位置。例如，第4电极54的上端处于比第1半导体区域11的下端靠上方的位置。
在该例子中，从第3半导体区域13向第4半导体区域14的方向与第1方向(Z轴方向)交叉。从第3半导体区域13向第4半导体区域14的方向例如沿着第2方向(例如X轴方向)。从第6半导体区域16向第7半导体区域17的方向与第1方向(Z轴方向)交叉。从第6半导体区域16向第7半导体区域17的方向例如沿着第2方向(例如X轴方向)。
在该例子中，第3半导体区域13中的至少一部分处于第3电极53的一部分与第4半导体区域14之间。第6半导体区域16中的至少一部分处于第4电极54的一部分与第7半导体区域17之间。
第3半导体区域13以及第4半导体区域14与第1电极51电连接。第6半导体区域16以及第7半导体区域17与第2电极52电连接。
例如，第4半导体区域14的第2导电类型的载流子浓度(例如，第1载流子浓度)比第2半导体区域12中的第2导电类型的载流子浓度高。由此，与第1电极51的连接的电阻变低。例如，能够降低集电极－发射极间饱和电压VCE(sat)。
例如，第7半导体区域17的第2导电类型的载流子浓度(例如，第2载流子浓度)比第5半导体区域15中的第2导电类型的载流子浓度高。由此，与第2电极52的连接的电阻变低。例如，能够降低集电极－发射极间饱和电压VCE(sat)。
例如，第3半导体区域13中的第1导电类型的载流子浓度比第1半导体区域11中的第1导电类型的载流子浓度高。由此，与第1电极51的连接的电阻变低。例如，能够降低集电极－发射极间饱和电压VCE(sat)。
例如，第6半导体区域16中的第1导电类型的载流子浓度比第1半导体区域11中的第1导电类型的载流子浓度高。由此，与第2电极52的连接的电阻变低。例如，能够降低集电极－发射极间饱和电压VCE(sat)。
例如，第8半导体区域18中的第1导电类型的杂质浓度比第1半导体区域中的第1导电类型的杂质浓度高。例如，第9半导体区域19中的第1导电类型的杂质浓度比第1半导体区域11中的第1导电类型的杂质浓度高。
例如，第1半导体区域11是n－区域或者n区域。第3半导体区域13以及第6半导体区域16例如是n++区域。第8半导体区域18以及第9半导体区域19例如是n+区域。
例如，第2半导体区域12以及第5半导体区域15例如是p区域。例如，可以是第4半导体区域14例如p+区域等。第7半导体区域17例如可以是p++区域等。
在实施方式的1个例子中，第4半导体区域14中的第2导电类型的载流子浓度与第7半导体区域17中的第2导电类型的载流子浓度不同。如以下说明那样，在实施方式中，在第4半导体区域14与第7半导体区域17之间，导电特性以及形状中的至少任意一个不同。
例如，第4半导体区域14具有第2导电类型的第1杂质浓度。第4半导体区域14具有第2导电类型的第1载流子浓度。第4半导体区域14具有沿着第1方向的第1厚度z1(参照图2的(a))。第4半导体区域14具有第1面积比。第1面积比是第4半导体区域14相对于与第1方向交叉的第1平面PL1(参照图1的(a))中的单位面积的面积之比。第1平面PL1例如沿着X－Y平面，通过第4半导体区域14。第4半导体区域14具有第1体积比。第1体积比是第4半导体区域14的体积相对于半导体构件10的体积之比。
例如，第7半导体区域17具有第2导电类型的第2杂质浓度。第7半导体区域17具有第2导电类型的第2载流子浓度。第7半导体区域17具有沿着第1方向的第2厚度z2(参照图2的(a))。第7半导体区域17具有第2面积比。第2面积比是第7半导体区域17的面积相对于与第1方向交叉的第2平面PL2(参照图2的(a))中的单位面积之比。第2平面PL2例如沿着X－Y平面，通过第7半导体区域17。第7半导体区域17具有第2体积比。第2体积比是第7半导体区域17的体积相对于半导体构件10的体积之比。
例如，第2杂质浓度比第1杂质浓度高。例如，第2载流子浓度比第1载流子浓度高。例如，第2厚度z2比第1厚度z1厚。例如，第2面积比高于第1面积比。例如，第2体积比高于第1体积比。
由此，如后所述，能够降低关断开关损耗Eoff。例如，能够降低集电极－发射极间饱和电压VCE(sat)。第4半导体区域14中的第2导电类型的载流子浓度低，从而例如能够降低反向恢复动作时开关损耗Err。
以下，说明半导体装置的特性的例子。以下，说明IGBT动作的截止时的特性与第4半导体区域14与第7半导体区域17中的载流子浓度之差的关系。
图3是例示半导体装置中的特性的曲线图。
图3的横轴是载流子浓度的比CR。比CR是第7半导体区域17中的第2导电类型的载流子浓度(第2载流子浓度C2)相对于第4半导体区域14中的第2导电类型的载流子浓度(第1载流子浓度C1)之比。比CR是C2/C1。图3的纵轴是关断开关损耗Eoff的降低量Eoff_1。关断开关损耗Eoff的降低量Eoff_1是以未设置第4电极54的结构中的关断开关损耗Eoff为基准的降低量。关断开关损耗Eoff的降低量Eoff_1大对应于关断开关损耗Eoff小。在图3中，在第3电极53的电位成为截止状态的时刻，第4电极54的电位成为导通状态。
如图3所示，当比CR变高时，关断开关损耗Eoff的降低量Eoff_1变大。从图3可知，通过增高比CR，能够减小关断开关损耗Eoff。当比CR高时，被认为在导通状态下积蓄的载流子变多。因而，当比CR高时，能够通过使第4电极54导通而排出的载流子总量变多。由此，被认为关断开关损耗Eoff变小。
图4是例示半导体装置中的特性的曲线图。
在图4中，在第3电极53的电位成为截止状态的时刻之前，第4电极54的电位成为导通状态。在图4的例子中，第4电极54的电位成为导通状态的时刻与第3电极53的电位成为截止状态的时刻之差是60μs。图4的横轴是比CR。图4的纵轴是关断开关损耗Eoff的降低量Eoff_1。在图4所示的例子中，也是当比CR变高时，关断开关损耗Eoff的降低量Eoff_1变大。
图5是例示半导体装置中的特性的曲线图。
图5的横轴是比CR。图5的纵轴是集电极－发射极间饱和电压VCE(sat)的降低量VCE(sat)_1。集电极－发射极间饱和电压VCE(sat)的降低量VCE(sat)_1是以未设置第4电极54的结构中的集电极－发射极间饱和电压VCE(sat)为基准的降低量。从图5可知，当比CR变高时，集电极－发射极间饱和电压VCE(sat)的降低量VCE(sat)_1变大。通过提高比CR，从而能够降低集电极－发射极间饱和电压VCE(sat)。
根据图3～图5，优选第7半导体区域17中的第2导电类型的载流子浓度(第2载流子浓度C2)相对于第4半导体区域14中的第2导电类型的载流子浓度(第1载流子浓度C1)的比CR为20以上。由此，例如，能够减小关断开关损耗Eoff。例如，能够降低集电极－发射极间饱和电压VCE(sat)。
在实施方式中，例如第7半导体区域17中的第2导电类型的载流子的量比第4半导体区域14中的第2导电类型的载流子的量多。例如，在IGBT动作中，第2电极52中的空穴的注入效率高。例如，IGBT动作中的第2电极52中的空穴的注入效率比二极管动作中的第1电极51中的空穴注入效率高。易于降低二极管动作中的反向恢复动作时开关损耗Err。另一方面，在IGBT动作的截止时，通过高的载流子浓度的第2电极52，能够降低关断开关损耗Eoff。
在实施方式中，例如能够有效地降低关断开关损耗Eoff。例如，能够有效地降低集电极－发射极间饱和电压VCE(sat)。
这样，使第7半导体区域17中的第2导电类型的载流子浓度(第2载流子浓度)比第4半导体区域14中的第2导电类型的载流子浓度(第1载流子浓度)高，从而例如能够降低损耗。根据实施方式，能够提供能够降低损耗的半导体装置。
在实施方式中，第2载流子浓度优选为第1载流子浓度的20倍以上。由此，能够有效地降低损耗。例如，第2载流子浓度可以为第1载流子浓度的2000倍以下。
在实施方式中，第4半导体区域14以及第7半导体区域17也可以通过将第2导电类型的杂质导入到第1导电类型的区域而形成。在该情况下，也可以因这些区域中的第2导电类型的杂质的浓度之差而形成载流子浓度之差。
在实施方式中，例如，第2杂质浓度优选为第1杂质浓度的20倍以上。由此，能够有效地降低损耗。例如，第2杂质浓度可以为第1杂质浓度的2000倍以下。
在图3的例子中，示出了第4半导体区域14以及第7半导体区域17中的杂质浓度之差与电气特性的关系。图3所例示出的特性通过第4半导体区域14以及第7半导体区域17中的体积之差也能够得到。
例如，第7半导体区域17的第2厚度z2比第4半导体区域14的第1厚度z1厚，从而能够降低损耗。由此，能够降低损耗。
例如，第7半导体区域17的面积相对于第2平面PL2中的单位面积之比(第2面积比)比第4半导体区域14的面积相对于第1平面PL1中的单位面积之比(第1面积比)高，从而能够降低损耗。在实施方式中，例如，第2面积比为第1面积比的20倍以上。由此，能够有效地降低损耗。例如，第2面积比可以为第1面积比的2000倍以下。
例如，第7半导体区域17的体积相对于半导体构件10的体积之比(第2体积比)比第4半导体区域14的体积相对于半导体构件10的体积之比(第1体积比)高，从而能够降低损耗。在实施方式中，例如，第2体积比为第1体积比的20倍以上。由此，能够有效地降低损耗。
例如，也可以在第4半导体区域14与第7半导体区域17之间变更X轴方向的长度(第1宽度w1以及第2宽度w2：参照图2的(c))，从而变更体积比。也可以在第4半导体区域14与第7半导体区域17之间变更Y轴方向的长度(第1长度L1以及第2长度L2：参照图2的(c))，从而变更体积比。
以下，说明实施方式的半导体装置的几个例子。以下，关于可以应用与半导体装置110同样的结构的部分，省略说明。
图6的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图6的(b)是图6的(a)的A1－A2线剖视图。图6的(c)是图6的(a)的A3－A4线剖视图。
如图6的(a)所示，在半导体装置110a中，第7半导体区域17的第2厚度z2比第4半导体区域14的第1厚度z1的厚度厚。在实施方式中，例如，第2厚度z2为第1厚度z1的20倍以上。由此，能够有效地降低损耗。第2厚度z2可以为第1厚度z1的2000倍以下。
图7的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图7的(b)是图7的(a)的A1－A2线剖视图。图7的(c)是图7的(a)的A3－A4线剖视图。
如图7的(b)以及图7的(c)所示，在半导体装置110b中，第7半导体区域17的沿着第2方向(X轴方向)的第2宽度w2比第4半导体区域14的沿着第2方向的第1宽度w1大。在实施方式中，例如，第2宽度w2为第1宽度w1的20倍以上且2000倍以下。由此，能够有效地降低损耗。
图8的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图8的(b)是图8的(a)的A1－A2线剖视图。图8的(c)是图8的(a)的A3－A4线剖视图。
如图8的(b)以及图8的(c)所示，在半导体装置110c中，第7半导体区域17的第2宽度w2也比第1宽度w1大。在半导体装置110c中，在第3半导体区域13与第4半导体区域14之间存在第2半导体区域12的一部分。在半导体装置110c中，也能够降低损耗。
图9的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图9的(b)是图9的(a)的A1－A2线剖视图。图9的(c)是图9的(a)的A3－A4线剖视图。
如图9的(b)以及图9的(c)所示，在半导体装置110d中，设置多个第4半导体区域14以及多个第7半导体区域17。多个第4半导体区域14以及多个第7半导体区域17分别是岛状。在多个第4半导体区域14的1个第4半导体区域与多个第4半导体区域14的另1个第4半导体区域14之间存在第2半导体区域12的一部分。在多个第7半导体区域17的1个第7半导体区域17与多个第7半导体区域17的另1个第7半导体区域17之间存在第5半导体区域15的一部分。
在半导体装置110d中，在第4半导体区域14与第7半导体区域17之间，Y轴方向的长度不同。例如，将与包括第1方向(Z轴方向)以及第2方向(例如X轴方向)的平面交叉的方向设为第4方向。第4方向例如是Y轴方向。沿着第4方向的第7半导体区域17的第2长度L2比沿着第4方向的第4半导体区域14的第1长度L1长。在半导体装置110d中，也能够降低损耗。在实施方式中，例如，第2长度L2是第1长度L1的20倍。由此，能够有效地降低损耗。例如，第2长度L2可以为第1长度L1的2000倍以下。
图10的(a)～(c)是例示第1实施方式的半导体装置的示意的剖视图。
图10的(b)是图10的(a)的A1－A2线剖视图。图10的(c)是图10的(a)的A3－A4线剖视图。
如图10的(b)以及图10的(c)所示，在半导体装置110e中，也设置多个第4半导体区域14以及多个第7半导体区域17。在半导体装置110e中，多个第4半导体区域14之间的第2半导体区域12的Y轴方向的长度比多个第7半导体区域17之间的第5半导体区域15的Y轴方向的长度长。第7半导体区域17的面积相对于X－Y平面中的单位面积之比(第2面积比)比第4半导体区域14的面积相对于X－Y平面中的单位面积之比(第1面积比)高。在半导体装置110e中，也能够降低损耗。
在实施方式中，在第4半导体区域14以及第7半导体区域17，变更宽度以及长度中的至少任意一个，从而能够变更面积比。通过变更面积比，能够变更体积比。在第4半导体区域14以及第7半导体区域17，变更厚度，从而能够变更体积比。
在实施方式中，也可以变更杂质浓度、载流子浓度以及体积比中的至少任意一个。例如，第7半导体区域17可以具有比第1杂质浓度高的第2导电类型的第2杂质浓度、比第1载流子浓度高的第2导电类型的第2载流子浓度以及比第1体积比高的第2体积比中的至少任意一个。
图11是例示第1实施方式的半导体装置的示意的剖视图。
如图11所示，在半导体装置110f中，第3半导体区域13中的至少一部分在第2方向(例如X轴方向)上处于第3电极53的一部分与第2半导体区域12的一部分之间。第6半导体区域16中的至少一部分在第3方向(例如X轴方向)上处于第4电极54的一部分与第5半导体区域15的一部分之间。在Z轴方向上，在第2半导体区域12与第4半导体区域14之间存在第3半导体区域13。在Z轴方向上，在第5半导体区域15与第7半导体区域17之间存在第6半导体区域16。
这样，第3半导体区域13中的至少一部分处于第2方向(X轴方向)上的第3电极53的一部分与第4半导体区域14之间的第1位置以及第2方向上的第3电极53的一部分与第2半导体区域12的一部分之间的第2位置中的至少任意一个位置。第6半导体区域16中的至少一部分处于第3方向(X轴方向)上的第4电极54的一部分与第7半导体区域17之间的第3位置以及第3方向上的第4电极54的一部分与第5半导体区域15的一部分之间的第4位置中的至少任意一个位置。
图12是例示第1实施方式的半导体装置的示意的剖视图。
如图12所示，在半导体装置110g中，多个第3电极53在X轴方向上排列。多个第4电极54在X轴方向上排列。多个第3电极53的1个第3电极53的X轴方向上的位置处于多个第4电极54的1个第4电极54的X轴方向上的位置与多个第4电极54的另1个第4电极54的X轴方向上的位置之间。多个第4电极54的1个第4电极54的X轴方向上的位置处于多个第3电极53的1个第3电极53的X轴方向上的位置与多个第3电极53的另1个第3电极53的X轴方向上的位置之间。
图13是例示第1实施方式的半导体装置的示意的剖视图。
如图13所示，半导体装置110h除了包括上述第1电极51、第2电极52、第3电极53、第4电极54、第1绝缘构件41以及第2绝缘构件42，还包括第1导电构件61、第2导电构件62、第3绝缘构件43以及第4绝缘构件44。
第1半导体区域11的一部分11p的第1方向(Z轴方向)上的位置处于第2导电构件62的第1方向上的位置与第1导电构件61的第1方向上的位置之间。第3绝缘构件43中的至少一部分处于第1导电构件61与半导体构件10之间。第4绝缘构件44中的至少一部分处于第2导电构件62与半导体构件10之间。第1导电构件61与第1电极51电连接。如后所述，第1导电构件61也可以能够与第1电极51电连接。第2导电构件62与第2电极52电连接。如后所述，第2导电构件62也可以能够与第2电极52电连接。第1导电构件61以及第2导电构件62例如也可以作为场板发挥功能。例如，电场的集中被抑制。例如，能够得到高的耐压。
图14是例示第1实施方式的半导体装置的示意的剖视图。
如图14所示，在半导体装置110i中，也设置第1导电构件61、第2导电构件62、第3绝缘构件43以及第4绝缘构件44。在半导体装置110i中，第1导电构件61经由连接构件61C、连接构件51C以及连接构件51L而与第1电极51电连接。也可以设置与第1导电构件61电连接的端子61T。也可以设置与第1电极51电连接的端子51T。也可以是端子51T以及端子61T利用连接构件51L电连接。连接构件51L也可以不包含于半导体装置110i。这样，第1导电构件61也可以能够与第1电极51电连接。
第2导电构件62经由连接构件62C、连接构件52C以及连接构件52L而与第2电极52电连接。也可以设置与第2导电构件62电连接的端子62T。也可以设置与第2电极52电连接的端子52T。也可以是端子52T以及端子62T利用连接构件52L电连接。连接构件52L也可以不包含于半导体装置110i。这样，第2导电构件62也可以能够与第2电极52电连接。例如，电场的集中被抑制。例如，能够得到高的耐压。
在半导体装置110a～110i中，例如，第7半导体区域17可以具有比第1杂质浓度高的第2导电类型的第2杂质浓度、比第1载流子浓度高的第2导电类型的第2载流子浓度以及比第1体积比高的第2体积比中的至少任意一个。能够降低损耗。
(第2实施方式)
第2实施方式涉及半导体模块。
图15是例示第2实施方式的半导体模块的示意图。
如图15所示，第2实施方式的半导体模块210包括第1实施方式的半导体装置(在该例子中，半导体装置110)和控制部70。控制部70与第1电极51、第2电极52、第3电极53以及第4电极54电连接。控制部70能够控制第3电极53的电位以及第4电极54的电位。第3电极53的电位以及第4电极54的电位例如是以第1电极51的电位为基准的电位。
图16的(a)以及图16的(b)是例示第2实施方式的半导体模块的动作的示意图。
图16的(a)以及图16的(b)的横轴是时间tm。图16的(a)的纵轴是第3电极53的电位E3。图16的(b)的纵轴是第4电极54的电位E4。这些电位由控制部70控制。
如图16的(a)所示，控制部70能够实施将第3电极53从第1电位V1设定为比第1电位V1低的第2电位V2的第1动作。第1动作对应于使IGBT动作从“接通状态”转移到“关断状态”的“截止动作”。控制部70在第1动作中在第1时刻t1使第3电极53从第1电位V1成为第2电位V2。第1电位V1例如是+15V。第2电位V2例如是－15V。控制部70在这样的第1动作时，在第1时刻t1之前的第2时刻t2，使第4电极54从第3电位V3成为比第3电位V3高的第4电位V4。第3电位V3例如是0V。第4电位V4例如是+15V。通过这样的动作，能够降低关断开关损耗Eoff。
如图16的(b)所示，将第1时刻t1与第2时刻t2之间的时间设为时间差td。以下，说明改变时间差td时的关断开关损耗Eoff的变化的例子。
图17是例示半导体装置中的特性的曲线图。
图17的横轴是IGBT动作的截止时的第3电极53的电位的变化的时刻与第4电极54的电位的变化的时刻的时间差td。在时间差td为0时，在第3电极53的电位成为截止电位时，第4电极54的电位成为导通电位。在时间差td为正时，在第3电极53的电位成为截止电位之后，第4电极54的电位成为导通电位。在时间差td为负时，在第3电极53的电位成为截止电位之前，第4电极54的电位成为导通电位。如图17所示，在时间差td为负时，关断开关损耗Eoff降低。该效果被认为起因于在导通状态下积蓄的载流子在刚要关断之前被排出。时间差td为负且时间差td的绝对值为1μs以上，从而能够降低关断开关损耗Eoff。时间差td为负且时间差td的绝对值为5μs以上，从而能够降低关断开关损耗Eoff。时间差td为负且时间差td的绝对值为10μs以上，从而能够有效地降低关断开关损耗Eoff。
在实施方式中，优选时间差td为负，时间差td的绝对值为10μs以上。由此，能够降低关断开关损耗Eoff。更优选时间差td为负，时间差td的绝对值为20μs以上。由此，能够有效地降低关断开关损耗Eoff。优选时间差td为负且时间差td的绝对值为200μs以下。当时间差td过长时，例如，IGBT动作中的通电损耗变大。时间差td为负且时间差td的绝对值为200μs以下，从而易于抑制IGBT动作中的通电损耗。
例如，在使第3电极53成为截止电位而使IGBT动作截止的时刻之前，使第4电极54转移到导通电位。此时，第7半导体区域17中的第2导电类型的载流子的量比第4半导体区域14中的第2导电类型的载流子的量多，从而关断开关损耗Eoff的降低的效果变大。这被认为起因于在刚要关断之前更多的载流子被排出。
在上述实施方式中，第1半导体区域11中的第1导电类型的载流子浓度优选为1×1012/cm3以上且1×1014/cm3以下。第2半导体区域12中的第2导电类型的载流子浓度优选为1×1016/cm3以上且1×1018/cm3以下。第3半导体区域13中的第1导电类型的载流子浓度优选为1×1018/cm3以上且5×1020/cm3以下。第4半导体区域14中的第2导电类型的载流子浓度优选为1×1018/cm3以上且1×1020/cm3以下。第5半导体区域15中的第2导电类型的载流子浓度优选为1×1016/cm3以上且1×1018/cm3以下。第6半导体区域16中的第1导电类型的载流子浓度优选为1×1018/cm3以上且5×1020/cm3以下。第7半导体区域17中的第2导电类型的载流子浓度优选为1×1018/cm3以上且1×1020/cm3以下。第8半导体区域18中的第1导电类型的载流子浓度优选为1×1015/cm3以上且1×1017/cm3以下。第9半导体区域19中的第1导电类型的载流子浓度优选为1×1015/cm3以上且1×1017/cm3以下。
在上述实施方式中，第1半导体区域11中的第1导电类型的杂质浓度优选为1×1012/cm3以上且1×1014/cm3以下。第2半导体区域12中的第2导电类型的杂质浓度优选为1×1016/cm3以上且1×1018/cm3以下。第3半导体区域13中的第1导电类型的杂质浓度优选为1×1018/cm3以上且5×1020/cm3以下。第4半导体区域14中的第2导电类型的杂质浓度优选为1×1018/cm3以上且1×1020/cm3以下。第5半导体区域15中的第2导电类型的杂质浓度优选为1×1016/cm3以上且1×1018/cm3以下。第6半导体区域16中的第1导电类型的杂质浓度优选为1×1018/cm3以上且5×1020/cm3以下。第7半导体区域17中的第2导电类型的杂质浓度优选为1×1018/cm3以上且1×1020/cm3以下。第8半导体区域18中的第1导电类型的杂质浓度优选为1×1015/cm3以上且1×1017/cm3以下。第9半导体区域19中的第1导电类型的杂质浓度优选为1×1015/cm3以上且1×1017/cm3以下。
半导体构件例如包含硅。半导体构件例如也可以包含化合物半导体等。第1电极51例如包含铝等。第2电极52例如包含铝等。第3电极53、第4电极54、第1导电构件61以及第2导电构件62中的至少任意一个例如包含导电性的硅。第1～第4绝缘构件41～44例如包含氧化硅、氮化硅、氮氧化硅以及氧化铝等。
在实施方式中，与半导体区域的形状等有关的信息例如能够通过电子显微镜观察等得到。与半导体区域中的杂质浓度有关的信息例如能够通过EDX(Energy DispersiveX－ray Spectroscopy，能量色散X射线光谱)或者SIMS(Secondary Ion MassSpectrometry，二次离子质谱)等得到。与半导体区域中的载流子浓度有关的信息例如能够通过SCM(Scanning Capacitance Microscopy，扫描电容显微镜)等来得到。
实施方式也可以包括以下的技术方案。
(技术方案1)
一种半导体装置，具备：
第1电极；
第2电极，从所述第2电极向所述第1电极的方向沿着第1方向；
半导体构件，在所述第1方向上设置于所述第2电极与所述第1电极之间，所述半导体构件包括第1导电类型的第1半导体区域、第2导电类型的第2半导体区域、所述第1导电类型的第3半导体区域、所述第2导电类型的第4半导体区域、所述第2导电类型的第5半导体区域、所述第1导电类型的第6半导体区域以及所述第2导电类型的第7半导体区域，所述第2导电类型的第2半导体区域设置于所述第1半导体区域与所述第1电极之间，所述第1导电类型的第3半导体区域设置于所述第2半导体区域与所述第1电极之间，所述第2导电类型的第4半导体区域设置于所述第2半导体区域与所述第1电极之间，所述第4半导体区域具有所述第2导电类型的第1杂质浓度、所述第2导电类型的第1载流子浓度以及所述第4半导体区域的体积相对于所述半导体构件的体积的第1体积比，所述第2导电类型的第5半导体区域设置于所述第1半导体区域与所述第2电极之间，所述第1导电类型的第6半导体区域设置于所述第5半导体区域与所述第2电极之间，所述第2导电类型的第7半导体区域设置于所述第5半导体区域与所述第2电极之间，所述第7半导体区域具有比所述第1杂质浓度高的所述第2导电类型的第2杂质浓度、比所述第1载流子浓度高的所述第2导电类型的第2载流子浓度以及比所述第1体积比高的第2体积比中的至少任意一个，所述第2体积比是所述第7半导体区域相对于所述半导体构件的所述体积的体积比；
第3电极，从所述第3电极的一部分向所述第2半导体区域的第2方向与所述第1方向交叉，所述第3半导体区域中的至少一部分处于所述第2方向上的所述第3电极的一部分与所述第4半导体区域之间的第1位置以及所述第2方向上的所述第3电极的所述一部分与所述第2半导体区域的一部分之间的第2位置中的至少任意一个位置；
第4电极，从所述第4电极的一部分向所述第5半导体区域的第3方向与所述第1方向交叉，所述第6半导体区域中的至少一部分处于所述第3方向上的所述第4电极的一部分与所述第7半导体区域之间的第3位置以及所述第3方向上的所述第4电极的所述一部分与所述第5半导体区域的一部分之间的第4位置中的至少任意一个位置；
第1绝缘构件，所述第1绝缘构件中的至少一部分处于所述第3电极与所述半导体构件之间；以及
第2绝缘构件，所述第2绝缘构件中的至少一部分处于所述第4电极与所述半导体构件之间。
(技术方案2)
根据技术方案1所记载的半导体装置，其中，
所述第2载流子浓度为所述第1载流子浓度的20倍以上。
(技术方案3)
根据技术方案1或者2所记载的半导体装置，其中，
所述第2杂质浓度为所述第1杂质浓度的20倍以上。
(技术方案4)
根据技术方案1～3中的任意一项所记载的半导体装置，其中，
所述第2体积比为所述第1体积比的20倍以上。
(技术方案5)
根据技术方案1～4中的任意一项所记载的半导体装置，其中，
所述第7半导体区域的沿着所述第1方向的第2厚度比所述第4半导体区域14的所述第1方向的第1厚度厚。
(技术方案6)
根据技术方案1～5中的任意一项所记载的半导体装置，其中，
所述第7半导体区域相对于与所述第1方向交叉的第2平面中的单位面积的第2面积比高于所述第4半导体区域相对于与所述第1方向交叉的第1平面中的单位面积的第1面积比。
(技术方案7)
根据技术方案1～6中的任意一项所记载的半导体装置，其中，
所述第7半导体区域的沿着所述第2方向的第2宽度比所述第4半导体区域的沿着所述第2方向的第1宽度大。
(技术方案8)
根据技术方案1～7中的任意一项所记载的半导体装置，其中，
沿着与包括所述第1方向以及所述第2方向的平面交叉的第4方向的所述第7半导体区域的第2长度比沿着所述第4方向的所述第4半导体区域的第1长度长。
(技术方案9)
根据技术方案1～8中的任意一项所记载的半导体装置，其中，
所述第2电极与所述第3电极之间的沿着所述第1方向的第1距离比所述第2电极与所述第2半导体区域之间的沿着第1方向的第2距离短，
所述第1电极与所述第4电极之间的沿着所述第1方向的第3距离比所述第1电极与所述第5半导体区域之间的沿着第1方向的第4距离短。
(技术方案10)
根据技术方案1～9中的任意一项所记载的半导体装置，其中，
所述第1载流子浓度比所述第2半导体区域中的所述第2导电类型的载流子浓度高，
所述第2载流子浓度比所述第5半导体区域中的所述第2导电类型的载流子浓度高。
(技术方案11)
根据技术方案1～10中的任意一项所记载的半导体装置，其中，
所述第3半导体区域中的所述第1导电类型的载流子浓度比所述第1半导体区域中的所述第1导电类型的载流子浓度高，
所述第6半导体区域中的所述第1导电类型的载流子浓度比所述第1半导体区域中的所述第1导电类型的所述载流子浓度高。
(技术方案12)
根据技术方案1～11中的任意一项所记载的半导体装置，其中，
所述半导体构件还包括：
所述第1导电类型的第8半导体区域，设置于所述第1半导体区域与所述第2半导体区域之间；以及
所述第1导电类型的第9半导体区域，设置于所述第1半导体区域与所述第5半导体区域之间，
所述第8半导体区域中的所述第1导电类型的杂质浓度比所述第1半导体区域中的所述第1导电类型的杂质浓度高，
所述第9半导体区域中的所述第1导电类型的杂质浓度比所述第1半导体区域中的所述第1导电类型的所述杂质浓度高。
(技术方案13)
根据技术方案1～12中的任意一项所记载的半导体装置，其中，
所述第3半导体区域以及所述第4半导体区域与所述第1电极电连接，
所述第6半导体区域以及所述第7半导体区域与所述第2电极电连接。
(技术方案14)
根据技术方案1～13中的任意一项所记载的半导体装置，其中，
所述第1半导体区域的一部分在所述第1方向上处于所述第4电极与所述第3电极之间。
(技术方案15)
根据技术方案1～14中的任意一项所记载的半导体装置，其中，
从所述第3半导体区域向所述第4半导体区域的方向与所述第1方向交叉，
从所述第6半导体区域向所述第7半导体区域的方向与所述第1方向交叉。
(技术方案16)
根据技术方案1～15中的任意一项所记载的半导体装置，其中，
所述第3半导体区域中的至少一部分处于所述第3电极的一部分与所述第4半导体区域之间。
(技术方案17)
根据技术方案1～16中的任意一项所记载的半导体装置，其中，
所述第6半导体区域中的至少一部分处于所述第4电极的一部分与所述第7半导体区域之间。
(技术方案18)
根据技术方案1～17中的任意一项所记载的半导体装置，其中，还具备：
第1导电构件；
第2导电构件；
第3绝缘构件；以及
第4绝缘构件，
所述第1半导体区域的所述一部分的所述第1方向上的所述位置处于所述第2导电构件的所述第1方向上的位置与所述第1导电构件的所述第1方向上的位置之间，
所述第3绝缘构件中的至少一部分处于所述第1导电构件与所述半导体构件之间，
所述第4绝缘构件中的至少一部分处于所述第2导电构件与所述半导体构件之间，
所述第1导电构件与所述第1电极电连接或者能够与所述第1电极电连接，
所述第2导电构件与所述第2电极电连接或者能够与所述第2电极电连接。
(技术方案19)
一种半导体模块，具备：
技术方案1～18中的任意一项所记载的半导体装置；以及
控制部，与所述第3电极以及所述第4电极电连接，
所述控制部在将所述第3电极从第1电位设定为比所述第1电位低的第2电位的第1动作时，在使所述第3电极从所述第1电位成为所述第2电位的第1时刻之前的第2时刻，使所述第4电极从第3电位成为比所述第3电位高的第4电位。
(技术方案20)
根据技术方案19所记载的半导体模块，其中，
所述第1时刻与所述第2时刻之间的时间为1μs以上且200μs以下。
根据实施方式，能够提供能够降低损耗的半导体装置以及半导体模块。
以上，参照具体例，说明了本发明的实施方式。但是，本发明并不限定于这些具体例。例如在半导体装置所包含的半导体构件、半导体区域、导电构件、电极以及绝缘构件等各要素的具体的结构方面，只要本领域技术人员通过从公知的范围适当地选择，能够同样地实施本发明，得到同样的效果，就包含于本发明的范围。
另外，在技术上可能的范围将各具体例的任意两个以上的要素进行组合的例子只要包含本发明的要旨，就包含于本发明的范围。
除此之外，作为本发明的实施方式，以上述半导体装置为基础，本领域技术人员能够适当地进行设计变更而实施的所有的半导体装置也只要包含本发明的要旨，就属于本发明的范围。
除此之外，应理解在本发明的思想的范畴中，只要是本领域技术人员，就能够想到各种变更例以及修正例，关于这些变更例以及修正例，也属于本发明的范围。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，未意图限定发明的范围。这些新的实施方式能够以其它各种各样的方式被实施，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明及与其均等的范围。

Claims (10)

1.一种半导体装置，具备：
第1电极；
第2电极，从所述第2电极向所述第1电极的方向沿着第1方向；
半导体构件，在所述第1方向上设置于所述第2电极与所述第1电极之间，所述半导体构件包括第1导电类型的第1半导体区域、第2导电类型的第2半导体区域、所述第1导电类型的第3半导体区域、所述第2导电类型的第4半导体区域、所述第2导电类型的第5半导体区域、所述第1导电类型的第6半导体区域以及所述第2导电类型的第7半导体区域，所述第2导电类型的第2半导体区域设置于所述第1半导体区域与所述第1电极之间，所述第1导电类型的第3半导体区域设置于所述第2半导体区域与所述第1电极之间，所述第2导电类型的第4半导体区域设置于所述第2半导体区域与所述第1电极之间，所述第4半导体区域具有所述第2导电类型的第1杂质浓度、所述第2导电类型的第1载流子浓度以及所述第4半导体区域的体积相对于所述半导体构件的体积的第1体积比，所述第2导电类型的第5半导体区域设置于所述第1半导体区域与所述第2电极之间，所述第1导电类型的第6半导体区域设置于所述第5半导体区域与所述第2电极之间，所述第2导电类型的第7半导体区域设置于所述第5半导体区域与所述第2电极之间，所述第7半导体区域具有比所述第1杂质浓度高的所述第2导电类型的第2杂质浓度、比所述第1载流子浓度高的所述第2导电类型的第2载流子浓度以及比所述第1体积比高的第2体积比中的至少任意一个，所述第2体积比是所述第7半导体区域相对于所述半导体构件的所述体积的体积比；
第3电极，从所述第3电极的一部分向所述第2半导体区域的第2方向与所述第1方向交叉，所述第3半导体区域中的至少一部分处于所述第2方向上的所述第3电极的一部分与所述第4半导体区域之间的第1位置以及所述第2方向上的所述第3电极的所述一部分与所述第2半导体区域的一部分之间的第2位置中的至少任意一个位置；
第4电极，从所述第4电极的一部分向所述第5半导体区域的第3方向与所述第1方向交叉，所述第6半导体区域中的至少一部分处于所述第3方向上的所述第4电极的一部分与所述第7半导体区域之间的第3位置以及所述第3方向上的所述第4电极的所述一部分与所述第5半导体区域的一部分之间的第4位置中的至少任意一个位置；
第1绝缘构件，所述第1绝缘构件中的至少一部分处于所述第3电极与所述半导体构件之间；以及
第2绝缘构件，所述第2绝缘构件中的至少一部分处于所述第4电极与所述半导体构件之间。
2.根据权利要求1所述的半导体装置，其中，
所述第7半导体区域的沿着所述第1方向的第2厚度比所述第4半导体区域的所述第1方向的第1厚度厚。
3.根据权利要求1所述的半导体装置，其中，
所述第7半导体区域相对于与所述第1方向交叉的第2平面中的单位面积的第2面积比高于所述第4半导体区域相对于与所述第1方向交叉的第1平面中的单位面积的第1面积比。
4.根据权利要求1所述的半导体装置，其中，
所述第7半导体区域的沿着所述第2方向的第2宽度比所述第4半导体区域的沿着所述第2方向的第1宽度大。
5.根据权利要求1所述的半导体装置，其中，
沿着与包括所述第1方向以及所述第2方向的平面交叉的第4方向的所述第7半导体区域的第2长度比沿着所述第4方向的所述第4半导体区域的第1长度长。
6.根据权利要求1所述的半导体装置，其中，
所述第2电极与所述第3电极之间的沿着所述第1方向的第1距离比所述第2电极与所述第2半导体区域之间的沿着第1方向的第2距离短，
所述第1电极与所述第4电极之间的沿着所述第1方向的第3距离比所述第1电极与所述第5半导体区域之间的沿着第1方向的第4距离短。
7.根据权利要求1所述的半导体装置，其中，
所述第1载流子浓度比所述第2半导体区域中的所述第2导电类型的载流子浓度高，
所述第2载流子浓度比所述第5半导体区域中的所述第2导电类型的载流子浓度高。
8.根据权利要求1所述的半导体装置，其中，
所述第3半导体区域中的所述第1导电类型的载流子浓度比所述第1半导体区域中的所述第1导电类型的载流子浓度高，
所述第6半导体区域中的所述第1导电类型的载流子浓度比所述第1半导体区域中的所述第1导电类型的所述载流子浓度高。
9.根据权利要求1所述的半导体装置，其中，
所述半导体构件还包括：
所述第1导电类型的第8半导体区域，设置于所述第1半导体区域与所述第2半导体区域之间；以及
所述第1导电类型的第9半导体区域，设置于所述第1半导体区域与所述第5半导体区域之间，
所述第8半导体区域中的所述第1导电类型的杂质浓度比所述第1半导体区域中的所述第1导电类型的杂质浓度高，
所述第9半导体区域中的所述第1导电类型的杂质浓度比所述第1半导体区域中的所述第1导电类型的所述杂质浓度高。
10.一种半导体模块，具备：
权利要求1所述的半导体装置；以及
控制部，与所述第3电极以及所述第4电极电连接，
所述控制部在将所述第3电极从第1电位设定为比所述第1电位低的第2电位的第1动作时，在使所述第3电极从所述第1电位成为所述第2电位的第1时刻之前的第2时刻，使所述第4电极从第3电位成为比所述第3电位高的第4电位。
CN202110971529.8A 2020-11-02 2021-08-24 半导体装置以及半导体模块 Pending CN114447112A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020183559A JP2022073525A (ja) 2020-11-02 2020-11-02 半導体装置及び半導体モジュール
JP2020-183559 2020-11-02

Publications (1)

Publication Number Publication Date
CN114447112A true CN114447112A (zh) 2022-05-06

Family

ID=77499642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110971529.8A Pending CN114447112A (zh) 2020-11-02 2021-08-24 半导体装置以及半导体模块

Country Status (4)

Country Link
US (1) US11784246B2 (zh)
EP (1) EP3993061A1 (zh)
JP (1) JP2022073525A (zh)
CN (1) CN114447112A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4980743B2 (ja) 2007-02-15 2012-07-18 三菱電機株式会社 電力変換装置
JP2011077187A (ja) 2009-09-29 2011-04-14 Denso Corp 半導体装置
US20150162429A1 (en) * 2012-01-26 2015-06-11 Hitachi, Ltd. Semiconductor Device and Power Conversion Device Using the Same
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
JP6574744B2 (ja) * 2016-09-16 2019-09-11 株式会社東芝 半導体装置
JP6852541B2 (ja) 2017-04-20 2021-03-31 株式会社デンソー 半導体装置
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
JP7068981B2 (ja) * 2018-09-25 2022-05-17 三菱電機株式会社 半導体装置
JP2021197384A (ja) * 2020-06-09 2021-12-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP3993061A1 (en) 2022-05-04
US11784246B2 (en) 2023-10-10
JP2022073525A (ja) 2022-05-17
US20220140120A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
CN108463888B (zh) 半导体装置
CN109427869B (zh) 一种半导体器件
US10468512B2 (en) Semiconductor device with insulated gate bipolar transistor (IGBT) having multiple resistors
CN109509789B (zh) 半导体装置
WO2007108456A1 (ja) Ｉｇｂｔセルとダイオードセルを有する半導体装置およびその設計方法
CN108615730B (zh) 半导体器件及其制造方法
CN113054009B (zh) 一种沟槽igbt芯片
JP2009194044A (ja) トレンチゲート型半導体装置
US7667269B2 (en) Trench gate type semiconductor device
US10205013B2 (en) Semiconductor switching element and method of manufacturing the same
JP2019057702A (ja) 半導体装置
CN104078494A (zh) 功率半导体设备及其制作方法
CN108122962B (zh) 一种绝缘栅双极型晶体管
CN108417622B (zh) Igbt器件
CN114447112A (zh) 半导体装置以及半导体模块
CN106486475A (zh) 半导体装置
CN115621303A (zh) 一种集成辅助耗尽栅的低功耗rc-igbt器件
WO2021019882A1 (ja) 半導体装置
US20210296459A1 (en) Semiconductor device and semiconductor circuit
US11094691B2 (en) Semiconductor device
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
US20150187869A1 (en) Power semiconductor device
CN112689902A (zh) 半导体装置
US11923851B2 (en) Drive device and semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination