CN114447049A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114447049A
CN114447049A CN202111269412.1A CN202111269412A CN114447049A CN 114447049 A CN114447049 A CN 114447049A CN 202111269412 A CN202111269412 A CN 202111269412A CN 114447049 A CN114447049 A CN 114447049A
Authority
CN
China
Prior art keywords
line
layer
metal layer
extension
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111269412.1A
Other languages
English (en)
Inventor
金恩贤
高殷慧
金连洪
李京垣
李善熙
林俊亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114447049A publication Critical patent/CN114447049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种其中可以减小外围区域的面积同时具有简单结构的显示装置，该显示装置包括基板、位于基板上并包括从显示区域外部的外围区域延伸到显示区域中的第一延伸线、位于底部金属层上的半导体层、位于半导体层上的栅层、位于栅层上的第一金属层以及位于第一金属层上并包括第一数据线的第二金属层，第一数据线从外围区域延伸到显示区域中，并且在外围区域中电耦接至第一延伸线。

Description

显示装置
相关申请的交叉引用
本申请要求2020年11月5日递交的韩国专利申请第10-2020-0147079号的优先权和权益，其全部内容通过引用合并于此。
技术领域
本公开的一个或多个实施例涉及显示装置，并且例如，涉及其中可以减小外围区域的面积同时具有简单结构的显示装置。
背景技术
通常，显示装置包括多个像素，并且多个像素中的每一个包括显示元件和被配置为控制显示元件的像素电路。像素电路包括薄膜晶体管(TFT)、电容器和/或线等。
这种像素电路根据传输的数据信号等来控制像素的亮度等。数据信号从位于显示区域周围(例如，外部)的外围区域中的驱动单元通过数据线传输至像素。
发明内容
在相关技术的显示装置中，驱动单元等位于其中的区域较宽，或者从驱动单元到显示区域的部分的区域较宽。结果，其中未布置显示元件的死区的面积过大。
本公开的一个或多个实施例的方面涉及其中可以减小外围区域的面积同时具有简单结构的显示装置。然而，这些方面是示例，并且本公开的范围不限于此。
另外的方面将部分地在随后的描述中阐明，并且将部分地根据这些描述显而易见，或者可以通过实践本公开所呈现的实施例而获知。
根据本公开的一个或多个实施例，提供一种显示装置，包括：基板、位于基板上并包括从显示区域外部的外围区域延伸到显示区域中的第一延伸线、位于底部金属层上的半导体层、位于半导体层上的栅层、位于栅层上的第一金属层以及位于第一金属层上并包括第一数据线的第二金属层，第一数据线从外围区域延伸到显示区域中，并在外围区域中电耦接至第一延伸线。
第一金属层可以包括位于显示区域中的第二延伸线，第二延伸线电耦接至第一延伸线并在与第一延伸线的延伸方向交叉的延伸方向上延伸。
底部金属层可以进一步包括第三延伸线，第三延伸线从显示区域延伸到外围区域，并且电耦接至第二延伸线。
第三延伸线可以在与第一延伸线的延伸方向平行的延伸方向上延伸。
显示装置可以进一步包括在外围区域中位于第三延伸线上的第一输入线，第一输入线电耦接至第三延伸线。
显示装置可以进一步包括在外围区域中位于第二金属层下方的第二输入线，其中第二金属层可以进一步包括第二数据线，第二数据线从外围区域延伸到显示区域中，并且在外围区域中电耦接至第二输入线。
第一输入线和第二输入线可以与栅层位于同一层上。
第一输入线和第二输入线可以与第一金属层位于同一层上。
在平面图中(例如，当从正交于或垂直于基板的上表面的方向观看时)，底部金属层可以与半导体层重叠。
半导体层可以包括氧化物半导体材料。
栅层可以包括位于外围区域中的第一外连接层，第一外连接层可以电耦接至第一延伸线，第一金属层可以包括位于外围区域中的第二外连接层，第二外连接层可以电耦接至第一外连接层，并且第一数据线可以在外围区域中电耦接至第二外连接层。
半导体层可以包括用于显示区域中的开关晶体管的开关半导体层，第一金属层可以进一步包括位于显示区域中的第一传送层，并且第一数据线可以通过第一传送层电耦接至开关半导体层。
栅层可以进一步包括位于开关半导体层上的开关栅电极。
显示装置可以进一步包括位于选自底部金属层、半导体层、栅层、第一金属层和第二金属层中的对应两层之间的绝缘层。
显示装置可以进一步包括位于第二金属层上的像素电极、位于像素电极上并包括发射层的中间层以及位于中间层上的对电极。
底部金属层可以进一步包括位于显示区域中的第二延伸线，第二延伸线连接至第一延伸线并在与第一延伸线的延伸方向交叉的延伸方向上延伸。
底部金属层可以进一步包括第三延伸线，第三延伸线从显示区域延伸到外围区域，并且电耦接至第二延伸线。
第三延伸线可以在与第一延伸线的延伸方向平行的延伸方向上延伸。
显示装置可以进一步包括在外围区域中位于第三延伸线上的第一输入线，第一输入线电耦接至第三延伸线。
除了上述那些方面、特征和优点之外的其他方面、特征和优点应当根据以下附图、权利要求和本公开的详细描述而变得显而易见。
附图说明
根据结合附图进行的以下描述，本公开的特定实施例的以上和其他方面、特征和优点应变得更加显而易见，附图中：
图1是根据本公开实施例的显示装置的一部分的示意性平面图(例如，当从正交于或垂直于基板的上表面的方向观看时)；
图2是图1的显示装置的示意性侧视图；
图3是根据本公开实施例的显示装置的一部分的示意性平面图；
图4和图5是图3的部分A的示意性放大平面图；
图6是包括在根据本公开实施例的显示装置中的像素的等效电路图；
图7是示出包括在根据本公开实施例的显示装置中的像素中的晶体管或电容器等的位置的示意性布局图；
图8至图12是诸如图7的晶体管或电容器等的部件的平面图；
图13是根据本公开实施例的显示装置的一部分的示意性截面图；并且
图14是包括在根据本公开实施例的显示装置中的层的示意性平面图。
具体实施方式
现在将详细参考本公开实施例，本公开实施例的示例在附图中示出，在附图中相同的附图标记始终指相同的元件。就这一点而言，目前的实施例可以具有不同的形式，并且不应被解释为限于本文所阐明的描述。相应地，以下通过参考附图仅描述本公开实施例，以解释本描述的各方面。如本文所使用的，术语“和/或”包括所列出的关联项目中的一个或多个的任意组合和所有组合。在整个公开中，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变体。
由于本公开允许各种改变和许多实施例，因此特定实施例将在附图中示出并且在书面描述中进行详细描述。参考以下详细描述的实施例和附图，本公开的效果和特征以及实现本公开的效果和特征的方法将是显而易见的。然而，本公开可以以许多不同的形式具体体现，并且不应被解释为限于本文中所阐明的本公开实施例。
现在将参考其中示出本公开实施例的附图更充分地描述本公开。附图中相同的附图标记表示相同的元件，并且因此将省略其描述。
应理解，当提及一层、区域或部件“形成在”另一层、区域或部件“上”时，该层、区域或部件可以直接或间接形成在另一层、区域或部件上，例如可以存在居间层、区域或部件。为了便于解释，附图中部件的大小可能被放大。例如，因为为了便于解释附图中部件的大小和厚度被任意示出，因此下面的实施例并不限于此。应理解，当提及一元件或层位于另一元件或层“上”、“连接至”、“耦接至”或“邻近于”另一元件或层时，该元件或层可以直接位于另一元件或层上、直接连接至、直接耦接至或直接邻近于另一元件或层，或者可以存在一个或多个居间元件或层。比较而言，当提及一元件或层“直接位于”另一元件或层“上”、“直接连接至”、“直接耦接至”或“直接邻接于”另一元件或层时，不存在居间元件或层。进一步，在描述本发明的实施例时，“可以”的使用指“本发明的一个或多个实施例”。
x、y和z轴不限于直角坐标系上的三个轴，并且可以在包括三个轴的广义上进行解释。例如，x轴、y轴和z轴可以互相垂直，或者可以表示互相不垂直的不同方向。
图1是根据本公开实施例的显示装置的一部分的示意性平面图(例如，当从正交于或垂直于基板的上表面的方向观看时)，并且图2是图1的显示装置的示意性侧视图。
参考图1和图2，根据本实施例的显示装置包括显示面板10。只要包括显示面板10，任何显示装置都是可能的。例如，显示装置可以是诸如智能电话、平板电脑、膝上型电脑、电视或广告牌等的各种装置。
显示面板10包括显示区域DA以及位于显示区域DA外部的外围区域PA。显示区域DA是显示图像的部分，并且多个像素可以位于显示区域DA中。显示区域DA可以具有各种形状，例如圆形形状、椭圆形形状、多边形形状和/或特定图形的形状等。例如，显示区域DA可以具有带有圆角的大体矩形形状。
外围区域PA可以位于显示区域DA外部。外围区域PA可以包括被布置为基本上围绕显示区域DA的第一外围区域PA1以及位于显示区域DA下方(y轴方向)并在远离显示区域DA的方向(y轴方向)上延伸的第二外围区域PA2。第二外围区域PA2的在与第二外围区域PA2延伸的方向(y轴方向)交叉的方向(x轴方向)上的宽度可以小于显示区域DA的宽度。通过这种结构，第二外围区域PA2的至少一部分可以是可弯曲的，并且例如可以容易地弯曲。
由于显示面板10包括基板100(图3)，因此基板100可以包括显示区域DA和外围区域PA。在下文中，为方便起见，基板100可以被描述为包括显示区域DA和外围区域PA。
显示面板10还可以包括主区域MR、主区域MR外部的弯曲区域BR以及位于弯曲区域BR周围、主区域MR的对侧的子区域SR。如图2中关于一个或多个实施例所示，在弯曲区域BR中，显示面板10可以弯曲，并且当从z轴方向观看时，子区域SR的一部分可以与主区域MR重叠。本公开不限于弯曲的显示装置，并且也可以应用于不弯曲的显示装置。子区域SR可以是非显示区域，如以下所描述的。显示面板10在弯曲区域BR中弯曲，使得当在垂直于主区域MR的方向(z轴方向)上观看时，非显示区域可以不被看到或者其可视区域可以最小化。
数据焊盘单元20可以位于显示面板10的子区域SR中。数据焊盘单元20可以电耦接至驱动显示面板10的集成电路(例如，驱动芯片)。集成电路可以是产生数据信号的数据驱动集成电路，但本公开不限于此。此外，当必要时，集成电路可以直接形成在显示面板10的子区域SR中。
虽然数据焊盘单元20与显示区域DA的显示表面形成在同一表面上，但是当显示面板10在弯曲区域BR中被弯曲时，数据焊盘单元20可以位于主区域MR的后表面上。数据焊盘单元20可以包括多个焊盘。
印刷电路板30等可以附到显示面板10的子区域SR的端部。印刷电路板30可以通过多个焊盘电耦接至数据焊盘单元20等。
在下文中，根据本公开实施例的显示装置可以被描述为有机发光显示装置。然而，本公开的显示装置不限于此。例如，本公开的显示装置可以是无机发光显示装置(无机发光显示器或无机EL显示装置)或诸如量子点发光显示装置的显示装置。例如，包括在提供在显示装置中的显示元件中的发射层可以包括有机材料或无机材料。此外，量子点可以位于从发射层发射的光的路径上。
图3是包括在根据本公开实施例的显示装置中的显示面板10的示意性平面图(例如，当从正交于或垂直于基板的上表面的方向观看时)。显示面板10可以包括基板100。包括在显示面板10中的各个部件可以位于基板100上。基板100可以包括玻璃、金属和/或聚合物树脂等。如上所述，当显示面板10在弯曲区域BR中弯曲时，基板100可以是柔性的或可弯曲的。在这种情况下，基板100可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和/或醋酸丙酸纤维素。基板100可以具有包括各自包括聚合物树脂的两层以及位于这两层之间的包括无机材料(例如，氧化硅、氮化硅或氮氧化硅等)的阻挡层的多层结构，并且还可以进行不同的修改。
多个像素P可以位于显示区域DA中。多个像素P中的每一个指子像素，并且可以包括诸如有机发光二极管(OLED)的显示元件。像素P可以发射合适颜色的光，例如红光、绿光、蓝光或白光。
像素P可以电耦接至外围区域PA中的外部电路。第一扫描驱动电路11、第二扫描驱动电路12、发射控制驱动电路13、端子14、第一电源线15和第二电源线16可以位于外围区域PA中。
第一扫描驱动电路11可以通过扫描线SL将扫描信号提供至像素P。第二扫描驱动电路12可以与第一扫描驱动电路11平行，显示区域DA位于两者之间。显示区域DA中的像素P中的一些可以电耦接至第一扫描驱动电路11，并且其余像素P可以电耦接至第二扫描驱动电路12。必要时，可以省略第二扫描驱动电路12，并且显示区域DA中的像素P中的全部可以电耦接至第一扫描驱动电路11。
发射控制驱动电路13可以位于第一扫描驱动电路11那侧，并且可以通过发射控制线EL将发射控制信号提供至像素P。虽然图3示出发射控制驱动电路13位于显示区域DA的一侧，但是发射控制驱动电路13可以位于显示区域DA的任一侧或两侧，类似于第一扫描驱动电路11和第二扫描驱动电路12。
端子14可以位于基板100的第二外围区域PA2中。端子14可以不被绝缘层覆盖而是被暴露以电耦接至印刷电路板30。印刷电路板30的端子34可以电耦接至显示面板10的端子14。
印刷电路板30将控制器(未示出)的信号或功率传输至显示面板10。由控制器产生的控制信号可以通过印刷电路板30传输至驱动电路11、12和13中的每一个。此外，控制器可以将第一电源电压ELVDD(图6)传输至第一电源线15，并且将第二电源电压ELVSS(图6)提供至第二电源线16。第一电源电压ELVDD可以通过连接至第一电源线15的驱动电压线PL传输至每个像素P，并且第二电源电压ELVSS可以传输至像素P的连接至第二电源线16的对电极。第一电源线15可以具有在一个方向(例如，x轴方向)上延伸的形状。第二电源线16可以具有部分围绕显示区域DA的形状。
控制器可以产生数据信号，并且所产生的数据信号可以通过数据焊盘单元20传输至输入线IL并且通过耦接至输入线IL的数据线DL传输至像素P。
图4和图5示出图3的部分A的示意性放大平面图。
各种合适的信号可以被施加至显示区域DA。例如，被配置为调整每个像素P的亮度的数据信号可以被施加至显示区域DA。为此，在第一方向(x轴方向)上彼此基本上平行并且在与第一方向交叉的第二方向(y轴方向)上延伸的数据线DL1至DL6(例如，DL1、DL2、DL3、DL4、DL5和DL6)可以从外围区域PA延伸到显示区域DA中，如参考图4所述。除了数据线DL1至DL6之外，诸如电源线和/或扫描线等的各种线可以位于显示区域DA的内部和外部。
第一输入线IL1至第六输入线IL6(例如IL1、IL2、IL3、IL4、IL5和IL6)可以位于外围区域PA中，并且例如位于第二外围区域PA2中。第一输入线IL1至第六输入线IL6可以耦接至数据焊盘单元20以接收数据信号。第一数据线DL1至第六数据线DL6(例如DL1、DL2、DL3、DL4、DL5和DL6)中的每一条可以电耦接至第一输入线IL1至第六输入线IL6中的对应一条，以将数据信号传输至显示区域DA中的像素P。
为了便于描述，图4和图5中示出六条输入线和六条数据线。然而，本公开不限于此，并且输入线的数量和数据线的数量可以大于或等于6。
第一输入线IL1至第六输入线IL6可以在第二外围区域PA2的边缘方向(x轴方向)上从第二外围区域PA2的中心顺序布置。在实施例中，第二输入线IL2、第四输入线IL4和第六输入线IL6可以位于偶数位置处，并且可以电耦接至可彼此相邻地连续布置的第二数据线DL2、第四数据线DL4和第六数据线DL6。第二输入线IL2、第四输入线IL4和第六输入线IL6可以与第二数据线DL2、第四数据线DL4和第六数据线DL6一体形成，或者可以通过第二接触孔CNT2电耦接至第二数据线DL2、第四数据线DL4和第六数据线DL6，如参考图4和图5所述。在另一实施例中，如参考图5所述，第二输入线IL2、第四输入线IL4和第六输入线IL6可以位于第二数据线DL2、第四数据线DL4和第六数据线DL6下方。第二数据线DL2、第四数据线DL4和第六数据线DL6中的每一条可以从第二输入线IL2、第四输入线IL4和第六输入线IL6中的对应一条接收数据信号。
第一输入线IL1、第三输入线IL3和第五输入线IL5可以位于奇数位置处，并且可以通过第一数据传输线DTL1至第三数据传输线DTL3电耦接至可彼此相邻地连续布置的第一数据线DL1、第三数据线DL3和第五数据线DL5。也就是说，第一数据线DL1、第三数据线DL3和第五数据线DL5可以通过第一数据传输线DTL1、第二数据传输线DTL2和第三数据传输线DTL3从第一输入线IL1、第三输入线IL3和第五输入线IL5接收数据信号。
第一数据传输线DTL1至第三数据传输线DTL3可以被布置为穿过显示区域DA的与外围区域PA相邻的部分，即穿过显示区域DA。第一输入线IL1可以通过第一数据传输线DTL1电耦接至第一数据线DL1，第三输入线IL3可以通过第二数据传输线DTL2电耦接至第三数据线DL3，并且第五输入线IL5可以通过第三数据传输线DTL3电耦接至第五数据线DL5。
第一数据传输线DTL1、第二数据传输线DTL2和第三数据传输线DTL3中的每一条的一端可以通过第一接触孔CNT1电耦接至第一输入线IL1、第三输入线IL3和第五输入线IL5中的对应一条。第一数据传输线DTL1、第二数据传输线DTL2和第三数据传输线DTL3中的每一条的另一端可以通过第三接触孔CNT3电耦接至第一数据线DL1、第三数据线DL3和第五数据线DL5中的对应一条。虽然在图4和图5中第一接触孔CNT1和第三接触孔CNT3被示出为位于外围区域PA中，但是本公开不限于此。例如，第一接触孔CNT1和/或第三接触孔CNT3可以位于显示区域DA中，或者其他地方。
通过这种结构，第一输入线IL1可以将数据信号传输至第一数据线DL1，第三输入线IL3可以将数据信号传输至第三数据线DL3，并且第五输入线IL5可以将数据信号传输至第五数据线DL5。
图5详细示出第一数据传输线DTL1、第二数据传输线DTL2和第三数据传输线DTL3的示例性配置。
如参考图5所述，第一输入线IL1、第三输入线IL3和第五输入线IL5中的每一条可以通过第一数据传输线DTL1、第二数据传输线DTL2和第三数据传输线DTL3中的对应的一条电耦接至第一数据线DL1、第三数据线DL3和第五数据线DL5中的对应的一条。这里，第一数据传输线DTL1可以包括第一延伸线DV1'、第二延伸线DH1和第三延伸线DV1。类似地，第二数据传输线DTL2可以包括第一延伸线DV2'、第二延伸线DH2和第三延伸线DV2，并且第三数据传输线DTL3可以包括第一延伸线DV3'、第二延伸线DH3和第三延伸线DV3。第一延伸线DV1'、DV2'和DV3'以及第三延伸线DV1、DV2和DV3可以被布置为基本上平行于第一数据线DL1至第六数据线DL6。第二延伸线DH1、DH2和DH3可以具有在与第一数据线DL1至第六数据线DL6延伸的第二方向(y轴方向)交叉的第一方向(x轴方向)上延伸的形状。
第一输入线IL1、第三输入线IL3和第五输入线IL5中的每一条可以通过第一接触孔CNT1电耦接至第三延伸线DV1、DV2和DV3中的对应一条，并且第一数据线DL1、第三数据线DL3和第五数据线DL5中的每一条可以通过第三接触孔CNT3电耦接至第一延伸线DV1'、DV2'和DV3'中的对应一条。第二延伸线DH1、DH2和DH3中的每一条可以通过位于其一端的第一连接接触部DH-CNT1电耦接至第三延伸线DV1、DV2和DV3中的对应一条。第二延伸线DH1、DH2和DH3中的每一条可以通过位于其另一端的第二连接接触部DH-CNT2电耦接至第一延伸线DV1'、DV2'和DV3'中的对应一条。
第一延伸线DV1'、DV2'和DV3'与第三延伸线DV1、DV2和DV3可以位于同一层上。此外，第二延伸线DH1、DH2和DH3可以位于与第一延伸线DV1'、DV2'和DV3'以及第三延伸线DV1、DV2和DV3被布置或设置在其上的层不同的层上。图5示出第二延伸线DH1、DH2和DH3位于第一延伸线DV1'、DV2'和DV3'以及第三延伸线DV1、DV2和DV3上方。然而，本公开不限于此，并且第一延伸线DV1'、DV2'和DV3'、第二延伸线DH1、DH2和DH3以及第三延伸线DV1、DV2和DV3可以位于同一层上，并且可以全部一体地形成为单体。
作为参考，某些部件位于同一层上可以指这些部件通过同一掩模操作使用相同的材料同时形成。在这样的实施例中，各部件可以包括相同的材料。
在平面图中(例如，当从正交于或垂直于基板100的方向观看时)，第二延伸线DH1、DH2和DH3可以与第一数据线DL1至第六数据线DL6交叉。相应地，为了防止第二延伸线DH1、DH2和DH3与第一数据线DL1至第六数据线DL6相接触，或为了保护第二延伸线DH1、DH2和DH3不与第一数据线DL1至第六数据线DL6相接触，第二延伸线DH1、DH2和DH3可以位于第一数据线DL1至第六数据线DL6下方。
图6是包括在根据本公开实施例的显示装置中的像素的等效电路图。如参考图6所述，像素可以包括像素电路PC和电耦接至像素电路PC的有机发光二极管OLED。
像素电路PC可以包括多个薄膜晶体管T1至T7(例如T1、T2、T3、T4、T5、T6和T7)以及存储电容器Cst。多个薄膜晶体管T1至T7和存储电容器Cst可以连接至信号线SL1、SL2、SLp、SLn、EL、DL、第一初始化电压线VL1、第二初始化电压线VL2和驱动电压线PL。线中的至少一条，例如驱动电压线PL，可以由相邻像素P共享。
多个薄膜晶体管T1至T7可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。
有机发光二极管OLED可以包括第一电极(例如，像素电极)和第二电极(例如，公共电极)。有机发光二极管OLED的第一电极可以经由发射控制晶体管T6连接至驱动晶体管T1以接收驱动电流IOLED，并且第二电极可以接收第二电源电压ELVSS。有机发光二极管OLED可以发射具有与驱动电流IOLED相对应的亮度的光。
多个薄膜晶体管T1至T7可以包括半导体层，并且半导体层可以包括氧化物半导体材料。相应地，多个薄膜晶体管T1至T7可以是n沟道金属氧化物半导体场效应晶体管(NMOSFET)。
信号线可以包括被配置为传递第一扫描信号Sn的第一扫描线SL1、被配置为传递第二扫描信号Sn'的第二扫描线SL2、被配置为传递在前扫描信号Sn-1至第一初始化晶体管T4的在前扫描线SLp、被配置为将后续扫描信号Sn+1传递至第二初始化晶体管T7的后续扫描线SLn、被配置为将发射控制信号En传递至操作控制晶体管T5和发射控制晶体管T6的发射控制线EL以及与第一扫描线SL1交叉并被配置为传递数据信号Dm的数据线DL。
驱动电压线PL可以被配置为将第一电源电压ELVDD传递至驱动晶体管T1，第一初始化电压线VL1可以被配置为传递对驱动晶体管T1进行初始化的第一初始化电压Vint1，并且第二初始化电压线VL2可以被配置为传递对有机发光二极管OLED的第一电极进行初始化的第二初始化电压Vint2。
驱动晶体管T1的驱动栅电极可以通过第二节点N2连接至存储电容器Cst，驱动晶体管T1的源区和漏区中的任一个可以通过第一节点N1经由操作控制晶体管T5连接至驱动电压线PL，并且驱动晶体管T1的源区和漏区中的另一个可以通过第三节点N3经由发射控制晶体管T6电耦接至有机发光二极管OLED的像素电极。驱动晶体管T1可以根据开关晶体管T2的开关操作而接收数据信号Dm并将驱动电流IOLED供给至有机发光二极管OLED。
开关晶体管T2的开关栅电极可以连接至被配置为传递第一扫描信号Sn的第一扫描线SL1，开关晶体管T2的源区和漏区中的任何一个可以连接至数据线DL，并且开关晶体管T2的源区和漏区中的另一个可以经由操作控制晶体管T5连接至驱动电压线PL，同时通过第一节点N1连接至驱动晶体管T1。开关晶体管T2可以根据通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且可以执行通过第一节点N1将传递至数据线DL的数据信号Dm传递至驱动晶体管T1的开关操作。
补偿晶体管T3的补偿栅电极可以连接至第二扫描线SL2。补偿晶体管T3的源区和漏区中的任一个可以通过第三节点N3经由发射控制晶体管T6连接至有机发光二极管OLED的第一电极。补偿晶体管T3的源区和漏区中的另一个可以通过第二节点N2连接至存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。补偿晶体管T3可以根据通过第二扫描线SL2接收的第二扫描信号Sn'而导通以将驱动晶体管T1二极管连接。
第一初始化晶体管T4的第一初始化栅电极可以连接至在前扫描线SLp。第一初始化晶体管T4的源区和漏区中的任一个可以连接至第一初始化电压线VL1。第一初始化晶体管T4的源区和漏区中的另一个可以通过第二节点N2连接至存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极等。第一初始化晶体管T4可以根据通过在前扫描线SLp接收的在前扫描信号Sn-1而导通，并被配置为将第一初始化电压Vint1传递至驱动晶体管T1的驱动栅电极，以执行对驱动晶体管T1的驱动栅电极的电压进行初始化的初始化操作。
操作控制晶体管T5的操作控制栅电极可以连接至发射控制线EL。操作控制晶体管T5的源区和漏区中的任一个可以连接至驱动电压线PL，并且操作控制晶体管T5的源区和漏区中的另一个可以通过第一节点N1连接至驱动晶体管T1和开关晶体管T2。
发射控制晶体管T6的发射控制栅电极可以连接至发射控制线EL。发射控制晶体管T6的源区和漏区中的任一个可以通过第三节点N3连接至驱动晶体管T1和补偿晶体管T3，并且发射控制晶体管T6的源区和漏区中的另一个可以电耦接至有机发光二极管OLED的第一电极。
操作控制晶体管T5和发射控制晶体管T6可以根据通过发射控制线EL接收的发射控制信号En而同时导通，并且第一电源电压ELVDD可以被传递至有机发光二极管OLED以允许驱动电流IOLED流过有机发光二极管OLED。
第二初始化晶体管T7的第二初始化栅电极可以连接至后续扫描线SLn。第二初始化晶体管T7的源区和漏区中的任一个可以连接至有机发光二极管OLED的第一电极，并且第二初始化晶体管T7的源区和漏区中的另一个可以连接至第二初始化电压线VL2以接收第二初始化电压Vint2。第二初始化晶体管T7可以根据通过后续扫描线SLn接收的后续扫描信号Sn+1而导通，并且对有机发光二极管OLED的第一电极进行初始化。后续扫描线SLn可以与第一扫描线SL1相同。在这种情况下，对应的扫描线可以通过传递具有时间差的相同电信号而用作第一扫描线SL1和后续扫描线SLn。
第二初始化晶体管T7可以连接至第一扫描线SL1。然而，本公开不限于此，并且第二初始化晶体管T7可以连接至发射控制线EL并且可以根据发射控制信号En来驱动。
存储电容器Cst可以包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1通过第二节点N2连接至驱动晶体管T1的驱动栅电极，并且存储电容器Cst的第二电容器电极CE2连接至驱动电压线PL。存储电容器Cst可以存储与驱动晶体管T1的驱动栅电极的电压和第一电源电压ELVDD之间的差对应的电荷。
以下进一步描述根据本公开实施例的每个像素P的具体操作。
在初始化时段期间，当在前扫描信号Sn-1通过在前扫描线SLp供给时，第一初始化晶体管T4响应于在前扫描信号Sn-1而导通，并且驱动晶体管T1由从第一初始化电压线VL1供给的第一初始化电压Vint1初始化。
在数据编程时段期间，当第一扫描信号Sn和第二扫描信号Sn'分别通过第一扫描线SL1和第二扫描线SL2供给时，开关晶体管T2和补偿晶体管T3可以响应于第一扫描信号Sn和第二扫描信号Sn'而导通。然后驱动晶体管T1可以由可导通的补偿晶体管T3二极管连接并且可被正向偏置。然后，通过从自数据线DL供给的数据信号Dm中减小阈值电压而获得的补偿电压Dm+Vth(Vth是负(-)值)可以被施加至驱动晶体管T1的驱动栅电极。第一电源电压ELVDD和补偿电压Dm+Vth可以被施加至存储电容器Cst的两端，并且与两端之间的电压差相对应的电荷可以被存储在存储电容器Cst中。
在发射时段期间，操作控制晶体管T5和发射控制晶体管T6可以由从发射控制线EL供给的发射控制信号En导通。驱动电流IOLED可以根据驱动晶体管T1的驱动栅电极的电压与第一电源电压ELVDD之间的电压差而产生，并且驱动电流IOLED可以通过发射控制晶体管T6供给至有机发光二极管OLED。
在一个或多个实施例中，多个薄膜晶体管T1至T7可以具有包括氧化物半导体材料的半导体层。由于氧化物半导体具有高载流子迁移率和低泄露电流，因此即使驱动时间长，电压降可能也不会大。也就是说，因为即使在低频驱动期间图像的根据电压降的颜色改变可能也不会大，所以低频驱动是可能的。这样，由于氧化物半导体具有泄露电流小的优点，所以可以防止可能流过薄膜晶体管的栅电极的泄露电流，并且同时可以降低功耗。另一方面，氧化物半导体对光敏感，并且可能由于外部光而发生电流量等的变化。相应地，底部金属层BML可以吸收或反射外部光，使得可以防止或最小化入射至氧化物半导体的外部光。为此，当从垂直于基板100的上表面的方向观看时，底部金属层BML(图8)可以与半导体层1100(图9)重叠。
图7是示出包括在根据本公开的一个或多个实施例的显示装置中的像素中的晶体管或电容器等的位置的示意性布局图。图8至图12是示出诸如图7的晶体管或电容器等的部件的平面图(例如，当从正交于或垂直于基板的上表面的方向观看时)。图13是根据本公开的一个或多个实施例的显示装置的一部分的示意性截面图。
如图中所示，本公开的一个或多个实施例可以包括彼此相邻的第一像素P1和第二像素P2。如参考图7所述，第一像素P1和第二像素P2可以关于虚拟线对称。在一个实施例中，第一像素P1和第二像素P2可以具有相同的结构而不是对称的结构。第一像素P1可以包括第一像素电路PC1，并且第二像素P2可以包括第二像素电路PC2。在下文中，为了便于描述，以第一像素电路PC1为基础对一些导电图案进行描述，但这些导电图案也可以对称地位于第二像素电路PC2中。
如参考图13所述，如参考图8所述的底部金属层BML位于基板100上。必要时，包括氧化硅、氮化硅或氮氧化硅的基础缓冲层可以位于基板100和底部金属层BML之间。底部金属层BML可以包括诸如银、铜和/或铝等的金属。
底部金属层BML可以保护半导体层1100。此外，底部金属层BML可以用作如参考图5所述的第一延伸线DV1'、DV2'和DV3'或者第三延伸线DV1、DV2和DV3。这是因为底部金属层BML可以具有基本上在第二方向(y轴方向)上延伸的形状。也就是说，在显示区域DA的与第一外围区域PA1相邻的一部分中的像素中，底部金属层BML可以用作第一延伸线DV1'、DV2'和DV3'，并且在显示区域DA的与第二外围区域PA2相邻的一部分中的像素中，底部金属层BML可以用作第三延伸线DV1、DV2和DV3。在显示区域DA的中心的像素中，底部金属层BML可以不用作延伸线。
参考图13，底部金属层BML可以被缓冲层111覆盖。缓冲层111可以防止金属原子或杂质从基板100或底部金属层BML扩散到半导体层1100的现象。缓冲层111可以包括诸如氧化硅、氮化硅、氮氧化硅和/或氧化铝等的无机绝缘材料。
参考图9，半导体层1100可以被布置在缓冲层111之上。半导体层1100可以包括氧化物半导体材料。半导体层1100可以具有图案化形状。一种这样的可能的图案化形状在图9中示出，但是其他实施例可以利用不同的图案化形状。半导体层1100的图案化形状可以对应于布置多个薄膜晶体管T1至T7的位置。
参考图13，半导体层1100可以被栅绝缘膜113覆盖。栅绝缘膜113可以包括绝缘材料。例如，栅绝缘膜113可以包括氧化硅、氮化硅、氮氧化硅和/或氧化铝等。半导体层1100上方的栅层可以位于栅绝缘膜113上。
参考图10，栅层可以包括第一扫描线1210、驱动栅电极1220、发射控制线1230、在前扫描线1240、第二扫描线1250、第一初始化电压线1260以及延伸线连接层1270。在这些线当中，第一扫描线1210、发射控制线1230、在前扫描线1240、第二扫描线1250和第一初始化电压线1260可以具有基本上在第一方向(x轴方向)上延伸的形状，并且可以经过多个像素。当从垂直于基板100的方向观看时，第一扫描线1210、发射控制线1230、在前扫描线1240和第二扫描线1250的与半导体层1100重叠的部分可以对应于多个薄膜晶体管T1至T7。此外，与半导体层1100的分别对应于栅电极的部分相邻的部分可以是对应薄膜晶体管的源区和漏区。
例如，第一扫描线1210的与半导体层1100重叠的部分可以是开关晶体管T2的开关栅电极。第一扫描线1210的与半导体层1100重叠的另一部分可以是第二初始化晶体管T7的第二初始化栅电极。也就是说，第一扫描线1210可以用作如参考图6所述的第一扫描线SL1，并且也可以用作图6的后续扫描线SLn。第一扫描线1210可以通过传递具有时间差的电信号(可能相同的电信号)而用作第一扫描线SL1和后续扫描线SLn。
发射控制线1230的与半导体层1100重叠的部分可以是操作控制晶体管T5和发射控制晶体管T6的栅电极。发射控制线1230可以对应于如参考图6所述的发射控制线EL。
在前扫描线1240的与半导体层1100重叠的部分可以是第一初始化晶体管T4的第一初始化栅电极。在前扫描线1240可以对应于如参考图6所述的在前扫描线SLp。
第二扫描线1250的与半导体层1100重叠的部分可以是补偿晶体管T3的补偿栅电极。第二扫描线1250可以对应于图6的第二扫描线SL2。
第一初始化电压线1260可以通过接触孔1260CNT连接至其下方的半导体层1100。相应地，第一初始化电压Vint1可以被施加至第一初始化晶体管T4。第一初始化电压线1260可以对应于如参考图6所述的第一初始化电压线VL1。
可以是驱动晶体管T1的栅电极的驱动栅电极1220可以被布置为岛状。驱动栅电极1220可以用作存储电容器Cst的第一电容器电极CE1。
栅层可以包括金属、合金、导电金属氧化物和/或透明导电材料等。例如，栅层可以包括银(Ag)、包含Ag的合金、钼(Mo)、包含Mo的合金、铝(Al)、包含Al的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)和/或氧化铟锌(IZO)等。
参考图13，栅层可以被层间绝缘层119覆盖。层间绝缘层119可以包括绝缘材料。例如，层间绝缘层119可以包括氧化硅、氮化硅、氮氧化硅和/或氧化铝等。
参考图11，层间绝缘层119上方的第一金属层1600包括第二延伸线1610、第一传送层1620、第二初始化电压线1630、第二传送层1640、第三传送层1660和第四传送层1670。
第二延伸线1610可以用作参考图5所述的第二延伸线DH1、DH2和DH3，因为第二延伸线1610可以具有基本上在第一方向(x轴方向)上延伸的形状。也就是说，第二延伸线1610可以穿过显示区域DA的与第一外围区域PA1和第二外围区域PA2接触的部分中的像素。在位于显示区域DA的中心的像素中，第二延伸线1610可以不存在。
第一传送层1620可以通过接触孔1620CNT电耦接至其下方的半导体层1100。第一传送层1620可以将来自上面的数据线1710(图12)的数据信号Dm传送至半导体层1100。
第二初始化电压线1630可以对应于如参考图6所述的第二初始化电压线VL2。第二初始化电压线1630具有基本上在第一方向(x轴方向)上延伸的形状，并且可以穿过多个像素。第二初始化电压线1630可以通过接触孔1630CNT电耦接至其下方的第二初始化晶体管T7的半导体层，并且可以传送第二初始化电压Vint2。
第二传送层1640的一侧可以通过接触孔1640CNT1电耦接至半导体层1100，并且可以电耦接至补偿晶体管T3和第一初始化晶体管T4的半导体层。第二传送层1640的另一侧可以通过接触孔1640CNT2电耦接至驱动栅电极1220。
第三传送层1660可以在第一方向(x轴方向)上延伸并且可以穿过多个像素。第三传送层1660可以通过接触孔1660CNT电耦接至操作控制晶体管T5的半导体层1100。相应地，第三传送层1660可以将来自驱动电压线1730(图12)的第一电源电压ELVDD传送至操作控制晶体管T5的半导体层1100。此外，第三传送层1660可以与是第一电容器电极的驱动栅电极1220部分重叠以用作第二电容器电极。
第四传送层1670可以通过接触孔1670CNT电耦接至其下方的半导体层1100，并且可以电耦接至发射控制晶体管T6的半导体层。第四传送层1670可以将来自发射控制晶体管T6的驱动电流传送至有机发光二极管OLED。
第一金属层1600可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一金属层1600可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlN、W、WN、Cu、Ni、Cr、CrN、Ti、Ta、Pt、Sc、ITO和/或IZO等。
参考图13，第一金属层1600可以被第一平坦化层121覆盖。第一平坦化层121可以包括有机绝缘材料。例如，第一平坦化层121可以包括苯并环丁烯(BCB)、六甲基二硅氧烷(HDMSO)、诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用商业聚合物、具有苯酚基团的聚合物衍生物、丙烯酸聚合物、诸如聚酰亚胺的酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟聚合物、对二甲苯聚合物、乙烯醇聚合物和/或其混合物。在一个或多个实施例中，第一金属层1600可以被除第一平坦化层121之外的通用绝缘层覆盖。
如参考图12所述的，第二金属层1700可以位于覆盖第一金属层1600的绝缘层(或第一平坦化层121)上方。第二金属层1700可以包括数据线1710、驱动电压线1730和第五传送层1740。
数据线1710可以在第二方向(y轴方向)上延伸。数据线1710可以对应于如参考图6所述的数据线DL。数据线1710可以通过接触孔1710CNT电耦接至第一传送层1620。数据信号Dm可以通过数据线1710和第一传送层1620传送至半导体层1100。
驱动电压线1730可以在第二方向(y轴方向)上延伸。驱动电压线1730可以对应于如参考图6所述的驱动电压线PL。驱动电压线1730可以提供第一电源电压ELVDD。驱动电压线1730可以通过接触孔1730CNT电耦接至可以是第二电容器电极的第三传送层1660，使得第一电源电压ELVDD可以被传送至第二电容器电极和操作控制晶体管T5。
驱动电压线1730可以在彼此相邻的第一像素电路PC1和第二像素电路PC2中共享，如参考图12所述的。必要时，驱动电压线1730可以被布置到第一像素电路PC1和第二像素电路PC2中的每一个。
第五传送层1740可以通过接触孔1740CNT1电耦接至其下方的第四传送层1670。此外，第五传送层1740可以通过上面的接触孔1740CNT2电耦接至有机发光二极管OLED的像素电极210(图13)。相应地，驱动电流可以被传送到像素电极210。
第二金属层1700可以被第二平坦化层123覆盖，如参考图13所述的。第二平坦化层123可以包括有机绝缘材料。例如，第二平坦化层123可以包括BCB、聚酰亚胺、HDMSO、诸如PMMA或PS的通用商业聚合物、具有苯酚基团的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟聚合物、对二甲苯聚合物、乙烯醇聚合物和/或其混合物。
有机发光二极管OLED可以位于第二平坦化层123上。有机发光二极管OLED可以包括是第一电极的像素电极210、包括发射层的中间层220、是第二电极的对电极230。
像素电极210可以包括(半)透明电极或反射电极。像素电极210可以包括包含Ag、镁(Mg)、Al、Pt、金(Au)、Ni、钕(Nd)、铱(Ir)、Cr和/或其化合物等的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由ITO、IZO、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝(AZO)组成的组中的至少一种。例如，像素电极210可以具有ITO/Ag/ITO的多层结构。
像素限定膜125可以位于第二平坦化层123上。像素限定膜125可以通过增大像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止在像素电极210的边缘处产生电弧等。像素限定膜125可以通过旋涂方法等由选自包括聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和/或酚醛树脂的组中的一种或多种有机绝缘材料来形成。
有机发光二极管OLED的中间层220可以位于由像素限定膜125形成的开口OP中。有机发光二极管OLED的发射区域EA可以由开口OP限定。
中间层220可以包括发射层。发射层可以包括发射红光、绿光、蓝光、白光或其他颜色的光的荧光材料或磷光材料。发射层可以包括低分子有机材料或聚合物有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL)等的功能层可以进一步位于发射层上方或下方。功能层不仅可以位于开口OP中，而且可以一体地形成为遍及多个像素的单体。
对电极230可以是透明电极或反射电极。例如，对电极230可以是透明或半透明电极，并且包括具有小的功函数且包括锂(Li)、钙(Ca)、氟化锂(LiF)、Al、Ag、Mg和/或其化合物的金属膜。此外，可以进一步包括位于金属膜上方的诸如ITO、IZO、ZnO或In2O3等的透明导电氧化物(TCO)膜。对电极230可以跨显示区域DA的整个表面一体地形成，并且可以位于中间层220和像素限定膜125上。
如参考图5所述的，第一数据线DL1可以在第一外围区域PA1中电耦接至第一延伸线DV1'。也就是说，如参考图12所述的数据线1710在延伸到第一外围区域PA1之后可以在第一外围区域PA1中电耦接至如参考图8所述用作第一延伸线DV1'的底部金属层BML。图13示出在第一外围区域PA1中，包括在第二金属层1700中的数据线1710通过附加接触孔1710ACNT电耦接至包括在其下方的第一金属层1600中的第二外连接层1680，第二外连接层1680通过接触孔1680CNT电耦接至包括在其下方的栅层中的第一外连接层1280，并且第一外连接层1280通过形成在缓冲层111和栅绝缘膜113中的接触孔1280CNT电耦接至其下方的底部金属层BML。
可以用作第一延伸线DV1'的底部金属层BML可以在如以上参考图5所述延伸到显示区域DA中之后电耦接至包括在第一金属层1600中的第二延伸线1610。在图11中所示的像素中，第二延伸线1610不电耦接至底部金属层BML。然而，显示装置包括其中第二延伸线1610通过限定在像素中的接触孔(未示出)而电耦接至底部金属层BML的像素。在后一种情况下，第二延伸线1610的一部分1610P可以通过限定在层间绝缘层119中的接触孔电耦接至包括在栅层中的延伸线连接层1270，并且延伸线连接层1270可以通过限定在缓冲层111和栅绝缘膜113中的接触孔电耦接至底部金属层BML的一部分BMLP。这里，底部金属层BML可以指如参考图5所述的第三延伸线DV1。如参考图5所述的，第三延伸线DV1可以在与第一延伸线DV1'的延伸方向平行的延伸方向上延伸。
在根据一个或多个实施例的显示装置的情况下，在包括氧化物半导体材料的半导体层1100被底部金属层BML所保护的同时，底部金属层BML可以被用作延伸线，这允许减小外围区域PA的面积。
如参考图5所述的，第一输入线IL1可以电耦接至包括在底部金属层BML中的第三延伸线DV1。此时，如参考图13等所述的，因为底部金属层BML是最靠近基板100的金属层，所以第一输入线IL1可以位于第三延伸线DV1之上，如参考图5所述的。如有必要，第一输入线IL1可以例如位于栅层位于其上的层上，可以位于第一金属层1600位于其上的层上，或者可以位于第二金属层1700位于其上的层上。
此外，如参考图5所述的，第二数据线DL2可以具有从显示区域DA延伸到第二外围区域PA2的形状，并且可以电耦接至第二输入线IL2。此时，如参考图5所述的，第二输入线IL2可以位于第二数据线DL2下方。在这样的实施例中，第二输入线IL2可以例如与栅层位于同一层上，或者可以与第一金属层1600位于同一层上。当第二输入线IL2与第二金属层位于同一层上时，第二输入线IL2可以与第二数据线DL2位于同一层上，并且因此第二输入线IL2和第二数据线DL2可以一体地形成为单体。
第一输入线IL1和第二输入线IL2可以位于同一层上。例如，第一输入线IL1和第二输入线IL2可以位于栅层被布置或设置在其上的层上，或者可以位于第一金属层被布置在其上的层上。
在描述一些实施例时，第二延伸线1610可以被描述为位于第一金属层1600中，但本公开不限于此。例如，参考图14，图14是示意性示出包括在根据本公开的一个或多个实施例的显示装置中的一层的平面图，底部金属层BML可以包括位于显示区域DA中并且在第一方向(x轴方向)上延伸的第二延伸线BMLH。也就是说，底部金属层BML可以用作第二延伸线DH1和第三延伸线DV1，同时用作第一延伸线DV1'(图5)。图14示出底部金属层BML可以用作基本上在第二方向(y轴方向)上从第一外围区域PA1延伸到第一像素P1的第一延伸线DV1'(图5)，并且可以用作在第一方向(x轴方向)上从第一像素P1延伸到第二像素P2的第二延伸线DH1(图5)。位于第二外围区域PA2附近的显示区域DA中的底部金属层BML可以具有类似于第一像素P1中的底部金属层BML的形状以用作第三延伸线DV1(图5)。因此，底部金属层BML可以包括第一延伸线、第二延伸线和第三延伸线。在一个或多个实施例中，第一延伸线、第二延伸线和第三延伸线可以是一体的。此外，如参考图5所述的，第一输入线IL1可以通过第一接触孔CNT1电耦接至第三延伸线，同时位于底部金属层BML中的第三延伸线之上。
作为参考，当制造如图13中所示的显示装置时，显示装置可以通过使用不同数量的掩模操作(例如，较少数量的掩模操作)来制造。
首先，可以执行如参考图8所述的在基板100上形成金属层并图案化金属层以形成底部金属层BML的第一掩模操作，并且缓冲层111可以形成在基板100的表面上，并且例如跨基板的整个表面形成。下文中，可以执行如参考图9所述的在缓冲层111上形成氧化物半导体材料并且图案化氧化物半导体材料以形成半导体层1100的第二掩模操作，并且栅绝缘膜113可以形成在基板100的整个表面上。然后，可以执行在栅绝缘膜113和缓冲层111中形成用于第一外连接层1280的接触孔的第三掩模操作。接触孔可以暴露其下方的底部金属层BML的一部分。当形成用于第一外连接层1280的接触孔时，可以同时形成接触孔1260CNT(图10)。
下文中，可以执行如参考图10所述的在栅绝缘膜113上形成金属层并且图案化金属层以形成栅层的第四掩模操作，并且层间绝缘层119可以被形成在基板100的整个表面上。此外，可以执行形成接触孔1620CNT、1630CNT、1640CNT1、1640CNT2、1660CNT、1670CNT和1680CNT的第五掩模操作，并且可以执行如参考图11所述的在层间绝缘层119上形成金属层并且图案化金属层以形成第一金属层1600的第六掩模操作。然后，可以执行形成第一平坦化层121并且在第一平坦化层121中形成接触孔1710ACNT、1710CNT、1740CNT1、1730CNT的第七掩模操作。
此外，如参考图12所述的，执行在第一平坦化层121上形成金属层并且图案化金属层以形成第二金属层1700的第八掩模操作。然后，可以执行在基板100的表面(例如基板100的整个表面)上形成第二平坦化层123并且然后在第二平坦化层123中形成接触孔1740CNT2的第九掩模操作。此外，可以执行在第二平坦化层123上形成导电层并且图案化导电层以形成像素电极210的第十掩模操作。然后，可以执行形成绝缘层并在绝缘层中形成开口OP以形成像素限定膜125的第十一掩模操作。
如上所述，在根据一个或多个实施例的显示装置的情况下，通过形成底部金属层BML以具有第一延伸线、第二延伸线和/或第三延伸线，可以制造具有减小的外围区域PA的面积的显示装置，而不会增加掩模操作的数量至超过11次。在一个或多个实施例中，根据本公开的显示装置可以用少于11次掩模操作来制造。
根据如上所述形成的本公开实施例，可以形成其中外围区域的面积减小同时具有简单结构的显示装置。本公开的范围不受这些效果的限制。
应理解，本文描述的本公开实施例应仅在描述性意义上考虑，而不是出于限制的目的。在每个实施例内的特征或方面的描述通常应当被认为可用于其他实施例中的其他类似的特征或方面。尽管结合附图描述了本公开的一个或多个实施例，但是本领域普通技术人员应理解，可以在不超出所附权利要求所限定的精神和范围及其等同的情况下，进行形式上和细节上的各种改变。

Claims (10)

1.一种显示装置，包括：
基板；
底部金属层，位于所述基板上，并且包括从显示区域外部的外围区域延伸到所述显示区域中的第一延伸线；
半导体层，位于所述底部金属层上；
栅层，位于所述半导体层上；
第一金属层，位于所述栅层上；以及
第二金属层，位于所述第一金属层上，并且包括第一数据线，所述第一数据线从所述外围区域延伸到所述显示区域中，并且在所述外围区域中电耦接至所述第一延伸线。
2.根据权利要求1所述的显示装置，其中所述第一金属层包括位于所述显示区域中的第二延伸线，所述第二延伸线电耦接至所述第一延伸线并在与所述第一延伸线的延伸方向交叉的延伸方向上延伸。
3.根据权利要求2所述的显示装置，其中所述底部金属层进一步包括：
第三延伸线，从所述显示区域延伸到所述外围区域，并且电耦接至所述第二延伸线。
4.根据权利要求3所述的显示装置，其中所述第三延伸线在与所述第一延伸线的所述延伸方向平行的延伸方向上延伸。
5.根据权利要求3所述的显示装置，进一步包括：
第一输入线，在所述外围区域中位于所述第三延伸线上，所述第一输入线电耦接至所述第三延伸线。
6.根据权利要求5所述的显示装置，进一步包括：
第二输入线，在所述外围区域中位于所述第二金属层下方，
其中所述第二金属层进一步包括第二数据线，所述第二数据线从所述外围区域延伸到所述显示区域中，并且在所述外围区域中电耦接至所述第二输入线。
7.根据权利要求6所述的显示装置，其中所述第一输入线和所述第二输入线与所述栅层位于同一层上。
8.根据权利要求6所述的显示装置，其中所述第一输入线和所述第二输入线与所述第一金属层位于同一层上。
9.根据权利要求1至8中任一项所述的显示装置，其中在平面图中，所述底部金属层与所述半导体层重叠。
10.根据权利要求9所述的显示装置，其中所述半导体层包括氧化物半导体材料。
CN202111269412.1A 2020-11-05 2021-10-29 显示装置 Pending CN114447049A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0147079 2020-11-05
KR1020200147079A KR20220061335A (ko) 2020-11-05 2020-11-05 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN114447049A true CN114447049A (zh) 2022-05-06

Family

ID=81362268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111269412.1A Pending CN114447049A (zh) 2020-11-05 2021-10-29 显示装置

Country Status (3)

Country Link
US (2) US11751441B2 (zh)
KR (1) KR20220061335A (zh)
CN (1) CN114447049A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220077323A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667783B2 (en) 2000-01-21 2003-12-23 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
KR101901251B1 (ko) 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
WO2015092945A1 (ja) 2013-12-20 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置
KR102141948B1 (ko) 2013-12-31 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR102460555B1 (ko) 2018-01-03 2022-10-31 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220061335A (ko) 2022-05-13
US20230413620A1 (en) 2023-12-21
US20220140042A1 (en) 2022-05-05
US11751441B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
KR20170002730A (ko) 유기 발광 표시 장치
CN111668260A (zh) 显示面板
US20230263009A1 (en) Display device
US20230413620A1 (en) Display apparatus
US11217652B2 (en) Display device with fan-out lines in reduced peripheral area
CN112909047A (zh) 显示装置
KR102394650B1 (ko) 유기발광 표시장치
KR20210041163A (ko) 표시장치
CN113809122A (zh) 显示装置
KR20220110396A (ko) 디스플레이 장치
KR20210131508A (ko) 디스플레이 장치
CN217444398U (zh) 显示装置
US11569333B2 (en) Display apparatus with pixel electrode having step top surface within contact hole
CN217562573U (zh) 显示装置
US20220320253A1 (en) Display apparatus
CN218513458U (zh) 显示设备
US20220149140A1 (en) Display device
US20240008321A1 (en) Display apparatus
KR20240018016A (ko) 디스플레이 장치
KR20230055471A (ko) 디스플레이 장치
CN117042503A (zh) 显示装置
KR20240044581A (ko) 디스플레이 장치
KR20230049190A (ko) 디스플레이 장치
CN116896926A (zh) 显示装置
KR20230110424A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination