CN114420665A - 半导体器件及半导体器件的制作方法 - Google Patents

半导体器件及半导体器件的制作方法 Download PDF

Info

Publication number
CN114420665A
CN114420665A CN202210078010.1A CN202210078010A CN114420665A CN 114420665 A CN114420665 A CN 114420665A CN 202210078010 A CN202210078010 A CN 202210078010A CN 114420665 A CN114420665 A CN 114420665A
Authority
CN
China
Prior art keywords
chip
embedded part
lead frame
semiconductor device
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210078010.1A
Other languages
English (en)
Inventor
玄永星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Huayao Semiconductor Co ltd
Original Assignee
Jilin Huayao Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Huayao Semiconductor Co ltd filed Critical Jilin Huayao Semiconductor Co ltd
Priority to CN202210078010.1A priority Critical patent/CN114420665A/zh
Publication of CN114420665A publication Critical patent/CN114420665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本申请提供一种半导体器件及半导体器件的制造方法，所述半导体器件包括：引线框架，所述引线框架具有至少一部分载片区；焊接于所述载片区的埋置部件，所述埋置部件在所述引线框架上的正投影不超出所述载片区；焊接于所述埋置部件上的芯片，所述埋置部件在所述引线框架上的正投影位于所述芯片在所述引线框架上的正投影之内。如此，由于本申请在引线框架和芯片之间增设了具有一定厚度的埋置部件，在焊接过程中，从芯片下方溢出的焊料会因为重力作用沿埋置部件的边缘向下流动，从而可以有效避免溢出焊料对芯片的影响导致的功率器件出现参数不良及早期失效的问题。

Description

半导体器件及半导体器件的制作方法
技术领域
本申请涉及半导体器件领域，具体而言，涉及一种半导体器件及半导体器件的制作方法。
背景技术
随着电子设备技术的不断发展，对电子设备便携性的要求越来越高。相应地，对电子设备中所使用的半导体器件的体积要求也越来越高。为了减少半导体器件的体积，在一些半导体器件中采用了引线框架。引线框架作为一种半导体集成电路的芯片载体，可以将芯片内部电路的引出端与外引线电气连接。目前通常采用芯片邦定(Die Bond)工艺，将芯片焊接至引线框架。但是，焊接过程中焊料会可能从芯片下表面边缘溢出，在一些情况下若溢出的焊料达到一定高度，可能对玻璃钝化芯片(双台面芯片)、厚度较薄芯片(如IGBT芯片)器件会产生影响，导致器件出现参数不良及早期失效等问题。
发明内容
为了克服现有技术中的上述不足，本申请的目的在于提供一种半导体器件，所述半导体器件包括：
引线框架，所述引线框架具有至少一部分载片区；
焊接于所述载片区的埋置部件，所述埋置部件在所述引线框架上的正投影不超出所述载片区；
焊接于所述埋置部件上的芯片，所述埋置部件在所述引线框架上的正投影位于所述芯片在所述引线框架上的正投影之内。
在一些可能的实现方式中，所述埋置部件为金属材料。
在一些可能的实现方式中，所述埋置部件为殷瓦合金。
在一些可能的实现方式中，所述芯片与所述埋置部件接触的一面具有下表面电极区；所述下表面电极区为矩形，所述埋置部件为矩形，所述埋置部件的边长为所述下表面电极区对应位置边长的0.8到0.9倍。
在一些可能的实现方式中，所述埋置部件的厚度为150微米到250微米。
在一些可能的实现方式中，所述埋置部件与所述芯片接触的一面具有表面镀镍层。
本申请的另一目的在于提供一种半导体器件的制作方法，所述方法包括：
提供一引线框架，所述引线框架具有至少一部分载片区；
在所述载片区焊接埋置部件，所述埋置部件在所述引线框架上的正投影不超出所述载片区；
在所述埋置部件上焊接芯片，所述埋置部件在所述引线框架上的正投影位于所述芯片在所述引线框架上的正投影之内。
在一些可能的实现方式中，所述在所述载片区焊接埋置部件的步骤，包括：
采用丝网漏印的方式在所述载片区印制形成焊料层；
采用芯片邦定设备将所述埋置部件焊接至所述焊料层上。
在一些可能的实现方式中，所述采用丝网漏印的方式在所述载片区印制形成焊料层的步骤，包括：
所述采用丝网漏印的方式在所述载片区印制形成550微米到100微米的焊料层。
在一些可能的实现方式中，所述在所述埋置部件上焊接芯片的步骤，包括：
采用芯片邦定设备将通过点锡、压模或画锡工艺将所述芯片焊接至所述埋置部件上。
相对于现有技术而言，本申请具有以下有益效果：
本申请提供一种半导体器件及半导体器件的制造方法，通过在引线框架和芯片之间增设了具有一定厚度的埋置部件，在焊接过程中，从芯片下方溢出的焊料会因为重力作用沿埋置部件的边缘向下流动，从而可以有效地避免了溢出焊料对芯片的影响导致的功率器件出现参数不良及早期失效。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中的一种半导体器件的示意图；
图2为本申请实施例提供的半导体器件的示意图；
图3为本申请实施例提供的埋置部件的外形示意图之一；
图4为本申请实施例提供的埋置部件的外形示意图之二；
图5为本申请实施例提供的半导体器件制造方法的步骤流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参照图1，图1为现有技术中采用引线框架的半导体器件的示意图，该半导体器件包括引线框架910及焊接于引线框架上的芯片920。其中，由于焊接过程中可能会有焊料930从芯片下表面溢出，在一些情况下若溢出的焊料930达到一定高度，可能对芯片的工作性能产生影响。
有鉴于此，本实施例提供一种半导体器件及半导体器件的制造方法，以减少焊接过程中溢出焊料对芯片的影响，下面对本实施例提供的方案进行详细解释。
请参照图2，图2为本实施例提供的一种半导体器件的示意图，该半导体器件主要可以包括引线框架110、焊接于所述引线框架110的载片区的埋置部件210及焊接于所述埋置部件210上的芯片310。
所述引线框架100为所述芯片310的载体，所述引线框架110可以通过键合材料(金丝、铝丝、铜丝)将所述芯片310内部的电路引出从而与外部引线电性连接，形成电气回路。所述引线框架110起到了和外部导线连接的桥梁作用。所述引线框架110具有至少一部分载片区，所述载片区的形状与所述芯片310相符，所述载片区为用于设置所述芯片310的区域。示例性地，所述芯片310的形状可以为矩形，所述载片区的形状也可以为矩形。
所述埋置部件210具有一定的厚度，例如所述埋置部件210可以为片状。所述埋置部件210被焊接至所述引线框架110后，所述埋置部件210在所述引线框架110上的正投影不超出所述载片区。所述埋置部件210的形状与所述芯片310相符。示例性地，所述芯片310的形状为矩形，所述埋置部件210的形状也为矩形。
并且，所述埋置部件210在所述引线框架110上的正投影不超出所述芯片310在所述引线框架110上的正投影。示例性地，所述芯片310在所述引线框架110上的正投影为方形，所述埋置部件210在所述引线框架110上的正投影也为方形，所述埋置部件210在所述引线框架110上的正投影的面积小于所述芯片310在所述引线框架110上的正投影的面积，且所述埋置部件210在所述引线框架110上的正投影与所述芯片310在所述引线框架110上的正投影重合。优选地，所述埋置部件210在所述引线框架110上的正投影位于所述芯片310在所述引线框架110上的正投影的之内，并位于中心位置。
基于上述设计，由于在所述芯片310和所述引线框架110之间增设了所述埋置部件210，由于所述埋置部件210具有一定厚度，从而增加了所述芯片310与所述引线框架110表面之间的距离。如此，在将所述芯片310焊接至所述埋置部件210上时，从所述芯片310下表面溢出的焊料410可以沿所述埋置部件210的边缘往下流动，从而有效地避免了溢出焊料410对芯片310的影响而导致的功率器件出现参数不良及早期失效的问题。
在一些实现方式中，所述埋置部件210为可以为金属材料。例如，所述埋置部件210可以为具有一定厚度的金属片。
进一步地，为了避免焊接过程中所述埋置部件210受热变形对所述引线框架110或所述芯片310等其他部件造成损伤，在本实施例中所述埋置部件210可以为热膨胀系数比较低的金属材料，例如，所述埋置部件210可以为由殷瓦合金(invar)支撑的片状结构。
在一些实现方式中，所述芯片310与所述埋置部件210接触的一面具有下表面电极区，所述下表面电极区的面积可以略小于所述芯片310的整个下表面。在一个例子中，所述下表面电极区为矩形，所述埋置部件210为矩形，所述埋置部件210的边长为所述下表面电极区对应位置边长的0.8到0.9倍。
示例性地，所述芯片310在所述引线框架110上的正投影为方形，所述芯片310在所述引线框架110上的正投影的边长为E，所述芯片310的所述下表面电极区在所述引线框架110上的正投影也为方形，所述下表面电极区在所述引线框架110上的正投影的边长为E1，并且E>E1。所述埋置部件210在所述引线框架110上的正投影为方形，所述埋置部件210在所述引线框架110上的正投影的边长为D，D＝0.85*E1。如此，可以保证在焊接过程中从所述芯片310下表面溢出的焊料410不会包裹或超出到所述芯片310的侧边。
经发明人研究发现，若所述埋置部件210的厚度过小，可能导致所述芯片310与所述引线框架110之间的表面之间的距离不足，无法保证焊料410不溢出至所述芯片310的侧边；若所述埋置部件210的厚度过大，可能导致整个半导体器件的厚度过大。有鉴于此，经试验数据分析，在本实施例的一些实现方式中，所述埋置部件210的厚度可以设置为150微米到250微米，优选地，可以设置为200微米。如此，既可以保证所述芯片310与所述引线框架110的表面之间具有足够的距离，又不会过多地增加所述半导体器件的整体厚度。
在一些实现方式中，为了保证所述芯片310能够稳固地焊接在所述埋置部件210上，所述埋置部件210与所述芯片310接触的一面具有表面镀镍层。
在一些可能的实现方式中，请参照图3，为了在有限的焊接时间内保证溢出的焊料能顺利地沿所述埋置部件210的边缘向下流动，所述埋置部件210的每个侧面可以设置有至少一个导流槽，用于在焊接所述芯片的过程中，对从所述芯片下表面溢出的焊料进行导流。如此，在焊接所述芯片310的过程中，从所述芯片310下表面溢出的焊料410到达所述埋置部件210的边缘时，因为所述导流槽的存在，可以使溢出的所述焊料更快速地沿所述导流槽向下流动。
进一步地，请参照图4，所述埋置部件210在所述引线框架110上的正投影的整体形状为方形，并且该正投影的方形的每条边均为锯齿状的线条。如此，可以减少焊接所述芯片310时从所述芯片310下表面溢出的焊料在所述埋置部件210边缘的张力，从而更有利于溢出的焊料沿所述埋置部件210的边缘向下流动。
请参照图5，本实施例还提供一种半导体器件的制作方法，下面对该方法的各个步骤进行详细解释。
步骤S100，提供一引线框架110，所述引线框架110具有至少一部分载片区。
步骤S200，在所述载片区焊接埋置部件210，所述埋置部件210在所述引线框架110上的正投影位于所述载片区之内。
在一些可能的实现方式中，可以采用丝网漏印的方式在所述载片区印制形成焊料层410。利用丝网漏印技术可以实现精准控制焊料的长度、宽度及厚度，保证所述焊料层410能够形成于所述载片区的中间位置。
然后采用芯片310邦定设备将所述埋置部件210焊接至所述焊料层410上。使用芯片310邦定设备能够更精准地控制埋置部件210的焊接位置及焊接焊料的厚度，在焊接所述埋置部件210时尽量减少焊接材料的溢出。
具体地，经发明人大量实验发现，在采用丝网漏印的方式在所述载片区印制形成所述焊料层410时，形成50～100μm的焊料层410可以保证焊接质量并可以尽量减少从所述芯片310下表面溢出的焊料。
步骤S300，在所述埋置部件210上焊接芯片310，所述埋置部件210在所述引线框架110上的正投影位于所述芯片310在所述引线框架110上的正投影之内。
具体地，在本实施例中，可以采用芯片310邦定设备将通过点锡、压模或画锡工艺将所述芯片310焊接至所述埋置部件210上。
如此，在焊接所述芯片310时即便有少许焊料410出现溢料，由于所述芯片310硅基的疏锡性、熔化的锡的表面张力及重力的作用，溢出的所述焊料410只能沿所述埋置部件210的边缘向下流动，从而有效地避免了溢出所述焊料410对所述芯片310的影响导致的功率器件出现参数不良及早期失效的问题。
综上所述，本申请提供一种半导体器件及半导体器件的制造方法，在引线框架和芯片之间增设了具有一定厚度的埋置部件，在焊接芯片时，将芯片焊接至埋置部件上。如此，在焊接过程中，从芯片下方溢出的焊料会因为重力作用沿埋置部件的边缘向下流动，又因为埋置部件具有一定高度，可以有效地避免了溢出焊料对芯片的影响导致的功率器件出现参数不良及早期失效的问题。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种半导体器件，其特征在于，所述半导体器件包括：
引线框架，所述引线框架具有至少一部分载片区；
焊接于所述载片区的埋置部件，所述埋置部件在所述引线框架上的正投影不超出所述载片区；
焊接于所述埋置部件上的芯片，所述埋置部件在所述引线框架上的正投影位于所述芯片在所述引线框架上的正投影之内。
2.根据权利要求1所述的半导体器件，其特征在于，所述埋置部件为金属材料。
3.根据权利要求2所述的半导体器件，其特征在于，所述埋置部件为殷瓦合金。
4.根据权利要求1所述的半导体器件，其特征在于，所述芯片与所述埋置部件接触的一面具有下表面电极区；所述下表面电极区为矩形，所述埋置部件为矩形，所述埋置部件的边长为所述下表面电极区对应位置边长的0.8到0.9倍。
5.根据权利要求1所述的半导体器件，其特征在于，所述埋置部件的厚度为150微米到250微米。
6.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述埋置部件的侧面设置有至少一个导流槽，用于在焊接所述芯片的过程中，对从所述芯片下表面溢出的焊料进行导流。
7.一种半导体器件的制作方法，其特征在于，用于制作权利要求1-6任意一项所述的半导体器件，所述方法包括：
提供一引线框架，所述引线框架具有至少一部分载片区；
在所述载片区焊接埋置部件，所述埋置部件在所述引线框架上的正投影不超出所述载片区；
在所述埋置部件上焊接芯片，所述埋置部件在所述引线框架上的正投影位于所述芯片在所述引线框架上的正投影之内。
8.根据权利要求7所述的方法，其特征在于，所述在所述载片区焊接埋置部件的步骤，包括：
采用丝网漏印的方式在所述载片区印制形成焊料层；
采用芯片邦定设备将所述埋置部件焊接至所述焊料层上。
9.根据权利要求8所述的方法，其特征在于，所述采用丝网漏印的方式在所述载片区印制形成焊料层的步骤，包括：
所述采用丝网漏印的方式在所述载片区印制形成50微米到100微米的焊料层。
10.根据权利要求7所述的方法，其特征在于，所述在所述埋置部件上焊接芯片的步骤，包括：
采用芯片邦定设备通过点锡、压模或画锡工艺将所述芯片焊接至所述埋置部件上。
CN202210078010.1A 2022-01-24 2022-01-24 半导体器件及半导体器件的制作方法 Pending CN114420665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210078010.1A CN114420665A (zh) 2022-01-24 2022-01-24 半导体器件及半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210078010.1A CN114420665A (zh) 2022-01-24 2022-01-24 半导体器件及半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN114420665A true CN114420665A (zh) 2022-04-29

Family

ID=81276822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210078010.1A Pending CN114420665A (zh) 2022-01-24 2022-01-24 半导体器件及半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN114420665A (zh)

Similar Documents

Publication Publication Date Title
EP0320244B1 (en) Electrical contact bump and a package provided with the same
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
JP3157134B2 (ja) 回路基板への電子コンポーネントの実装
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
TWI409926B (zh) 導線架
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11437333B2 (en) Packaged semiconductor device with a reflow wall
US11776929B2 (en) Semiconductor device and lead frame member
US10405419B2 (en) Wiring substrate and method for manufacturing said wiring substrate
US6617200B2 (en) System and method for fabricating a semiconductor device
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
US20080135939A1 (en) Fabrication method of semiconductor package and structure thereof
CN114420665A (zh) 半导体器件及半导体器件的制作方法
CN112969279A (zh) 一种集成陶瓷薄膜电路的印制电路板及其制造方法
JP4065145B2 (ja) 電子部品用ソケットの製造方法
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
JP3010812B2 (ja) 半導体装置
JP4110421B2 (ja) 半導体装置の製造方法
JP2009038126A (ja) 半導体装置およびその製造方法
JP4561670B2 (ja) 電子装置の実装構造および電子装置の実装方法
JPH0837254A (ja) 電子回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination