CN114388529A - 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 - Google Patents

包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 Download PDF

Info

Publication number
CN114388529A
CN114388529A CN202210059549.2A CN202210059549A CN114388529A CN 114388529 A CN114388529 A CN 114388529A CN 202210059549 A CN202210059549 A CN 202210059549A CN 114388529 A CN114388529 A CN 114388529A
Authority
CN
China
Prior art keywords
layer
tunneling layer
annealing
memory device
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210059549.2A
Other languages
English (en)
Inventor
刘松
沈超
陈德建
汪文婷
黄欣欣
许芷萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210059549.2A priority Critical patent/CN114388529A/zh
Publication of CN114388529A publication Critical patent/CN114388529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

公开了存储器件及其制造方法的实施例。在示例中，一种存储器件，包括：衬底；存储堆叠体；以及沟道结构。所述存储堆叠体包括在所述衬底之上的交错的导体层和电介质层。所述沟道结构延伸通过所述存储堆叠体到达所述衬底中，并且包括功能层，所述功能层包括隧穿层，所述隧穿层的氮重量百分比不大于约28％。

Description

包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形 成方法
本申请是申请日为2020年1月14日，名称为“包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法”，申请号为202080000132.8的发明专利申请的分案申请。
技术领域
本公开的实施例涉及三维(3D)存储器件及其重量百分比和制造方法。
背景技术
通过改进工艺技术、电路设计、编程算法、和制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，平面存储单元的存储密度接近上限。
三维(3D)存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储器阵列和用于控制信号来往于存储器阵列的外围设备。
发明内容
于此公开了包括具有经调节的氮重量百分比的隧穿层的沟道结构的实施例及其制造方法。
在一个示例中，一种存储器件，包括：衬底；存储堆叠体；以及沟道结构。所述存储堆叠体包括在所述衬底之上的交错的导体层和电介质层。所述沟道结构延伸通过所述存储堆叠体到达所述衬底中，并且包括功能层，所述功能层具有隧穿层，所述隧穿层的氮重量百分比不大于约28％。
在另一示例中，一种用于形成存储器件的方法，包括以下操作。首先，在衬底之上的堆叠结构中形成沟道孔。从所述沟道孔的侧壁朝向所述沟道孔的中心径向布置地依次沉积阻挡层、存储层和隧穿层。执行热处理以将所述隧穿层中的氮重量含量调节为不大于约28％。在所述沟道孔中的所述隧穿层之上沉积半导体层。
附图说明
并入本文中并形成申请文件一部分的附图示出了本公开的实施例，并且与说明书一起进一步用于解释本公开的原理并使本领域技术人员能够实现和使用本公开。
图1示出了根据一些实施例的3D存储器件中的沟道结构的一部分的横截面的示意图。
图2示出了在本公开的各种实施例中使用的退火装置。
图3A至图3D示出了根据一些实施例的形成具有隧穿层的沟道结构的示例性制造工艺，该隧穿层具有减小的氮重量百分比。
图4示出了根据一些实施例的在不同退火条件下形成的氮重量百分比。
图5示出了根据一些实施例的在不同退火条件下形成的氮重量百分比和氧重量百分比。
图6示出了根据一些实施例的形成具有示例性隧穿层的沟道结构的示例性制造工艺的流程图，该隧穿层具有减小的氮重量百分比。
图7A-7C示出了根据一些实施例的在退火工艺期间的示例性参数调节。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了特定的配置和布置，但是应当理解，这样做仅出于说明的目的。本领域技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他配置和布置。对本领域技术人员将显而易见的是，本公开还可以用于多种其他应用中。
应当注意，申请文件中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用指示描述的实施例可以包括特定特征、结构、或特性，但是每一个实施例不必然包括该特定特征、结构、或特性。此外，该短语不必然指相同的实施例。此外，当联系实施例描述特定特征、结构或特性时，不管是否明确描述，与其它实施例相联系来改变该特征、结构或特性都在本领域技术人员的知识范围内。
通常，至少部分根据上下文中的使用来理解术语学。例如，于此使用的术语“一个或多个”，至少部分取决于上下文，可以用于在单数的意义上描述任何特征、结构、或特性，或可以用于在复数的意义上描述特征、结构或特性的组合。类似地，诸如“一”、“一个”、或“所述”的术语再次可以被理解为传达单数使用或传达复数使用，至少部分取决于上下文。另外，术语“基于”可以被理解为不必然旨在传达一组排他的因素，并且可以替代地允许存在不必然明确描述的附加因素，仍然至少部分地取决于上下文。
将易于理解的是，本公开中的“在……上”、“在……上方”、以及“在……之上”的意思应当被以最宽的方式解释，使得“在……上”不仅意指“直接在……(某物)上”，而且也包括“在……(某物)上”且其间具有中间特征或层的意思，并且“在……上方”或“在……之上”不仅意指“在……(某物)上方”或“在……(某物)之上”的意思，而且也能够包括“在……(某物)上方”或“在……(某物)之上”，而其间没有中间特征或层(即，直接在某物上)的意思。
此外，空间上的相对术语，诸如“在……之下”、“在……下方”、“下部的”、“在……上方”、“上部的”等于此可以用于易于描述，以描述如图中示出的一个元件或特征与别的元件(单个或多个)或特征(单个或多个)的关系。除图中描绘的取向之外，空间上的相对术语还意图涵盖使用或操作中的器件的不同取向。装置可以另外地取向(旋转90度或以其它取向)并且可以同样地相应解释于此使用的空间上的相对描述符。
如于此使用的，术语“衬底”指一种材料，随后的材料层要增加到该材料上。能够对衬底自身进行图案化。能够对增加到衬底顶上的材料进行图案化，或者增加到衬底顶上的材料能够保持未被图案化。此外，衬底能够包括宽广系列的半导体材料，诸如硅、锗、砷化镓、磷化铟等。替代地，衬底能够由诸如玻璃、塑料、或蓝宝石晶片的非导电材料构成。
如于此使用的，术语“层”指包括具有厚度的区域的材料部分。层能够在下覆或上覆结构的整个之上延伸，或可以具有比下覆或上覆结构的广度小的广度。此外，层能够是厚度小于同质或异质连续结构的厚度的该连续结构的区域。例如，层能够位于连续结构的顶部表面和底部表面之间的水平平面的任何对之间，或位于连续结构的顶部表面和底部表面处的水平平面的任何对之间。层能够水平地、垂直地、和/或沿着锥形表面延伸。衬底能够是层，能够在其中包括一个或多个层，和/或能够在其上、其上方、和/或其下方具有一个或多个层。层能够包括多个层。例如，互连层能够包括一个或多个导体和接触层(其中，形成了互连线和/或过孔接触部)和一个或多个电介质层。
如于此使用的，术语“标称的/标称地”指在产品或工艺的设计阶段期间设定的用于部件或工艺操作的特性或参数的期望或目标值与期望值以上和/或以下的值的范围一起。值的范围能够归因于制造工艺或公差的稍微变化。如于此使用的，术语“约”指示能够基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“约”能够指示给定量的值能够在例如该值的10-30％(例如，该值的±10％、±20％、或±30％)之内变化。
如本文所使用的，术语“(3D NAND存储串”是指在横向取向的衬底上串联连接的存储单元晶体管的垂直取向的串，使得存储单元晶体管的串相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”意指标称上垂直于衬底的横向表面。
如本文所使用的，术语“楼梯”、“台阶”和“层级”可以互换使用。如本文所用，阶梯结构是指一组表面，其包括至少两个水平表面和至少两个垂直表面，使得每个水平表面与从该水平表面的第一边缘向上延伸的第一垂直表面邻接，并与从该水平面的第二边缘向下延伸的第二垂直表面邻接。“楼梯”指一组邻接表面的高度的垂直偏移。
在3D存储器件中，存储单元形成在栅电极和3D NAND存储串的交叉处。3D NAND存储器串通常包括沟道结构，该沟道结构具有从沟道结构的侧壁到沟道结构的中心径向布置的阻挡层、储存层、隧穿层和半导体层。
隧穿层通常包括诸如氮氧化硅(SiOxNy，在本文中也称为“SiON”)的电介质材料，其提供/确定隧穿层中氮重量百分比(wt％，称为“质量百分比”)。氮重量百分比对隧穿层的电性能和膜质量至关重要。因此重要的是形成高膜质量和所需氮重量百分比的隧穿层。在常规的器件制造中，在不进行任何后沉积处理的情况下通过沉积形成隧穿层，并且可以限制隧穿层中氮重量百分比的调节，例如，通常在约28％至约40％的范围内。隧穿层中的缺陷可能无法修复。换句话说，可能难以调节隧穿层中的氮重量百分比并同时获得期望的膜质量。即，用于控制隧穿层中的氮重量百分比的工艺窗口相对小。
根据本公开的各种实施例提供了一种具有沟道结构的3D存储器件，该沟道结构具有降低的氮重量百分比的隧穿层。所公开的隧穿层中的氮重量百分比的范围可以低于常规形成的隧穿层中的氮重量百分比的范围，使得所公开的方法可以用于增大隧穿层中的氮重量百分比的范围，从而对隧穿层中的氮重量百分比的调节可以更容易。也就是说，可以扩大用于控制隧穿层中的氮重量百分比的工艺窗口，特别是在下端。根据实施例，为了形成隧穿层，在沉积半导体层之前执行退火工艺以降低隧穿层中的氮重量百分比并改善隧穿层的膜质量。可以控制和调节退火工艺的各种参数以产生具有期望的氮重量百分比的隧穿层。
为了形成用于退火工艺的期望气氛，在一些实施例中，将氧气引入反应器室中；并且在一些实施例中，将氧气和氯化氢气体的混合物引入反应器室中。氧气的流率可以高于氯化氢气体的流率。退火时间段可以控制在约30分钟至约120分钟的范围内。可以将退火温度控制在约800摄氏度至约950摄氏度的范围内。所得的隧穿层可具有约10％至约28％的氮重量百分比，低于常规形成的隧穿层中的氮重量百分比。同时，退火工艺可以减少隧穿层中的缺陷数量和/或允许氮原子的分布更均匀，从而改善隧穿层的膜质量。
图1示出了根据一些实施例的沟道结构100的一部分的横截面视图。沟道结构100可以是在包括多个交错的导体层和电介质层的存储器堆叠体中延伸的3D NAND存储串的一部分。导体层用作存储串的栅电极(例如101)。如图1所示，栅电极101与沟道结构形成接触。为了简单起见，描绘了一部分沟道结构，示出为元件106，其包括阻挡层102、储存层103、隧穿层104和半导体层105(例如，在其中形成半导体沟道)，阻挡层102、储存层103、隧穿层104和半导体层105(例如，在其中形成半导体沟道)沿x轴(例如，水平地)或基本正交于半导体层105沿伸的方向的方向顺序布置。在一些实施例中，元件106还包括电介质芯(未示出)，其中半导体层105位于隧穿层104和电介质芯之间。阻挡层102、储存层103、隧穿层104和半导体层105可以沿着z轴(例如，垂直地)延伸。栅电极101可以包括任何合适的导体材料，诸如钨(W)、钴(Co)、铝(Al)、铜(Cu)、硅化物和/或掺杂的多晶硅。
阻挡层102、存储层103和隧穿层104中的每一个可以包括单层结构或多层结构。阻挡层102减少或防止电荷逸出到栅电极101中，并且储存层103捕获电荷。隧穿层104在适当的偏压下促进电荷隧穿。其中形成有半导体沟道的半导体层105有助于在沟道结构中垂直地传输电荷。隧穿层104可以影响存储单元的电特性，诸如编程/擦除速度、泄漏电流、耐久性和数据保留。
在一些实施例中，阻挡层102包括电介质材料，例如，电介质金属氧化物。例如，第一阻挡层可以包括具有足够高的电介质常数(例如，大于7.9)的电介质金属氧化物。第一阻挡层的示例包括氧化铝、氧化铪、氧化镧、氧化钇、氧化钽、其硅酸盐、其氮掺杂化合物和/或其合金。阻挡层102可以包括与前述电介质材料不同的电介质材料。例如，阻挡层102可以包括氧化硅、氮氧化硅和/或氮化硅。
储存层103可以是在阻挡层102之上形成的电荷俘获层。在一些实施例中，储存层103包括一种或多种绝缘材料，诸如氮化硅和/或氮氧化硅SiON。
隧穿层104可以在储存层103之上包括电介质材料。隧穿层104可以包括氧化硅层、一个或多个氮氧化硅层、电介质金属氧化物、电介质金属氮氧化物、电介质金属硅酸盐和/或其合金。在一些实施例中，隧穿层104包括氧化硅层和多个氮氧化硅层，其中，氧化硅层位于多个氮氧化硅层和存储层103之间。在一些实施例中，隧穿层104的厚度在约5nm至约20nm的范围内，诸如在5nm与20nm之间(例如5nm、6nm、7nm、8nm、9nm、10nm、11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm、20nm，通过任何这些值以下端限制的任何范围，或这些值中的任何两个限定的任何范围)。
隧穿层104的氮重量百分比(例如，Nwt％)可以不大于约28％。在一些实施例中，氮重量百分比在约10％至约28％的范围内，诸如在10％与28％之间(例如，10％、11％、12％、13％、14％、15％、16％、17％、18％、19％、20％、21％、22％、23％、24％、25％、26％、27％、28％，通过任何这些值以下端限制的任何范围，或这些值中的任何两个限定的任何范围)。例如，氮重量百分比可以在10％与28％之间，例如，在约10％与约20％之间，在约12％与约28％之间，在约12％与约20％之间，在约14％与20％之间，在约12％与约18％之间，在约14％与约18％之间，以及在约16％与约18％之间。在一些实施例中，氮重量百分比可以为约10％、12％、15％、16.5％、18％、20％、21.5％、23％、25％、26.5％和28％。在一些实施例中，氮重量百分比可以不大于约20％，诸如在10％与20％之间(例如，10％、11％、12％、13％、14％、15％、16％、17％、18％、19％、20％，通过任何这些值以下端限制的任何范围，或这些值中的任何两个限定的任何范围)。例如，氮重量百分比可以在10％与20％之间，例如在约10％与约18％之间，在约12％与约18％之间，在约12％与约16％之间，以及在约14％与约16％之间。在一些实施例中，氮重量百分比可以为约10％、12％、15％、16.5％、18％和20％。与通过不涉及本文公开的退火工艺的传统工艺制成的隧穿层相比，可以减少/调节隧穿层104的氮重量百分比。
在一些实施例中，可以将隧穿层104的氧重量百分比调节为诸如不小于约32％。在一些实施例中，氧重量百分比在约32％至约46％的范围内，诸如在32％与46％之间(例如，32％、33％、34％、35％、36％、37％、38％、39％、40％、41％、42％、43％、44％、45％、46％，通过任何这些值以下端限制的任何范围，或这些值中的任何两个限定的任何范围)。例如，氧重量百分比可以在约32％与46％之间，例如，在约32％与约44％之间，在约34％与约46％之间，在约34％与约44％之间，在约36％与约44％之间，在约36％与约42％之间，在约38％与约42％之间，以及在约36％与约40％之间。在一些实施例中，氧重量百分比可以为约32％、34％、35.5％、37％、39.5％、41％、42.5％和43％。
半导体层105可以包括一种或多种半导体材料，诸如单元素半导体材料、III-V化合物半导体材料、II-VI化合物半导体材料和/或有机半导体材料。在一些实施例中，半导体层105包括多晶硅层。在一些实施例中，元件106还包括位于半导体层105之上的电介质芯。电介质芯可以包括合适的电介质材料，并且可以完全或部分地填充(没有或有空气间隙)被半导体层105包围的剩余空间(在沟道结构100中)。在一些实施例中，电介质芯包括SiO，例如，足够高的纯度的SiO。
图2示出了根据一些实施例的在形成沟道结构100的退火工艺中使用的退火装置200的图。具体地，退火装置200可以用于在沉积半导体层105之前在3D存储器件中形成隧穿层104。图3A-3D示出了根据一些实施例的形成例如类似于沟道结构100的沟道结构的示例性制造方法300。图6示出了根据一些实施例的方法300的流程图600。图4和图5示出了在各种退火条件下氮重量百分比和氧重量百分比的变化趋势。为了便于说明，一起示出了图1至图6。应当理解，方法300中示出的操作不是穷举的，并且也可以在任何所示的操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者与图3和图6中所示的不同地执行。在一些实施例中，采用方法300来形成图1中的沟道结构100。
参照图6，方法300在操作602处开始，其中在衬底之上的堆叠结构中形成沟道孔。图3A示出了对应的结构。
如图3A所示，形成一个或多个沟道孔310，该沟道孔310在衬底302上方的堆叠结构304中延伸。堆叠结构304可以是电介质堆叠体，其包括交错的多个牺牲层306和多个电介质层308。衬底302可以包括硅(例如单晶硅，c-Si)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其他合适的材料。
堆叠结构304可以包括沿着垂直方向交替堆叠的多个电介质层308和多个牺牲层306。每个牺牲层306和下面的电介质层308可以形成牺牲/电介质对。在一些实施例中，堆叠结构304是包括多个楼梯的阶梯结构(未示出)，其中每个楼梯包括一个或多个牺牲/电介质对。在一些实施例中，牺牲层306和电介质层308可以包括不同的材料，因此可以例如在栅极替代工艺中被选择性地蚀刻。
堆叠结构304可以通过在衬底302之上形成多个交错的初始电介质层和初始牺牲层的材料堆叠体并使用蚀刻掩模(例如，在材料堆叠体之上的图案化的PR层)重复蚀刻该材料堆叠体而形成。每个初始牺牲层和下面的初始电介质层可以被称为初始电介质对。在一些实施例中，一个或多个初始电介质对可以形成一个层级/楼梯。初始牺牲和电介质层可以通过在衬底302之上交替沉积牺牲材料层和电介质材料层来形成。在一些实施例中，初始牺牲层包括氮化硅，并且初始电介质层包括氧化硅。初始牺牲层和电介质层的沉积可以包括原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)或其任意组合。
修整图案化的PR层(例如，从材料堆叠体的边界(通常从所有方向)递增地且向内蚀刻)，并将图案化的PR层用作蚀刻掩模，以蚀刻材料堆叠体的暴露部分。修整的PR的量可以与楼梯的尺寸直接相关(例如，决定因素)。PR层的修整可以使用适当的蚀刻，例如各向同性蚀刻工艺，诸如湿法蚀刻，来获得。可以连续形成并修整一个或多个PR层，以形成堆叠结构304。在修整PR层之后，可以使用合适的蚀刻剂蚀刻每个电介质对，以去除初始牺牲层和下面的初始电介质层二者的一部分。蚀刻的初始牺牲层和初始电介质层可以分别形成牺牲层306和电介质层308，它们在堆叠结构304中形成楼梯。然后可以去除PR层(单层或多层)。材料堆叠体和蚀刻掩模的蚀刻可以包括诸如干法蚀刻的各向异性蚀刻工艺和/或诸如湿法蚀刻的各向同性蚀刻工艺。
可以通过诸如干法蚀刻的各向异性蚀刻工艺和/或诸如湿法蚀刻的各向同性蚀刻工艺来形成沟道孔310。在一些实施例中，采用深反应离子蚀刻(DRIE)来形成沟道孔310。在一些实施例中，沟道孔310各自在堆叠结构304中延伸并且暴露衬底302。在一些实施例中，沟道孔310延伸到衬底302中。任选地，半导体插塞322可以通过外延生长和/或沉积在沟道孔310的下部处形成。半导体插塞322可以与衬底302在沟道孔310的下部中接触。
返回参考图6，在形成沟道孔之后，方法300进行到操作604，其中形成功能层，该功能层包括依次沉积在每个沟道孔的侧壁之上的阻挡层、存储层和隧穿层。图3B示出了对应的结构。
如图3B所示，可以在沟道孔310的侧壁之上顺序沉积阻挡层312、包括存储层314的功能层、和隧穿层316。在一些实施例中，阻挡层312、存储层314和隧穿层316的沉积包括诸如ALD、CVD、PVD或其任何组合的薄膜沉积工艺。在一些实施例中，阻挡层312、存储层314和/或隧穿层316的沉积包括ALD。在一些实施例中，阻挡层312、存储层314和隧穿层316从沟道孔310的侧壁朝向沟道孔310的中心径向布置。隧穿层316可以在存储层314之上并且可以在沟道孔310中暴露。
返回参考图6，在沉积阻挡层、存储层和隧穿层之后，方法300进行到操作606，其中执行热处理。图3C示出了对应的结构。
如图3C所示，可以执行热处理。在一些实施例中，热处理包括退火工艺。在一些实施例中，热处理降低了隧穿层316中的氮重量百分比，从而形成了具有降低的氮重量百分比的退火的隧穿层326。在一些实施例中，热处理还导致退火的隧穿层326中的氧重量百分比增大。在一些实施例中，热处理修复了隧穿层316中的缺陷并改善了隧穿层316的膜质量。例如，退火的隧穿层326可具有更致密的膜。在一些实施例中，反应气体，例如氧气和/或氯化氢气体，修复隧穿层316中的悬挂键和缺陷。在一些实施例中，热处理改善了3D存储器件的电性能。例如，退火的隧穿层326可以改善3D存储器件中的数据保留。在一些实施例中，退火的隧穿层326中的氮重量百分比降低，诸如在约10％至约28％的范围内。在一些实施例中，氮重量百分比在约10％至约20％的范围内。在一些实施例中，热处理对存储层314和阻挡层312的材料组成几乎没有影响。
热处理可以在退火装置200中进行。返回参照图2，退火装置200可以包括炉202、多个气体源204、容纳多个样品206的样品保持器208、以及控制热处理的各种操作和参数的控制器214。炉202可以包括电阻加热炉，其提供反应器室220，在反应器室220中对样品进行退火。反应器室220中的退火条件可以通过控制各种参数来控制，各种参数是，例如，退火时间段、退火温度、退火压力、气体流率或与热处理相关的任何其他参数。这些参数和操作可以由控制器214，例如计算机和/或操作者，来控制。气体源204提供产生退火气氛的气体。在一些实施例中，气体源204至少提供氧气。在一些实施例中，气体源204至少提供氮气。在一些实施例中，气体源204至少提供氢气。在一些实施例中，气体源204提供氧气、氯化氢气体、和/或氮气的混合物。在一些实施例中，气体，例如氧气、氯化氢气体和氮气，包括包含相应元素并且不限于单个元素的任何合适的气体。气体源204中的气体可以通过入口210引入到炉202中以混合并填充反应器室220。控制器214可以控制氧气和氯化氢气体的流率以获得期望的退火压力和期望的流率比率。在一些实施例中，样品保持器208包括石英。气体通过排气口212排出。
样品206，例如可以包括具有堆叠结构304和在堆叠结构304中形成的隧穿层316的3D存储器件，可以放置在反应器腔室220中的样品保持器208上以进行热处理。在各个实施例中，可以将样品206水平和/或垂直放置在反应器室220中。可以调节各种参数以获得优化的结果，该结果可以减少隧穿层104中的氮重量百分比并使隧穿层104中的氮重量百分比的范围最大化。由例如控制器214控制的退火温度可以在约700摄氏度至约1000摄氏度的范围内。在一些实施例中，退火温度在约800摄氏度至约950摄氏度的范围内。由例如控制器214控制的退火时间段可以在例如约20分钟至约150分钟的范围内。在一些实施例中，退火时间段在约30分钟至约120分钟的范围内。在一些实施例中，由控制器214控制的退火压力约为标准大气压。在各种实施例中，基于期望的氮重量百分比灵活地调节诸如退火温度、退火时间段和退火压力的退火参数，并且该值不应受到本公开的实施例的限制。
在一些实施例中，通过控制器214经入口210将氧气引入到反应器室220中以进行热处理。在一些实施例中，通过控制器214经入口210将氧气和氯化氢气体的混合物引入到反应器室220中。在一些实施例中，在大气中使用的氯化氢气体和氧气的混合物的热处理可以比仅使用氧气更大部分地降低在隧穿层104中的氮重量百分比。在一些实施例中，在引入混合物时，氧气的流率高于氯化氢气体的流率。在一些实施例中，氧气的流率在每分钟约5升至约10升的范围内，且氯化氢气体的流率在每分钟约50立方厘米(ccm)至约150ccm的范围内。在一些实施例中，当其他退火参数(例如，退火压力，退火时间段、以及气体和相应的流率)保持相同时，较高的退火温度导致在隧穿层中较低的氮重量百分比。
作为示例，在图4和图5中示出了在不同退火条件下形成的氮重量百分比和/或氧重量百分比。图4示出了根据一些实施例的在退火工艺中在大气中使用不同气体时隧穿层中的氮重量百分比的比较。横轴表示隧穿层的深度，并且纵轴表示每立方厘米的氮(N)原子数。图4因此示出了作为隧穿层的深度的函数的氮重量百分比的趋势，并且可以基于二次离子质谱(SIMS)的表征结果对其进行确定。隧穿层的深度(例如，在图4中从左至右增大)表示沿着x轴从隧穿层/半导体层界面(或如果在沉积半导体层之前执行氮重量百分比的测量，则为隧穿层的暴露表面)朝向储存层的距离。例如，如图3B和图3C中所示，深度表示，例如沿着x轴，从隧穿层316/326的暴露表面到隧穿层316/326中的测量点的距离。测量点可以是隧穿层316/326中直到隧穿层/储存层界面的任何位置。在淀积半导体层318之后，如图3D所示，深度从隧穿层/半导体层界面而不是隧穿层316/326的暴露表面开始。深度小于或等于隧穿层的厚度，其在约5nm至约20nm的范围内。在图4中，在隧穿层中，(i)“As Dep”表示未经任何退火工艺的氮重量百分比；(ii)“Post N2 ANN”表示使用N2的氮重量百分比；(iii)“Post N2O ANN”表示使用N2O的氮重量百分比；(iv)“Post O2 ANN”表示仅使用O2的氮重量百分比；并且(v)“Post HCL+O2 ANN”表示使用O2和氯化氢气体的混合物的氮重量百分比。在退火工艺(i)-(v)中，其他退火参数，例如退火温度、退火压力和退火时间段可以相同。如图4中所示，与使用O2或含氧气体的其他退火工艺相比，为仅使用N2(例如不使用任何氧气)的退火工艺的退火工艺(ii)具有最高的氮重量百分比。与在退火工艺中仅使用O2相比，对退火工艺使用N2O导致较低的氮重量百分比。在退火工艺中使用O2和氯化氢气体的混合物可以获得最低的氮重量百分比。
图5示出了根据一些实施例的在不同退火时间段下的氧和氮重量百分比。横轴表示隧穿层的深度，并且纵轴表示氮(N)和氧(O)的百分比。隧穿层的深度的解释可以与图4的解释相似或相同，并且在此不再重复。因此，图5示出了氮重量百分数和氧重量百分数作为隧穿层深度的函数的趋势，并且可以基于x射线光电子能谱(XPS)的表征结果来对其进行确定。在图5中，在隧穿层中，(i)“80min ANL N”表示在80分钟的退火时间段下的氮重量百分比；(ii)“50min ANL N”表示在50分钟的退火时间下的氮重量百分比；(iii)“Skip ANL N”表示未经任何退火工艺的氮重量百分比；(iv)“80min ANL O”表示在80分钟的退火时间段下的氧重量百分比；(ii)“50min ANL O”表示在50分钟的退火时间段下的氧重量百分比；(iii)“Skip ANL O”表示未经任何退火工艺的氧重量百分比。在退火工艺(i)-(vi)中，诸如退火温度、退火压力和气体的退火参数可以相同。在一些实施例中，氧气和氯化氢气体的混合物用于填充反应器室220用于退火工艺(i)-(vi)。如图5所示，较长的退火时间段可以导致较低的氮重量百分比和较高的氧重量百分比。没有任何退火工艺的隧穿层可以具有最高的氮重量百分比和最低的氧重量百分比。在一些实施例中，随着退火工艺的进行，氮重量百分比的变化可以逐渐减小。
在一个示例中，退火温度为约800摄氏度至约900摄氏度，并且退火时间段为约30分钟，退火压力为约标准大气压，并且将氧气以及氧气和氯化氢气体的混合物分别引入到反应器室220中用于退火工艺。从仅使用氧气的退火工艺得到的氮重量百分比是约22％，并且从使用氧气和氯化氢气体的退火工艺得到的氮重量百分比为约15％。在另一个示例中，随着退火时间段增大到约80分钟，氮重量百分比分别降低至约15％(仅使用氧气)和10％(使用混合物)。
在一些实施例中，在退火工艺之前或之后执行凹陷蚀刻工艺，以去除沟道孔310下部的隧穿层316(或退火的隧穿层326)、存储层314和阻挡层312的相应部分以暴露出半导体插塞322(或者如果没有形成半导体插塞322则为衬底302)。凹槽蚀刻工艺可以包括合适的蚀刻工艺，诸如干法蚀刻和/或湿法蚀刻。
返回参考图6，在退火工艺之后，方法300进行到操作608，其中，半导体层和电介质芯随后沉积在沟道孔中以完全或部分填充沟道孔。图3D示出了对应的结构。
如图3D所示，可以在退火的隧穿层325之上沉积半导体层318。半导体层318可以与衬底302接触(如果没有形成半导体插塞322)或者与半导体插塞322接触。半导体沟道可以形成在半导体层318中，并且可以被导电地连接到衬底302。在一些实施例中，电介质芯320被沉积在半导体层318之上以完全或部分地填充沟道孔310中的剩余空间。半导体层318和电介质芯320的沉积可以包括薄膜沉积工艺，诸如ALD、CVD、PVD或其任何组合。可以形成具有阻挡层312、存储层314、退火的隧穿层326、半导体层318和电介质芯320的沟道结构。
在一些实施例中，执行凹陷蚀刻，例如干法蚀刻和/或湿法蚀刻，以去除沟道结构的顶部，并且在凹陷区域中形成另一个插塞。可以通过使用ALD、CVD、PVD或其任意组合中的一种或多种沉积半导体材料来形成另一个插塞。另一个插塞可以在后续的制造操作中用作沟道结构中的层的蚀刻停止层，并且还可以用作相应的3D NAND存储串的漏极。在一些实施例中，执行栅极替代工艺以用多个导体层代替牺牲层306，所述多个导体层用作3DNAND存储串的栅电极。可以通过各向同性蚀刻工艺(例如，湿法蚀刻)去除牺牲层306，以在堆叠结构304中形成多个横向凹陷。导体材料，例如，W、Co、Al、Cu、硅化物和/或掺杂的多晶硅可以被沉积以填充横向凹槽，从而形成导体层。导体材料的沉积可以包括ALD、CVD、PVD、电镀或其任何组合。多个存储单元可以由栅电极和3D NAND存储串形成，并且堆叠结构304因此可以被称为存储堆叠体。
图7A至图7C各自示出了根据一些实施例的在热处理(例如，退火工艺)期间根据时间而调节的参数值的示例。可以在不同的例如连续的时间段中调节参数。在一些实施例中，在每个时间段中，参数作为时间的线性函数变化或保持恒定值。该参数可以表示在退火工艺期间可以被控制/调节的任何合适的条件/变量。例如，参数可以包括处理压力(例如，退火压力)、处理温度(例如，退火温度)和/或气体的流率。这些不同的条件/变量可以被独立或同时调节到各自的期望值。应当理解，为了便于说明，符号“t1”、“t2”、“t3”、……、在各个图中可以表示相同时间或不同时间，而“P1”、“P2”、……、在各个图中可以表示相同的值或不同的值。在一些实施例中，例如t1、t2、t3、……、的时间均小于热处理的最大处理时间，并且例如P1、P2、……、的参数值均小于热处理的最大参数值。还应该理解的是，图7A至图7C仅表示参数调节中的不同的示例性趋势，并且不应限制实际参数值和与热处理中的每个参数相对应的时间。例如，可以独立或同时调节处理压力和处理温度，并且可以遵循相同的趋势或不同的趋势。从一个参数值到另一参数值和/或单个参数值的变化可以是线性的、指数的和/或抛物线的。
作为示例，在图7A中，参数值在时间段(t1，t2)中可以是P1，在时间段(t2，t3)中从P1增大到P2，在时间段(t3，t4)中保持P2，在时间段(t4，t5)中从P2增大到P3，在时间段(P5，P6)中保持P3，在时间段(t6，t7)中从P3减小到P1，并且从t7开始保持P1。在另一个示例中，在图7B中，参数值可以在时间段(t1，t2)中为P1，在时间段(t2，t3)中从P1增大到P2，并且在时间段(t3，t4)中保持P2。在一些实施例中，在图7B中，P表示退火温度。在一些实施例中，P1表示约800摄氏度至约850摄氏度，P2表示约850摄氏度至约900摄氏度，时间段(t1，t2)表示约30分钟，时间段(t2，t3)表示约5分钟，并且时间段(t3，t4)表示约30分钟。作为进一步的例子，在图7C中，参数值可以在时间段(t1，t2)中保持P4，在时间段(t2，t3)中从P4减小到P3，在时间段(t3，t4)中从P3减小到P2，在时间段(t4，t5)中从P2减小到P1，从t5起保持P1。在各种实施例中，参数值的实际值和参数值随时间的变化将受退火条件的影响，并根据所需的材料特性(例如，隧穿层的氮重量百分比)受到灵活控制，并且不应被本公开的实施例所限制。
根据本公开的实施例，一种存储器件，包括：衬底；存储堆叠体；以及沟道结构。所述存储堆叠体包括在所述衬底之上的交错的导体层和电介质层。所述沟道结构延伸通过所述存储堆叠体到达所述衬底中，并且包括功能层，所述功能层具有隧穿层，所述隧穿层的氮重量百分比不大于约28％。
在一些实施例中，所述功能层还包括阻挡层和存储层。所述阻挡层、所述存储层和所述隧穿层从所述沟道结构的侧壁到中心径向地布置。
在一些实施例中，所述氮重量百分比在约10％至约28％的范围内。
在一些实施例中，所述隧穿层中的氧重量百分比在约32％至约46％的范围内。
在一些实施例中，所述沟道结构还包括：在所述隧穿层之上的半导体层；以及在所述半导体层之上并填充所述沟道结构的电介质芯。
在一些实施例中，所述隧穿层包括氮氧化硅。
在一些实施例中，所述隧穿层包括复合结构，所述复合结构包括多个氮氧化硅层。
在一些实施例中，所述存储器件还包括与所述衬底和所述沟道结构接触的半导体插塞。
在一些实施例中，所述氮重量百分比不大于约20％。
根据本公开的实施例，一种用于形成存储器件的方法，包括以下操作。首先，在衬底之上的堆叠结构中形成沟道孔。从所述沟道孔的侧壁朝向所述沟道孔的中心径向布置地依次沉积阻挡层、存储层和隧穿层。执行热处理以将所述隧穿层中的氮重量含量调节为不大于约28％。在所述沟道孔中的所述隧穿层之上沉积半导体层。
在一些实施例中，所述热处理降低了所述隧穿层中的氮重量含量。
在一些实施例中，执行所述热处理包括执行退火工艺。
在一些实施例中，执行所述退火工艺包括提供填充有氧气的退火气氛。
在一些实施例中，执行所述退火工艺包括提供填充有氧气和氯化氢气体的混合物的所述退火气氛。
在一些实施例中，氧气的流率高于氯化氢气体的流率。
在一些实施例中，提供所述退火工艺还包括提供退火时间段、退火温度或退火压力中的至少一个。在一些实施例中，所述退火时间段在约20分钟至约150分钟的范围内。在一些实施例中，所述退火温度在约700摄氏度至约1000摄氏度的范围内。在一些实施例中，所述退火压力约为标准大气压。
在一些实施例中，所述热处理减小了所述隧穿层中的缺陷数量。
在一些实施例中，执行所述热处理包括在连续的时间段中调节所述热处理的参数值。所述参数值包括处理压力、处理温度或气体的流率中的至少一个。
在一些实施例中，沉积所述阻挡层、所述存储层和所述隧穿层均包括原子层沉积(ALD)。
在一些实施例中，所述退火工艺在所述半导体层的沉积之前执行。
在一些实施例中，所述方法还包括在所述半导体层之上沉积电介质芯以至少部分地填充所述沟道孔。
特定实施例的前述描述将揭露本公开的一般性质，通过应用本领域内的知识，在没有不适当的试验的情况下，不脱离本公开的一般概念，其他人能够容易地修改和/或调整该特定实施例的各种应用。因此，基于于此呈现的教导和指导，意图该调整和修改在公开的实施例的等同的意思和范围内。应当理解，于此的措词或术语用于描述目的，而不是限制，使得本申请文件的术语或措词由本领域技术人员基于教导和指导解释。
以上借助于示例特定功能及其关系的实施的功能构建块描述了本公开的实施例。于此为描述方面任意限定了这些功能构建块的边界。能够定义替代的边界，只要其规定的功能及关系被合适地执行了就行。
发明内容和摘要部分可以阐述如发明人(单个或多个)设想的本公开的一个或更多示范性实施例，但不是本公开的所有示范性实施例，并且从而不意图以任何方式限制本公开和所附权利要求。
本公开的宽度和范围不应当受到任何上述示范性实施例的限制，而是仅应当根据以下权利要求及其等同来限定。

Claims (21)

1.一种存储器件，包括：
存储堆叠体，包括交错的导体层和电介质层；以及
沟道结构，延伸通过所述存储堆叠体，其中，所述沟道结构包括功能层，所述功能层包括隧穿层；
其中，所述隧穿层是对沉积的隧穿层经过热处理获得的；经由所述热处理，所述隧穿层的氮重量百分比相对所述沉积的隧穿层的氮重量百分比降低、并且降低至不大于约28％。
2.根据权利要求1所述的存储器件，其中，所述功能层还包括阻挡层和存储层，所述阻挡层、所述存储层和所述隧穿层从所述沟道结构的侧壁到中心径向地布置。
3.根据权利要求1所述的存储器件，其中，所述氮重量百分比在约10％至约28％的范围内。
4.根据权利要求1-3中任一项所述的存储器件，其中，所述隧穿层中的氧重量百分比在约32％至约46％的范围内。
5.根据权利要求1-3中任一项所述的存储器件，其中，所述沟道结构还包括：
在所述隧穿层之上的半导体层；以及
在所述半导体层之上并填充所述沟道结构的电介质芯。
6.根据权利要求1-3中任一项所述的存储器件，其中，所述隧穿层包括氮氧化硅。
7.根据权利要求1-3中任一项所述的存储器件，其中，所述隧穿层包括复合结构，所述复合结构包括多个氮氧化硅层。
8.根据权利要求1-3中任一项所述的存储器件，还包括衬底，所述交错的导体层和电介质层在所述衬底之上。
9.根据权利要求8所述的存储器件，所述沟道结构延伸通过所述存储堆叠体到达所述衬底。
10.根据权利要求7所述的存储器件，还包括与所述衬底和所述沟道结构接触的半导体插塞。
11.根据权利要求1-3中任一项所述的存储器件，其中，所述氮重量百分比不大于约20％。
12.一种用于形成存储器件的方法，包括：
在衬底之上的堆叠结构中形成沟道孔；
从所述沟道孔的侧壁朝向所述沟道孔的中心径向依次沉积阻挡层、存储层和隧穿层；
对沉积的所述隧穿层执行热处理，从而将所述隧穿层中的氮重量含量调节降低为不大于约28％；以及
在所述沟道孔中的所述隧穿层之上沉积半导体层。
13.根据权利要求12所述的方法，其中，执行所述热处理包括执行退火工艺。
14.根据权利要求13所述的方法，其中，执行所述退火工艺包括提供填充有氧气的退火气氛。
15.根据权利要求14所述的方法，其中，执行所述退火工艺包括提供填充有氧气和氯化氢气体的混合物的所述退火气氛。
16.根据权利要求15所述的方法，其中，氧气的流率高于氯化氢气体的流率。
17.根据权利要求13所述的方法，其中，提供所述退火工艺还包括提供退火时间段、退火温度或退火压力中的至少一个，并且其中，
所述退火时间段在约20分钟至约150分钟的范围内；
所述退火温度在约700摄氏度至约1000摄氏度的范围内；并且
所述退火压力约为标准大气压。
18.根据权利要求12所述的方法，其中，执行所述热处理包括在连续的时间段中调节所述热处理的参数值，所述参数值包括处理压力、处理温度或气体的流率中的至少一个。
19.根据权利要求12所述的方法，其中，沉积所述阻挡层、所述存储层和所述隧穿层均包括原子层沉积(ALD)。
20.根据权利要求13所述的方法，其中，所述退火工艺在所述半导体层的沉积之前执行。
21.根据权利要求12所述的方法，还包括在所述半导体层之上沉积电介质芯以至少部分地填充所述沟道孔。
CN202210059549.2A 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 Pending CN114388529A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210059549.2A CN114388529A (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210059549.2A CN114388529A (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202080000132.8A CN111279481B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
PCT/CN2020/071896 WO2021142602A1 (en) 2020-01-14 2020-01-14 Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080000132.8A Division CN111279481B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114388529A true CN114388529A (zh) 2022-04-22

Family

ID=71001196

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202010395774.4A Active CN111403396B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202080000132.8A Active CN111279481B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202111563898.XA Pending CN114242732A (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202210059549.2A Pending CN114388529A (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202010395774.4A Active CN111403396B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202080000132.8A Active CN111279481B (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
CN202111563898.XA Pending CN114242732A (zh) 2020-01-14 2020-01-14 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Country Status (4)

Country Link
US (1) US11444163B2 (zh)
CN (4) CN111403396B (zh)
TW (1) TWI743695B (zh)
WO (1) WO2021142602A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420731B (zh) * 2020-11-17 2021-12-17 长江存储科技有限责任公司 在深孔中形成薄膜层的方法及半导体器件的制备方法
TWI775534B (zh) * 2021-07-16 2022-08-21 旺宏電子股份有限公司 三維及式快閃記憶體及其形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP3548563B2 (ja) * 2002-10-25 2004-07-28 沖電気工業株式会社 半導体装置の製造方法
US6991987B1 (en) * 2002-11-27 2006-01-31 Advanced Micro Devices, Inc. Method for producing a low defect homogeneous oxynitride
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US7405125B2 (en) * 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
US7759747B2 (en) * 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
JP2008182035A (ja) * 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
US7670963B2 (en) * 2007-05-25 2010-03-02 Cypress Semiconductor Corportion Single-wafer process for fabricating a nonvolatile charge trap memory device
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US7659158B2 (en) * 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8169835B2 (en) * 2009-09-28 2012-05-01 Macronix International Co., Ltd. Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
KR102263315B1 (ko) * 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
US9287290B1 (en) * 2015-02-11 2016-03-15 Sandisk Technologies Inc. 3D memory having crystalline silicon NAND string channel
US9449985B1 (en) * 2015-05-26 2016-09-20 Sandisk Technologies Llc Memory cell with high-k charge trapping layer
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
US9876025B2 (en) * 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
CN105374757B (zh) * 2015-10-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法
US9537016B1 (en) * 2016-02-03 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Memory device, gate stack and method for manufacturing the same
CN107658302A (zh) * 2016-07-25 2018-02-02 上海新昇半导体科技有限公司 一种存储器结构及其制备方法
CN108305877B (zh) * 2017-01-13 2020-09-25 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
US20180269222A1 (en) * 2017-03-17 2018-09-20 Macronix International Co., Ltd. 3d memory device with layered conductors
US10680009B2 (en) * 2017-08-23 2020-06-09 Yangtze Memory Technologies Co., Ltd. Method for forming gate structure of three-dimensional memory device
CN107731823A (zh) * 2017-08-23 2018-02-23 长江存储科技有限责任公司 制造三维存储器的后栅工艺
CN107731849B (zh) * 2017-08-25 2019-02-12 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存
US11257672B2 (en) * 2018-05-14 2022-02-22 Globalfoundries U.S. Inc. Semiconductor devices including active regions in RAM areas with deposition determined pitch
CN108987408A (zh) * 2018-07-25 2018-12-11 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN109300900B (zh) * 2018-10-16 2020-07-07 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
CN110010617A (zh) * 2019-03-27 2019-07-12 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110596157A (zh) * 2019-09-20 2019-12-20 长江存储科技有限责任公司 半导体结构中氮含量的测量方法及装置

Also Published As

Publication number Publication date
CN111279481A (zh) 2020-06-12
TW202127634A (zh) 2021-07-16
WO2021142602A1 (en) 2021-07-22
CN111403396B (zh) 2021-11-23
CN114242732A (zh) 2022-03-25
US20210217856A1 (en) 2021-07-15
CN111403396A (zh) 2020-07-10
TWI743695B (zh) 2021-10-21
CN111279481B (zh) 2022-01-28
US11444163B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US11889693B2 (en) Semiconductor devices including stack oxide materials having different densities or different oxide portions, and semiconductor devices including stack dielectric materials having different portions
US10319733B2 (en) Oxide formation in a plasma process
US11735651B2 (en) FinFET device and method
CN111279481B (zh) 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
US20230253472A1 (en) Semiconductor Device and Method
CN114730697A (zh) 氧自由基辅助的介电膜致密化
US8330207B2 (en) Flash memory device including multilayer tunnel insulator and method of fabricating the same
TWI243414B (en) Method of forming gate electrode in flash memory device
CN115398660A (zh) 包括碳化硅材料的电子装置以及相关方法及系统
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
CN1627503A (zh) 存储器件及其制造方法
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
CN105810588B (zh) 一种后栅工艺mos器件的制备方法
US20080073692A1 (en) Semiconductor chip and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination