CN112420731B - 在深孔中形成薄膜层的方法及半导体器件的制备方法 - Google Patents
在深孔中形成薄膜层的方法及半导体器件的制备方法 Download PDFInfo
- Publication number
- CN112420731B CN112420731B CN202011284960.7A CN202011284960A CN112420731B CN 112420731 B CN112420731 B CN 112420731B CN 202011284960 A CN202011284960 A CN 202011284960A CN 112420731 B CN112420731 B CN 112420731B
- Authority
- CN
- China
- Prior art keywords
- deposition chamber
- reaction source
- deep hole
- thin film
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 142
- 238000000151 deposition Methods 0.000 claims abstract description 126
- 230000008021 deposition Effects 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 86
- 239000002356 single layer Substances 0.000 claims description 35
- 238000010926 purge Methods 0.000 claims description 21
- 239000006227 byproduct Substances 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 26
- 239000007789 gas Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种在深孔中形成薄膜层的方法，所述方法包括：提供形成有所述深孔的基底并将所述基底置入沉积室；采用原子层沉积工艺向沉积室内通入反应源，持续若干时间；停止向所述沉积室内通入反应源，并密闭所述沉积室若干时间，以在所述深孔侧壁形成薄膜层。本发明的优点在于，在停止向沉积室内通入反应源后，密闭所述沉积室若干时间，使得未参与反应的反应源停留在沉积室内。在所述沉积室被密闭后，所述沉积室内形成高压环境，则在压力的作用下，未发生反应的反应源会朝向深孔的底部方向流动，从而在所述深孔底部未发生沉积的区域沉积，且所述反应源能够均匀地分布，进而能够在所述深孔中形成厚度均匀、高质量的薄膜。
Description
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种在深孔中形成薄膜层的方法及半导体器件的制备方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。
在3D NAND存储器件中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
3D NAND存储器件的存储容量的增加是通过增加堆叠的层数而实现，例如：由64层发展到128层，再到将来的196层等。但3D NAND存储器件更多层堆叠使生产工艺面临着更严峻的挑战，例如，沟道孔(Channel Hole)等深孔的深宽比较大，在深孔内薄膜沉积会出现厚度不均匀的情况。如何在深孔中形成厚度均匀、高质量的薄膜成为目前研究的重点之一。
发明内容
本发明所要解决的技术问题是，提供一种在深孔中形成薄膜层的方法及半导体器件的制备方法，其能够深孔中形成厚度均匀、高质量的薄膜。
为了解决上述问题，本发明提供了一种在深孔中形成薄膜层的方法，其包括如下步骤：提供形成有所述深孔的基底并将所述基底置入沉积室；采用原子层沉积工艺向沉积室内通入反应源，持续若干时间；停止向所述沉积室内通入反应源，并密闭所述沉积室若干时间，以在所述深孔侧壁形成薄膜层。
进一步，所述沉积室设置有进气口及抽气阀，反应源能够通过所述进气口进入所述沉积室内，沉积室内的气体能够通过所述抽气阀排出，密闭所述沉积室的方法是：关闭所述进气口及所述抽气阀。
进一步，密闭所述沉积室的时间设置为5～20秒。
进一步，采用原子层沉积工艺向沉积室内通入反应源的步骤包括：通入第一反应源，持续若干时间；停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述深孔内壁形成第一单层；向所述沉积室内通入第二反应源，并持续若干时间；停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层。
进一步，在停止通入所述第一反应源，并密闭所述沉积室，持续若干时间的步骤后，还包括吹扫所述沉积室，以去除残余的第一反应源及反应过程中产生的副产物的步骤。
进一步，在停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤后，吹扫所述原子层沉积室，以去除残余的第二反应源及副产物。
进一步，在吹扫所述原子层沉积室之前，所述第二反应源与所述第一单层的反应达到饱和。
进一步，在形成所述第一单层的步骤中，所述第一反应源在所述深孔内壁吸附形成所述第一单层，在所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤中，所述第二反应源与所述第一单层发生置换反应，以形成所述薄膜层。
本发明还提供一种半导体器件的制造方法，其包括如下步骤：提供一基底；在所述基底中形成深孔；至少循环一次如权利1～8任意一项所述的在深孔中形成薄膜层的方法，以在所述深孔侧壁形成包括至少一层薄膜层的薄膜结构。
进一步，所述深孔为半导体器件中的沟道孔。
本发明的优点在于，在停止向沉积室内通入反应源后，密闭所述沉积室若干时间，使得未参与反应的反应源停留在沉积室内。在所述沉积室被密闭后，所述沉积室内形成高压环境，则在压力的作用下，未发生反应的反应源会朝向深孔的底部方向流动，从而在所述深孔底部未发生沉积的区域沉积，反应源能够均匀地在扩散，进而能够在所述深孔中形成厚度均匀、高质量的薄膜。
附图说明
图1是本发明第一具体实施方式在深孔中形成薄膜层的方法的步骤示意图；
图2A及图2B是本发明第一具体实施方式在深孔中形成薄膜层的方法的结构示意图；
图3是所述基底置于所述沉积室内的结构示意图；
图4是本发明第二具体实施方式在深孔中形成薄膜层的方法的步骤示意图；
图5本发明第二具体实施方式中形成一层沉积层的过程示意图；
图6A～图6D是本发明第二具体实施方式在深孔中形成薄膜层的方法的结构示意图；
图7是本发明第三具体方式的半导体器件的制备方法的步骤示意图。
具体实施方式
下面结合附图对本发明提供的在深孔中形成薄膜层的方法及半导体器件的制备方法的具体实施方式做详细说明。
当前在形成3D NAND存储器件的过程中，需要形成深孔，以便于在后续的制程中在该深孔中形成某个部件以将基底和/或膜层中的某些部件电性引出，或者形成沟道结构。通常在深孔中需要沉积薄膜层，但随着3D NAND存储器件层数的增多，即3D NAND存储器件厚度的增加，深孔的深度越来越深，深孔的深宽比增加，导致在深孔的底部无法形成或只能形成质量较差的薄膜层，大大影响器件的性能。
鉴于上述原因，本发明提供一种在深孔中形成薄膜层的方法，其能够在深孔中形成厚度均匀，高质量的薄膜层，大大提高了3D NAND存储器件的性能。
图1是本发明第一具体实施方式在深孔中形成薄膜层的方法的步骤示意图，请参阅图1，本发明在深孔中形成薄膜层的方法包括如下步骤：
请参阅步骤S10及图2A，提供形成有深孔110的基底100并将所述基底100置入沉积室。
在本具体实施方式中，所述深孔110为沟道孔，其后续用于形成沟道结构，因此，所述基底100包括半导体衬底及设于所述半导体衬底上的由牺牲层101与绝缘层102交替堆叠构成的堆叠结构，所述深孔110贯穿所述堆叠结构。
在本发明其他实施方式中，所述深孔110用于作为电连接孔，其后续用于形成电连接结构，因此，所述基底100可包括半导体衬底及设置在所述半导体衬底上的钝化层，所述深孔110贯穿所述钝化层。其中，所述半导体衬底中可设置有器件，形成于所述深孔中的所述电连接结构用于将所述器件电学引出。
在本发明中，采用原子层沉积工艺(ALD)在所述深孔中形成薄膜层，因此，所述沉积室为原子层沉积工艺所用的沉积室。图3是所述基底置于所述沉积室内的结构示意图，请参阅图3，所述基底100置于所述沉积室200的载台210上。所述沉积室200具有进气口220及抽气阀230。所述进气口220用于向所述沉积室200通入反应源气体及吹扫气体，即反应源气体及吹扫气体能够通过所述进气口进入所述沉积室内，所述抽气阀230用于抽取所述沉积室200内的气体，即所述沉积室内的气体能够通过所述抽气阀排出，例如废气或者吹扫气体等。
请参阅步骤S11，采用原子层沉积工艺向沉积室200内通入反应源，持续若干时间。
在该步骤中，向所述沉积室200内通入足量的反应源。其中，所述反应源的浓度及通入量，例如体积，可预先设定。优选地，在该步骤中，向所述沉积室200内通入过量的反应源，以保证有充足的反应源，同时以避免反应源过少而不能够在深孔110中形成沉积层。进一步，根据需要形成的薄膜层的材料而选择所述反应源的种类。
请参阅步骤S12及图2B，停止向所述沉积室200内通入反应源，并密闭所述沉积室200若干时间，以在所述深孔110侧壁形成薄膜层120。
停止向沉积室200内通入反应源后，密闭所述沉积室200若干时间，使得未参与反应的反应源停留在沉积室200内。在所述沉积室200被密闭后，所述沉积室200内形成高压环境，则在压力的作用下，未发生反应的反应源会朝向深孔110的底部方向流动，从而在所述深孔110底部未发生沉积的区域沉积，且所述反应源能够均匀地分布，进而能够在所述深孔中形成厚度均匀、高质量的薄膜。
其中，在本具体实施方式中，所述沉积室200通过进气口220及抽气阀230与外部连通，因此，在该步骤中，关闭所述沉积室200的进气口220及抽气阀230，以使所述沉积室200被密闭。
进一步，密闭所述沉积室200的时间设置为5～20秒。若时间太短，反应源不能及时补充至深孔底部，无法沉积，若时间太长，不利于提高生产效率。其中，所述时间可根据所述沉积室200内部的压力或者反应源的浓度确定。
本发明还提供一第二具体实施方式。图4是本发明第二具体实施方式在深孔中形成薄膜层的方法的步骤示意图，图5本发明第二具体实施方式中形成一层沉积层的过程示意图，请参阅图4及图5，本发明在深孔中形成薄膜层的方法包括如下步骤：
请参阅步骤S40及图6A，提供形成有所述深孔610的基底600并将所述基底600置入沉积室。所述基底600的结构与第一具体实施方式中的基底100的结构相同，不再赘述。
请参阅步骤S41、图5及图6B，采用原子层沉积工艺向所述沉积室内通入第一反应源A，持续若干时间。
在该步骤中，所述第一反应源A能够在所述深孔610的侧壁沉积，而由于所述深孔610深宽比较大，第一反应源A无法深入至深孔610的底部，这使得所述第一反应源A仅能够在所述深孔610中部及上部的侧壁沉积，如图6B中的沉积层611。
进一步，在该步骤中，向所述沉积室内通入足量的第一反应源A。其中，所述第一反应源A的浓度及通入量，可预先设定。优选地，在该步骤中，向所述沉积室内通入过量的第一反应源A，以保证有充足的第一反应源A。
请参阅步骤S42、图5及图6C，停止通入所述第一反应源A，并密闭所述沉积室，持续若干时间，以在所述深孔610内壁形成第一单层620。
在该步骤中，在停止向沉积室内通入第一反应源A后，密闭所述沉积室若干时间，使得未参与反应的第一反应源A停留在沉积室内。在所述沉积室被密闭后，所述沉积室内形成高压环境，则在压力的作用下，未发生反应的第一反应源A会朝向深孔610的底部方向流动，从而在所述深孔610底部未发生沉积的区域沉积，且所述第一反应源A能够均匀地分布，而能够在所述深孔610中形成厚度均匀的第一单层620。
其中，密闭所述沉积室的时间设置为5～20秒，使第一反应源A的反应达到饱和。若时间太短，第一反应源A不能及时补充至深孔610底部，无法沉积，若时间太长，不利于提高生产效率。其中，所述时间可根据所述沉积室内部的压力或者第一反应源A的浓度确定。
可选地，请参阅步骤S43及图5，待第一反应源A的反应达到饱和后，吹扫所述沉积室，以去除残余的第一反应源A及副产物。在该步骤中，可通过进气口向沉积室内吹入氮气等气体，以去除残余的第一反应源A及反应过程中产生的副产物，保证后续反应的进行。
请参阅步骤S44、图5及图6D，向所述沉积室内通入第二反应源B，并密闭所述沉积室，持续若干时间，所述第二反应源B与所述第一单层620发生反应，以在所述深孔侧壁形成薄膜层630。
在该步骤中，所述第一反应源A在所述深孔610内壁吸附形成所述第一单层620，所述第二反应源B与所述第一单层620发生反应，以形成所述薄膜层630。
在停止向沉积室内通入第二反应源B后，密闭所述沉积室若干时间，使沉积室形成高压环境。在压力的作用下，未发生反应的第二反应源B会朝向深孔110的底部方向流动，从而在所述深孔110底部未反应的区域与第一单层620发生反应，且所述第二反应源B能够均匀地分布，进而能够在所述深孔中形成厚度均匀所述薄膜层630。
其中，密闭所述沉积室的时间设置为5～20秒。若时间太短，第二反应源B不能及时补充至深孔底部，无法反应，若时间太长，不利于提高生产效率。其中，所述时间可根据所述沉积室内部的压力或者第二反应源B的浓度确定。
可选地，请参阅步骤S45及图5，吹扫所述沉积室，以去除残余的第二反应源及副产物。在该步骤中，可通过进气口向沉积室内吹入氮气等气体，以去除残余的第二反应源B及副产物，保证后续反应的进行。优选地，吹扫所述沉积室，以去除残余的第二反应源B及副产物之前，所述第二反应源B与所述第一单层发生反应达到饱和。
所述第一反应源A及第二反应源B的种类取决于需要形成的薄膜层，例如，若要形成氮化硅薄膜，则在该步骤中，第一反应源A可为硅烷类的气体，第二反应源B可为包含氮气的气体。
本发明第二具体实施方式完成了一层原子层的沉积，若是要沉积多层原子层，则重复执行步骤S41至步骤S46即可。若要沉积多层不同材料的薄膜，则改变第一反应源A及第二反应源B即可。
本发明列举一种在深孔中形成ONO介质膜的方法。所述ONO介质膜包括用于蓄积电荷的氮化硅膜、设置在所述氮化硅膜上侧的第一氧化硅膜及设置在所述氮化硅膜上侧的第二氧化硅膜。其形成方法包括如下步骤：
第一步，在深孔中形成第一氧化硅膜。具体形成方法如下：
(1)提供形成有深孔的基底并将所述基底置入沉积室。
(2)采用原子层沉积工艺向沉积室内通入气态氨基硅烷作为第一反应源，持续若干时间。
(3)停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述深孔内壁形成第一单层。所述第一单层为所述第一反应源吸附在深孔侧壁而成。
(4)吹扫，以去除多余的第一反应源。具体地说，在该实施例中，向沉积室内通入惰性气体，例如，氩气，进行吹扫。
(5)向所述沉积室内通入氧气等离子体作为第二反应源，并持续若干时间，所述氧气等离子体对第一单层进行氧化，形成氧化硅薄膜。具体地说，可向所述沉积室内通入氧气并电离形成所述氧气等离子体。
(6)吹扫，以去除多余的第二反应源及及所述第二反应源与所述第一单层反应而产生的副产物。具体地说，在该实施例中，向沉积室内通入惰性气体，例如，氩气，进行吹扫。
重复(1)-(6)上述步骤，在深孔侧壁形成具有设定厚度的第一氧化硅膜。
第二步，在所述第一氧化硅膜表面形成氮化硅膜。具体形成方法如下：
(1)采用原子层沉积工艺向沉积室内通入气态氨基硅烷作为第一反应源，持续若干时间。
(2)停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述深孔内壁形成第一单层。所述第一单层为所述第一反应源吸附在所述第一氧化硅膜侧壁而成。
(3)吹扫，以去除多余的第一反应源。具体地说，在该实施例中，向沉积室内通入惰性气体，进行吹扫。
(4)向所述沉积室内通入氮气等离子体作为第二反应源，并持续若干时间，所述氮气等离子体对第一单层进行氮化，形成氮化硅薄膜。具体地说，可向所述沉积室内通入氮气并电离形成所述氮气等离子体。
(5)吹扫，以去除多余的第二反应源及所述第二反应源与所述第一单层反应而产生的副产物。具体地说，在该实施例中，向沉积室内通入惰性气体，例如，氩气，进行吹扫。
重复(1)-(5)上述步骤，在所述第一氧化硅膜表面形成具有设定厚度的氮化硅膜。
第三步，在所述氮化硅膜表面形成第二氧化硅膜。具体形成方法如下：
(1)采用原子层沉积工艺向沉积室内通入气态氨基硅烷作为第一反应源，持续若干时间。
(2)停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述氮化硅表面形成第一单层。所述第一单层为所述第一反应源吸附在所述氮化硅膜表面而成。
(3)吹扫，以去除多余的第一反应源。具体地说，在该实施例中，向沉积室内通入惰性气体，例如，氩气，进行吹扫。
(4)向所述沉积室内通入氧气等离子体作为第二反应源，并持续若干时间，所述氧气等离子体对第一单层进行氧化，形成氧化硅薄膜。具体地说，可向所述沉积室内通入氧气并电离形成所述氧气等离子体。
(5)吹扫，以去除多余的第二反应源及及所述第二反应源与所述第一单层反应而产生的副产物。具体地说，在该实施例中，向沉积室内通入惰性气体，例如，氩气，进行吹扫。
重复(1)-(5)上述步骤，在所述氮化硅膜表面形成具有设定厚度的第二氧化硅膜。本发明在深孔中形成薄膜层的方法能够在深孔中形成均匀的、高质量的薄膜层，大大提高了3D NAND存储器件的性能。
本发明第三具体实施方式还提供了半导体器件的制备方法，所述半导体器件的制备方法采用上述的薄膜层形成方法在深孔中形成薄膜层。图7是本发明一具体方式的半导体器件的制备方法的步骤示意图，请参阅图7，所述半导体器件的制备方法包括如下步骤：
步骤S70，提供一基底。
步骤S71，在所述基底中形成深孔。
在本具体实施方式中，所述深孔为沟道孔，其后续用于形成沟道结构，因此，所述基底为由牺牲层与绝缘层交替堆叠构成的堆叠结构，所述深孔贯穿所述堆叠结构。在本发明其他实施方式中，所述深孔用于作为电连接孔，其后续用于形成电连接结构，则所述基底可为设置在硅衬底上的钝化层等结构，所述深孔贯穿所述钝化层等结构。
步骤S72，至少循环一次在深孔中形成薄膜层的方法，以在所述深孔侧壁形成至少一层薄膜层。所述在深孔中形成薄膜层的方法请参见上述描述，此处不再赘述。在该步骤中，若要形成预设厚度的薄膜层，则执行多次在深孔中形成薄膜层的方法，以使所述薄膜层的厚度满足要求。若要形成多层不同的薄膜层，则执行多次在深孔中形成薄膜层的方法。例如，若要形成三层不同薄膜层(例如ONO介质膜层)，则执行三次在深孔中形成薄膜层的方法。可以理解的是，不同的薄膜层，其反应源可不同。进一步，对于每一薄膜层，可重复多次制备过程，以使该薄膜层达到预设厚度。
采用本发明半导体器件的制备方法形成的半导体器件，能够在深孔中形成厚度均匀、高质量的薄膜层，大大提高了半导体器件的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种在深孔中形成薄膜层的方法，其特征在于，包括如下步骤：
提供形成有所述深孔的基底并将所述基底置入沉积室；
采用原子层沉积工艺向沉积室内通入反应源，持续若干时间；
停止向所述沉积室内通入反应源，并密闭所述沉积室若干时间，使得未发生反应的反应源能够朝向深孔的底部方向流动，以在所述深孔侧壁形成薄膜层。
2.根据权利要求1所述的在深孔中形成薄膜层的方法，其特征在于，所述沉积室设置有进气口及抽气阀，反应源能够通过所述进气口进入所述沉积室内，沉积室内的气体能够通过所述抽气阀排出，密闭所述沉积室的方法是：关闭所述进气口及所述抽气阀。
3.根据权利要求1所述的在深孔中形成薄膜层的方法，其特征在于，密闭所述沉积室的时间设置为5～20秒。
4.根据权利要求1所述的在深孔中形成薄膜层的方法，其特征在于，采用原子层沉积工艺向沉积室内通入反应源的步骤包括：
通入第一反应源，持续若干时间；
停止通入所述第一反应源，并密闭所述沉积室，持续若干时间，以在所述深孔内壁形成第一单层；
向所述沉积室内通入第二反应源，并持续若干时间；
停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层。
5.根据权利要求4所述的在深孔中形成薄膜层的方法，其特征在于，在停止通入所述第一反应源，并密闭所述沉积室，持续若干时间的步骤后，还包括吹扫所述沉积室，以去除残余的第一反应源及反应过程中产生的副产物的步骤。
6.根据权利要求4所述的在深孔中形成薄膜层的方法，其特征在于，在停止通入所述第二反应源，并密闭所述沉积室，持续若干时间，所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤后，吹扫所述原子层沉积室，以去除残余的第二反应源及副产物。
7.根据权利要求6所述的在深孔中形成薄膜层的方法，其特征在于，在吹扫所述原子层沉积室之前，所述第二反应源与所述第一单层的反应达到饱和。
8.根据权利要求4所述的在深孔中形成薄膜层的方法，其特征在于，在形成所述第一单层的步骤中，所述第一反应源在所述深孔内壁吸附形成所述第一单层，在所述第二反应源与所述第一单层发生反应，以在所述深孔侧壁形成所述薄膜层的步骤中，所述第二反应源与所述第一单层发生置换反应，以形成所述薄膜层。
9.一种半导体器件的制造方法，其特征在于，包括如下步骤：
提供一基底；
在所述基底中形成深孔；
至少循环一次如权利要求1～8任意一项所述的在深孔中形成薄膜层的方法，以在所述深孔侧壁形成包括至少一层薄膜层的薄膜结构。
10.根据权利要求 9所述的半导体器件的制造方法，其特征在于，所述深孔为半导体器件中的沟道孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011284960.7A CN112420731B (zh) | 2020-11-17 | 2020-11-17 | 在深孔中形成薄膜层的方法及半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011284960.7A CN112420731B (zh) | 2020-11-17 | 2020-11-17 | 在深孔中形成薄膜层的方法及半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420731A CN112420731A (zh) | 2021-02-26 |
| CN112420731B true CN112420731B (zh) | 2021-12-17 |
Family
ID=74831814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011284960.7A Active CN112420731B (zh) | 2020-11-17 | 2020-11-17 | 在深孔中形成薄膜层的方法及半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420731B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101002308A (zh) * | 2004-08-11 | 2007-07-18 | 株式会社明电舍 | 用于形成氧化物膜的方法和设备 |
| CN101010783A (zh) * | 2004-08-09 | 2007-08-01 | 应用材料股份有限公司 | 在低利用工艺中流量和压力梯度的去除 |
| CN101381861A (zh) * | 2004-06-28 | 2009-03-11 | 东京毅力科创株式会社 | 成膜方法 |
| CN101772833A (zh) * | 2008-02-20 | 2010-07-07 | 东京毅力科创株式会社 | 气体供给装置 |
| CN103594343A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 高k膜的制作方法及晶体管的形成方法 |
| CN103839800A (zh) * | 2012-11-20 | 2014-06-04 | 中国科学院微电子研究所 | 氮化硅制造方法 |
| CN105493248A (zh) * | 2013-09-30 | 2016-04-13 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置、衬底处理系统及记录介质 |
| CN105506581A (zh) * | 2015-12-15 | 2016-04-20 | 北京七星华创电子股份有限公司 | 一种应用原子层沉积技术制备薄膜的实现方法 |
| CN109801918A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN111279481A (zh) * | 2020-01-14 | 2020-06-12 | 长江存储科技有限责任公司 | 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8129289B2 (en) * | 2006-10-05 | 2012-03-06 | Micron Technology, Inc. | Method to deposit conformal low temperature SiO2 |
-
2020
- 2020-11-17 CN CN202011284960.7A patent/CN112420731B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101381861A (zh) * | 2004-06-28 | 2009-03-11 | 东京毅力科创株式会社 | 成膜方法 |
| CN101010783A (zh) * | 2004-08-09 | 2007-08-01 | 应用材料股份有限公司 | 在低利用工艺中流量和压力梯度的去除 |
| CN101002308A (zh) * | 2004-08-11 | 2007-07-18 | 株式会社明电舍 | 用于形成氧化物膜的方法和设备 |
| CN101772833A (zh) * | 2008-02-20 | 2010-07-07 | 东京毅力科创株式会社 | 气体供给装置 |
| CN103594343A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 高k膜的制作方法及晶体管的形成方法 |
| CN103839800A (zh) * | 2012-11-20 | 2014-06-04 | 中国科学院微电子研究所 | 氮化硅制造方法 |
| CN105493248A (zh) * | 2013-09-30 | 2016-04-13 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置、衬底处理系统及记录介质 |
| CN105506581A (zh) * | 2015-12-15 | 2016-04-20 | 北京七星华创电子股份有限公司 | 一种应用原子层沉积技术制备薄膜的实现方法 |
| CN109801918A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 制造半导体器件的方法 |
| CN111279481A (zh) * | 2020-01-14 | 2020-06-12 | 长江存储科技有限责任公司 | 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420731A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101100428B1 (ko) | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 | |
| US20110159680A1 (en) | Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same | |
| US9478670B2 (en) | Non-volatile semiconductor storage device | |
| US8987804B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| US20220384180A1 (en) | Method of manufacturing semiconductor device | |
| JP5706353B2 (ja) | 半導体装置及びその製造方法 | |
| US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
| US9087910B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR20120024200A (ko) | 반도체 소자의 제조 방법 | |
| US8383481B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR20110046872A (ko) | 금속 실리케이트 막의 형성 방법 및 이를 이용한 반도체 소자의 형성 방법 | |
| US7507644B2 (en) | Method of forming dielectric layer of flash memory device | |
| CN112420731B (zh) | 在深孔中形成薄膜层的方法及半导体器件的制备方法 | |
| US20210083128A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN107564800B (zh) | 一种氮化硅层的制备方法 | |
| US8952445B2 (en) | Nonvolatile semiconductor memory device | |
| CN111403414A (zh) | 三维存储器及其形成方法 | |
| KR100647484B1 (ko) | 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법 | |
| KR20230097221A (ko) | 반도체 장치의 제조 방법 및 에칭 가스 | |
| CN112103296B (zh) | 半导体结构的制造方法 | |
| JP2013197187A (ja) | 半導体装置及びその製造方法 | |
| JP2014099545A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012156446A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20200295201A1 (en) | Semiconductor device | |
| CN114497199A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |