CN114361047A - 一种集成电路封装模块及其制备方法、光电处理模组 - Google Patents
一种集成电路封装模块及其制备方法、光电处理模组 Download PDFInfo
- Publication number
- CN114361047A CN114361047A CN202210009632.9A CN202210009632A CN114361047A CN 114361047 A CN114361047 A CN 114361047A CN 202210009632 A CN202210009632 A CN 202210009632A CN 114361047 A CN114361047 A CN 114361047A
- Authority
- CN
- China
- Prior art keywords
- chip
- photoresist layer
- pic
- interconnection
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明提供一种集成电路封装模块的制备方法,包括:制备光致有源面上涂覆有第一光刻胶层的PIC芯片;清洗掉第一光刻胶层,并在第一光刻胶层的涂覆区域进行多次涂覆,得到厚度为目标厚度的第二光刻胶层;完成PIC芯片与多个相关芯片中的至少一个相关芯片的互联以及多个相关芯片之间的互联,得到芯片模组;对芯片模组进行塑封,得到第一塑封层,对第一塑封层进行研磨减薄直至露出第二光刻胶层;清洗掉第二光刻胶层,得到用于布设光纤阵列波导器件的预设腔体。还提供一种集成电路封装模块及光电处理模组。全部采用低温封装工艺制程,不会对芯片中的晶体管等电路产生不利影响;能够得到较高洁净度的预设腔体;能够得到结构完整的光致有源面。
Description
技术领域
本发明涉及集成电路模块封装技术领域,尤其涉及一种集成电路封装模块及其制备方法、光电处理模组。
背景技术
光子作为信息载体,具有比电子作为信息载体更快的传输速率;而且光子之间几乎无干扰,不同波长、偏振、模式的光子可多路同时通信,因此光子具有更大的信息传输带宽和更高的信息传输速率,且不受电磁场干扰。目前,硅光电芯片是最具市场发展潜力的信息传输和信息处理芯片技术。
激光器产生的微波光源通过光纤阵列波导器件耦合到光子集成芯片(PhotonicIntegrated Circuit,PIC)上,在PIC芯片的集成封装工艺中,需要解决一系列的产业化封装问题,比如:需要在入射的微波光源和PIC芯片的光致有源面建立一个洁净程度高的预设腔体,用于布设光纤阵列波导器件,而在封装的整个工艺过程中要确保预设腔体的绝对清洁,且PIC芯片的光致有源面不会受到整个封装工艺制程的破坏;这也成了PIC芯片封装领域亟待解决的产业化难题。
现有技术中,通常利用激光的高密度热量来实现特定区域的熔融,从而制备得到所需的预设腔体,但激光的高热工艺会对芯片中的晶体管等电路产生不利影响;此外激光的高密度热量会在局部区域产生热应力,最终导致制备的预设腔体的洁净程度不高,且光致有源面的结构遭受破坏,大大影响了入射光源在光致有源面上的耦合效率和耦合质量,进而影响到光子信号的传输效率和传输质量。
发明内容
针对现有技术中所存在的不足,本发明提供一种集成电路封装模块及其制备方法、光电处理模组。
第一方面,在一个实施例中,本发明提供一种集成电路封装模块的制备方法,包括:
制备光致有源面上涂覆有第一光刻胶层的PIC芯片;
清洗掉第一光刻胶层,并在第一光刻胶层的涂覆区域进行多次涂覆,得到厚度为目标厚度的第二光刻胶层;
完成PIC芯片与多个相关芯片中的至少一个相关芯片的互联以及多个相关芯片之间的互联,得到芯片模组;
对芯片模组进行塑封,得到第一塑封层,对第一塑封层进行研磨减薄直至露出第二光刻胶层;清洗掉第二光刻胶层,得到用于布设光纤阵列波导器件的预设腔体。
在一个实施例中,制备光致有源面上涂覆有第一光刻胶层的PIC芯片,包括:
在晶圆上制备若干个PIC芯片电路,然后在晶圆上进行涂覆,得到第一光刻胶层;
对晶圆进行划片,得到若干个光致有源面上涂覆有第一光刻胶层的PIC芯片。
在一个实施例中,多个相关芯片分别为模拟电路芯片、起桥接作用的芯片互联部件、以及数字电路芯片;在制备光致有源面上涂覆有第一光刻胶层的PIC芯片的步骤之后,上述集成电路封装模块的制备方法还包括:
将PIC芯片和芯片互联部件黏贴在具有剥离层的支撑载板上;
完成PIC芯片与多个相关芯片中的至少一个相关芯片的互联以及多个相关芯片之间的互联,包括:
完成PIC芯片与模拟电路芯片的互联、模拟电路芯片与芯片互联部件的互联以及芯片互联部件与数字电路芯片的互联。
在一个实施例中,在将PIC芯片和芯片互联部件黏贴在具有剥离层的支撑载板上的步骤之后,上述集成电路封装模块的制备方法还包括:
对PIC芯片和芯片互联部件进行塑封,得到第二塑封层,对第二塑封层进行研磨减薄直至露出第一光刻胶层。
在一个实施例中,在对第二塑封层进行研磨减薄直至露出第一光刻胶层的步骤之后,上述集成电路封装模块的制备方法还包括:
在第一光刻胶层和第二塑封层上进行涂覆,得到第三光刻胶层;
对第三光刻胶层进行曝光和显影,使第一光刻胶层、PIC芯片的第一导电联接部件和芯片互联部件的第一导电联接部件露出,在第三光刻胶层的开口中制作分别与PIC芯片的第一导电联接部件和芯片互联部件的第一导电部件联接的第二导电联接部件。
在一个实施例中,模拟电路芯片的第一导电联接部件与PIC芯片的第一导电联接部件对应的第二导电联接部件进行焊接实现互联,得到对应的导电焊球;模拟电路芯片的第一导电联接部件和数字电路芯片的第一导电联接部件分别与芯片互联部件的第一导电联接部件对应的第二导电联接部件进行焊接实现互联,得到对应的导电焊球。
在一个实施例中,第一光刻胶层的顶部高度不大于第一导电联接部件的顶部高度。
在一个实施例中,PIC芯片和模拟电路芯片都分别设有多个,一个PIC芯片和一个模拟电路芯片构成一组处理通道;将PIC芯片和芯片互联部件黏贴在具有剥离层的支撑载板上,包括:
将多个PIC芯片分别黏贴在芯片互联部件的外侧。
第二方面,在一个实施例中,本发明提供一种集成电路封装模块,由上述任一个实施例中的集成电路封装模块的制备方法制备得到。
第三方面,在一个实施例中,本发明提供一种光电处理模组,包括上述任一个实施例中的集成电路封装模块;还包括布设在预设腔体中的光纤阵列波导器件。
通过上述集成电路封装模块及其制备方法、光电处理模组,利用光刻胶层对PIC芯片的光致有源面进行保护以及对用于布设光纤阵列波导器件的预设腔体进行定位,从而在后续完成整体塑封后,可通过清洗来去除对应光刻胶层,以得到预设腔体。关键工艺步骤节点全部采用低温封装工艺制程,不会对芯片中的晶体管等电路产生不利影响;不会对封装材料和封装结构产生热应力,能够得到较高洁净度的预设腔体;PIC芯片的光致有源面不会受到任何不良工艺制程的影响,从而能够得到结构完整的光致有源面,提高后续光纤阵列波导器件引入的光子与PIC芯片的耦合质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
其中:
图1为本发明一个实施例中在晶圆上制备PIC芯片的结构示意图;
图2为本发明一个实施例中在晶圆上涂覆得到光刻胶层的结构示意图;
图3为本发明一个实施例中在晶圆背面进行减薄并塑封的结构示意图;
图4为本发明一个实施例中对晶圆进行划片得到PIC芯片的结构示意图;
图5为本发明一个实施例中PIC芯片和芯片互联部件黏贴到载板上的结构示意图;
图6为本发明一个实施例中对PIC芯片和芯片互联部件进行塑封的结构示意图;
图7为本发明一个实施例中减薄塑封层露出第一次涂覆的光刻胶层的结构示意图;
图8为本发明一个实施例中在第一次涂覆的光刻胶层上再第二次涂覆得到光刻胶层并进行曝光和显影的结构示意图;
图9为本发明一个实施例中清洗掉第一次涂覆的光刻胶层的结构示意图;
图10为本发明一个实施例中在第一次涂覆区域再第三次涂覆得到光刻胶层的结构示意图;
图11为本发明一个实施例中进行整体塑封的结构示意图;
图12为本发明一个实施例中制备得到互联焊球的结构示意图;
图13为本发明一个实施例中减薄塑封层并清洗掉第三次涂覆的光刻胶层的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
第一方面,如图1至图13所示,在一个实施例中,本发明提供一种集成电路封装模块的制备方法,包括:
如图1所示,通过MEMS制程制备得到若干个PIC芯片电路的硅晶圆,PIC芯片电路布设在硅衬底10中,PIC芯片电路通过导电联接部件13a实现与外部元器件的电气联接;
其中,导电联接部件13a通过导电布线层12a和导电细柱11a实现PIC芯片电路内部的电气联接;导电布线层12a用于导电细柱11a与导电联接部件13a的互联布线,通过导电布线层12a能够实现导电联接部件13a在PIC芯片电路上的任意布局;导电联接部件13a用于与其它芯片的电气联接;
如图1和图2所示,在PIC芯片电路上涂覆得到光刻胶,并进行曝光、显影和烘干等光刻工艺步骤,制备得到覆盖在PIC芯片电路的光致有源面上的光刻胶层20;其中,光刻胶层20的图案是采用特制的具有掩膜图案设计的掩模板进行光刻工艺制备;
其中,光刻胶层20用于对光致有源面进行保护以及后续制备的预设腔体40进行定位;此外,在晶圆阶段就涂覆光刻胶层20,实现从源头上的保护,极大的避免在后续封装步骤中影响光致有源面的洁净度。
其中,光刻胶层20的顶部高度不大于导电联接部件13a的顶部高度,具体功能和效果在后续内容中说明;
如图2和图3所示,对远离光刻胶层20的硅衬底10的表面进行研磨,直至露出导电细柱11a,并在研磨后的硅衬底10的表面生长钝化层,用以钝化硅材料研磨后产生的硅损伤层及硅悬挂键,且对钝化层进行精细化研磨处理,再在精细化研磨处理后的硅衬底10的表面进行光刻和电镀工艺,制备得到与导电细柱11a导电联接的导电联接部件14a,并在具有导电联接部件14a的硅衬底10的表面黏贴NCF胶膜21;
其中,导电联接部件14a用于与封装基板或PCB板联接;
如图3和图4所示,对硅晶圆进行划片,从而得到分立的PIC芯片100;
如图5所示,将PIC芯片100a、芯片互联部件200、PIC芯片100b黏贴在具有剥离层31的支撑载板30上;
芯片互联部件200包括:导电联接部件13b、导电布线层12b、导电联接部件14b和导电细柱11b;
其中,导电联接部件13b用于芯片的桥接互联;导电布线层12b用于与导电联接部件13b的互联;导电联接部件14b用于与封装基板或PCB板的电气联接;导电细柱11b用于实现芯片互联部件200相对的两个表面上布设的导电联接部件13b和导电联接部件14b的贯通联接;
如图5和图6所示,对PIC芯片100a、芯片互联部件200和PIC芯片100b进行塑封,使其包封在塑封层32a中;
其中,芯片互联部件200主要用于实现其他芯片的桥接,提高与芯片互联部件200联接的其他芯片的互联密度,从而提高封装模块的集成度;
如图6和图7所示,对塑封层32a进行研磨,直至露出光刻胶层20;
其中,之前提到光刻胶层20的顶部高度不大于导电联接部件13a的顶部高度,是为了在此处进行研磨时,当露出光刻胶层20后,对应的导电联接部件13a也露出,便于后续制作其他导电结构;
如图7和图8所示,在塑封层32a上涂覆光刻胶层22,并进行曝光、显影和烘干等,使分别覆盖在PIC芯片100a的光刻胶层20和PIC芯片100b的光刻胶层20上的光刻胶层22被完全去除;还使分别覆盖在导电联接部件13a和导电联接部件13b上的光刻胶层22被完全去除,以便通过电镀得到分别与导电联接部件13a和导电联接部件13b联接的导电联接部件15;
如图8和图9所示,用去胶液去除光刻胶层20,初步制备得到分别位于PIC芯片100a的光致有源面和PIC芯片100b的光致有源面上用于埋设光纤阵列波导器件的预设腔体40;需要注意的是,此时得到的预设腔体40的高度很低,不能满足目标高度的需求,还需要进行后续工艺的处理;
其中,去胶液可与光刻胶层20发生化学反应且不与光刻胶层22发生化学反应;
具体的,光刻胶层20采用正性光刻胶、光刻胶层22采用负性光刻胶;或者,光刻胶层20采用负性光刻胶、光刻胶层22采用正性光刻胶;
如图9和图10所示,在光刻胶层20的涂覆区域进行多次涂覆,得到厚度为目标厚度的光刻胶层23;
其中,光刻胶层23同已经清洗掉的光刻胶层20的涂覆区域相同,都是仅用于覆盖PIC芯片100a的光致有源面41和PIC芯片100b的光致有源面41;由于后续通过清洗掉光刻胶层23来得到最终的预设腔体40,因此光刻胶层23的目标厚度尽量较大;
如图10和图11所示,将模拟电路芯片300a、数字电路芯片400和模拟电路芯片300b焊接到导电联接部件15上,得到芯片模组;对芯片模组进行塑封,得到塑封层32b;
PIC芯片100a与模拟电路芯片300a是通过导电联接部件13a与导电联接部件13c1形成的导电焊球16a来实现导电互联;
模拟电路芯片300a与芯片互联部件200是通过导电联接部件13c2与导电联接部件13b1形成的导电焊球16b来实现导电互联;
芯片互联部件200与数字电路芯片400是通过导电联接部件13b2与导电联接部件13d形成的导电焊球16c来实现导电互联;
模拟电路芯片300b与芯片互联部件200是通过导电联接部件13c2与导电联接部件13b3形成的导电焊球16d来实现导电互联;
模拟电路芯片300a与PIC芯片100b是通过导电联接部件13c1与导电联接部件13a形成的导电焊球16e来实现导电互联;
其中,PIC芯片100a的光致有源面用于接收入射光并耦合到PIC芯片100a的内部电路,PIC芯片100a的内部电路用于对光信号进行调制及光电转换,得到对应的电信号,并将电信号传输至模拟电路芯片300a;模拟电路芯片300a对电信号进行模数转换,得到对应的数字电信号,并将数字电信号通过芯片互联部件200传输至数字电路芯片400;数字电路芯片400对数字电信号进行相关的计算和处理;PIC芯片100b和对应的模拟电路芯片300b的工作原理同PIC芯片100a和对应的模拟电路芯片300a一致,在此不再赘述;需要注意的是,PIC芯片100a和对应的模拟电路芯片300a构成一组输入通道,PIC芯片100b和对应的模拟电路芯片300b也构成一组输入通道,即本实施例提出的制备方法中,可以制备至少两个输入通道,在其他实施例中,制备的输入通道数量还可以更多或更少,在此不做限定;
如图11和图12所示,研磨减薄塑封层32b,并翻转研磨后的封装模块,剥离去除支撑载板30;
对靠近塑封层32a的封装模块的表面进行研磨直至露出包覆在NCF胶膜21中的导电连接部件14a;
采用C4工艺(Controlled Collapse Chip Connection,可控坍塌芯片连接技术)制备互联焊球17;
如图12和图13所示,对远离互联焊球17的塑封层32b的表面进行研磨,直至露出模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b和光刻胶层23;
采用与光刻胶层23发生化学反应的去胶液来去除光刻胶层23,最终制备得到用于布设光纤阵列波导的预设腔体40;
其中,最终得到的预设腔体40的顶部高度与模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b的顶部高度基本一致,因此为了便于提高对塑封层32b的研磨减薄的效率,可以将光刻胶层23的目标厚度设置得尽量较大,具体的,可使得到的光刻胶层23的顶部高度不小于模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b的顶部高度,从而在对塑封层32b进行研磨时,当模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b露出后,对应的光刻胶层23也已经露出,因此可直接通过去胶液去除光刻胶层23,提高整体效率。
需要说明的是,为了对本发明的理解更加清楚,在本实施例中,示出了集成电路封装模块的制备方法的全流程;但本领域内的技术人员可以毫无疑问的对本实施例中的技术特征进行拆分、删减、增加、组合来到对应的技术方案,以对权利要求进行支持。
通过上述集成电路封装模块的制备方法,利用光刻胶层对PIC芯片的光致有源面进行保护以及对用于布设光纤阵列波导器件的预设腔体进行定位,从而在后续完成整体塑封后,可通过清洗来去除对应光刻胶层,以得到预设腔体。关键工艺步骤节点全部采用低温封装工艺制程,不会对芯片中的晶体管等电路产生不利影响;不会对封装材料和封装结构产生热应力,能够得到较高洁净度的预设腔体;PIC芯片的光致有源面不会受到任何不良工艺制程的影响,从而能够得到结构完整的光致有源面,提高后续光纤阵列波导器件引入的光子与PIC芯片的耦合质量。
第二方面,在一个实施例中,本发明提供一种集成电路封装模块,由上述任一个实施例中的集成电路封装模块的制备方法制备得到。
通过上述集成电路封装模块,利用光刻胶层对PIC芯片的光致有源面进行保护以及对用于布设光纤阵列波导器件的预设腔体进行定位,从而在后续完成整体塑封后,可通过清洗来去除对应光刻胶层,以得到预设腔体。关键工艺步骤节点全部采用低温封装工艺制程,不会对芯片中的晶体管等电路产生不利影响;不会对封装材料和封装结构产生热应力,能够得到较高洁净度的预设腔体;PIC芯片的光致有源面不会受到任何不良工艺制程的影响,从而能够得到结构完整的光致有源面,提高后续光纤阵列波导器件引入的光子与PIC芯片的耦合质量。
第三方面,在一个实施例中,本发明提供一种光电处理模组,包括上述任一个实施例中的集成电路封装模块;还包括布设在预设腔体中的光纤阵列波导器件。
通过上述光电处理模组,利用光刻胶层对PIC芯片的光致有源面进行保护以及对用于布设光纤阵列波导器件的预设腔体进行定位,从而在后续完成整体塑封后,可通过清洗来去除对应光刻胶层,以得到预设腔体。关键工艺步骤节点全部采用低温封装工艺制程,不会对芯片中的晶体管等电路产生不利影响;不会对封装材料和封装结构产生热应力,能够得到较高洁净度的预设腔体;PIC芯片的光致有源面不会受到任何不良工艺制程的影响,从而能够得到结构完整的光致有源面,提高后续光纤阵列波导器件引入的光子与PIC芯片的耦合质量。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明的保护范围应以所附权利要求为准。
Claims (10)
1.一种集成电路封装模块的制备方法,其特征在于,包括:
制备光致有源面上涂覆有第一光刻胶层的PIC芯片;
清洗掉所述第一光刻胶层,并在所述第一光刻胶层的涂覆区域进行多次涂覆,得到厚度为目标厚度的第二光刻胶层;
完成所述PIC芯片与多个相关芯片中的至少一个所述相关芯片的互联以及多个所述相关芯片之间的互联,得到芯片模组;
对所述芯片模组进行塑封,得到第一塑封层,对所述第一塑封层进行研磨减薄直至露出所述第二光刻胶层;清洗掉所述第二光刻胶层,得到用于布设光纤阵列波导器件的预设腔体。
2.根据权利要求1所述的集成电路封装模块的制备方法,其特征在于,所述制备光致有源面上涂覆有第一光刻胶层的PIC芯片,包括:
在晶圆上制备若干个PIC芯片电路,然后在所述晶圆上进行涂覆,得到所述第一光刻胶层;
对所述晶圆进行划片,得到若干个光致有源面上涂覆有所述第一光刻胶层的所述PIC芯片。
3.根据权利要求1所述的集成电路封装模块的制备方法,其特征在于,多个所述相关芯片分别为模拟电路芯片、起桥接互联作用的芯片互联部件、以及数字电路芯片;在所述制备光致有源面上涂覆有第一光刻胶层的PIC芯片的步骤之后,还包括:
将所述PIC芯片和所述芯片互联部件黏贴在具有剥离层的支撑载板上;
所述完成所述PIC芯片与多个相关芯片中的至少一个所述相关芯片的互联以及多个所述相关芯片之间的互联,包括:
完成所述PIC芯片与所述模拟电路芯片的互联、所述模拟电路芯片与所述芯片互联部件的互联以及所述芯片互联部件与所述数字电路芯片的互联。
4.根据权利要求3所述的集成电路封装模块的制备方法,其特征在于,在将所述PIC芯片和所述芯片互联部件黏贴在具有剥离层的支撑载板上的步骤之后,还包括:
对所述PIC芯片和所述芯片互联部件进行塑封,得到第二塑封层,对所述第二塑封层进行研磨减薄直至露出所述第一光刻胶层。
5.根据权利要求4所述的集成电路封装模块的制备方法,其特征在于,在所述对所述第二塑封层进行研磨减薄直至露出所述第一光刻胶层的步骤之后,还包括:
在所述第一光刻胶层和所述第二塑封层上进行涂覆,得到第三光刻胶层;
对所述第三光刻胶层进行曝光和显影,使所述第一光刻胶层、所述PIC芯片的第一导电联接部件和所述芯片互联部件的第一导电联接部件露出,在所述第三光刻胶层的开口中制作分别与所述PIC芯片的第一导电联接部件和所述芯片互联部件的第一导电部件联接的第二导电联接部件。
6.根据权利要求5所述的集成电路封装模块的制备方法,其特征在于,所述模拟电路芯片的第一导电联接部件与所述PIC芯片的第一导电联接部件对应的第二导电联接部件进行焊接实现互联,得到对应的导电焊球;所述模拟电路芯片的第一导电联接部件和所述数字电路芯片的第一导电联接部件分别与所述芯片互联部件的第一导电联接部件对应的第二导电联接部件进行焊接实现互联,得到对应的导电焊球。
7.根据权利要求5所述的集成电路封装模块的制备方法,其特征在于,所述第一光刻胶层的顶部高度不大于第一导电联接部件的顶部高度。
8.根据权利要求3所述的集成电路封装模块的制备方法,其特征在于,所述PIC芯片和所述模拟电路芯片都分别设有多个,一个所述PIC芯片和一个所述模拟电路芯片构成一组处理通道;所述将所述PIC芯片和所述芯片互联部件黏贴在具有剥离层的支撑载板上,包括:
将多个所述PIC芯片分别黏贴在所述芯片互联部件的外侧。
9.一种集成电路封装模块,其特征在于,由权利要求1-8任一项所述的集成电路封装模块的制备方法制备得到。
10.一种光电处理模组,其特征在于,包括如权利要求9所述的集成电路封装模块;还包括布设在所述预设腔体中的光纤阵列波导器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210009632.9A CN114361047B (zh) | 2022-01-05 | 2022-01-05 | 一种集成电路封装模块及其制备方法、光电处理模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210009632.9A CN114361047B (zh) | 2022-01-05 | 2022-01-05 | 一种集成电路封装模块及其制备方法、光电处理模组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114361047A true CN114361047A (zh) | 2022-04-15 |
CN114361047B CN114361047B (zh) | 2022-12-30 |
Family
ID=81106851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210009632.9A Active CN114361047B (zh) | 2022-01-05 | 2022-01-05 | 一种集成电路封装模块及其制备方法、光电处理模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114361047B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114937633A (zh) * | 2022-07-25 | 2022-08-23 | 成都万应微电子有限公司 | 一种射频芯片系统级封装方法及射频芯片系统级封装结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180151392A1 (en) * | 2016-11-29 | 2018-05-31 | Pep Innovation Pte Ltd. | Semiconductor package for 3d stacking and method of forming thereof |
CN111244042A (zh) * | 2018-11-29 | 2020-06-05 | 台湾积体电路制造股份有限公司 | 半导体封装及其制造方法 |
CN112005370A (zh) * | 2018-04-24 | 2020-11-27 | 思科技术公司 | 用于光子芯片和电气芯片集成的集成电路桥 |
CN112864119A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
CN113053835A (zh) * | 2019-12-26 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体封装及其形成方法 |
-
2022
- 2022-01-05 CN CN202210009632.9A patent/CN114361047B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180151392A1 (en) * | 2016-11-29 | 2018-05-31 | Pep Innovation Pte Ltd. | Semiconductor package for 3d stacking and method of forming thereof |
CN112005370A (zh) * | 2018-04-24 | 2020-11-27 | 思科技术公司 | 用于光子芯片和电气芯片集成的集成电路桥 |
CN111244042A (zh) * | 2018-11-29 | 2020-06-05 | 台湾积体电路制造股份有限公司 | 半导体封装及其制造方法 |
CN112864119A (zh) * | 2019-11-27 | 2021-05-28 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
CN113053835A (zh) * | 2019-12-26 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体封装及其形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114937633A (zh) * | 2022-07-25 | 2022-08-23 | 成都万应微电子有限公司 | 一种射频芯片系统级封装方法及射频芯片系统级封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN114361047B (zh) | 2022-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101870985B1 (ko) | 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈 | |
KR100653294B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7157742B2 (en) | Integrated circuit device | |
CN112005370B (zh) | 用于光子芯片和电气芯片集成的集成电路桥 | |
US7807508B2 (en) | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating | |
US7495341B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US20210202562A1 (en) | Semiconductor package and method of forming the same | |
TWI474476B (zh) | 晶片封裝體及其形成方法 | |
US6617702B2 (en) | Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate | |
KR20080084759A (ko) | 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 | |
US20220328552A1 (en) | Semiconductor package and method of forming the same | |
CN114361047B (zh) | 一种集成电路封装模块及其制备方法、光电处理模组 | |
TWI620284B (zh) | 晶片封裝體及其製造方法 | |
US7087464B2 (en) | Method and structure for a wafer level packaging | |
KR20160090972A (ko) | 이미지 센서 패키지 및 제조 방법 | |
CN112166504A (zh) | 摄像装置 | |
WO2020103215A1 (zh) | 摄像组件及其封装方法、镜头模组、电子设备 | |
CN114613685A (zh) | 封装方法及封装结构 | |
US10887499B2 (en) | Camera assembly and packaging methods thereof, lens module, and electronic device | |
CN115172185A (zh) | 一种硅基电子集成电路封装模块、制备方法及光电处理模组 | |
CN115172186A (zh) | 一种硅基电子集成电路封装模块、制备方法及光电处理模组 | |
JP2005117011A (ja) | ウエハーレベルパッケージの方法及び構造 | |
KR101768292B1 (ko) | 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법 | |
WO2023189153A1 (ja) | 光半導体パッケージの製造方法 | |
EP0506526A1 (fr) | Module hybride et procédé de réalisation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |