CN115172186A - 一种硅基电子集成电路封装模块、制备方法及光电处理模组 - Google Patents

一种硅基电子集成电路封装模块、制备方法及光电处理模组 Download PDF

Info

Publication number
CN115172186A
CN115172186A CN202210864574.8A CN202210864574A CN115172186A CN 115172186 A CN115172186 A CN 115172186A CN 202210864574 A CN202210864574 A CN 202210864574A CN 115172186 A CN115172186 A CN 115172186A
Authority
CN
China
Prior art keywords
chip
pic
silicon
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210864574.8A
Other languages
English (en)
Inventor
吴世豪
李宗怿
梁新夫
郭良奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202210864574.8A priority Critical patent/CN115172186A/zh
Publication of CN115172186A publication Critical patent/CN115172186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

本发明公开了一种硅基电子集成电路封装模块制备方法，包括：准备PIC芯片及桥接芯片；对所述PIC芯片和所述桥接芯片进行包封；在所述PIC芯片上光致有源面处形成用于设置玻璃腔体的开口；在所述开口上设置玻璃腔体；实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，并进行包封；制备外联接件；露出所述玻璃腔体的内部空腔。本发明还公开了一种硅基电子集成电路封装模块及光电处理模组。本发明采用玻璃腔体预设在PIC芯片的光致有源面，并通过玻璃腔体在封装过程中将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。

Description

一种硅基电子集成电路封装模块、制备方法及光电处理模组
技术领域
本发明属于集成电路封装技术领域，具体涉及一种硅基电子集成电路封装模块、制备方法及光电处理模组。
背景技术
光子作为信息载体，具有比电子作为信息载体更快的传输速率；而且光子之间几乎无干扰，不同波长、偏振、模式的光子可多路同时通信，因此光子具有更大的信息传输带宽和更高的信息传输速率，且不受电磁场干扰。目前，硅光电芯片是最具市场发展潜力的信息传输和信息处理芯片技术。
在硅光电芯片的集成封装工艺中，如何将激光器产生的微波光源通过光纤波导阵列耦合到光子集成芯片(Photonic Integrated Circuit,PIC)上需要解决一系列的产业化封装问题，比如：需要在入射的微波光源和PIC芯片的光致有源面建立一个洁净程度高的腔体，用于布设光纤阵列等波导器件，而在封装的整个工艺过程中要确保该腔体的绝对清洁，且PIC的光致有源面不能受到整个封装工艺制程的破坏，成了硅光电芯片封装领域亟待解决的产业化难题。
现有技术中，通常利用激光的高密度热量来实现特定区域的熔融，从而制备得到所需的预设腔体，但激光的高热工艺会对芯片中的晶体管等电路产生不利影响；此外激光的高密度热量会在局部区域产生热应力，最终导致制备的预设腔体的洁净程度不高，且光致有源面会因为激光的热损伤而导致结构破坏，大大影响了入射光源在光致有源面上的耦合效率和耦合质量，进而影响到光子信号的传输效率和传输质量。
发明内容
针对现有技术中所存在的不足，本发明提供了一种PIC芯片光致有源面清洁且结构完整的硅基电子集成电路封装模块、制备方法及光电处理模组。
第一方面，一种硅基电子集成电路封装模块制备方法，包括如下步骤：
准备PIC芯片及桥接芯片；
对所述PIC芯片和所述桥接芯片进行包封；
在所述PIC芯片的光致有源面处形成用于设置玻璃腔体的开口；
在所述开口上设置玻璃腔体；
实现多个相关芯片与所述PIC芯片和所述桥接芯片的互联，并对所述相关芯片及玻璃腔体进行包封；
制备外联接件；
露出所述玻璃腔体的内部空腔。
作为优化，所述对所述PIC芯片和桥接芯片进行包封，包括如下步骤：
在第一载板上制备临时释放层；
将所述PIC芯片和所述桥接芯片黏贴到第一载板上；
对所述第一载板上贴有PIC芯片和桥接芯片的一侧进行包封。
作为优化，所述在第一载板上制备临时释放层F1＇，包括：
在所述第一载板上依次制备临时释放层F1、金属保护层、具有金属识别点的金属层、临时释放层F1＇。
作为优化，所述的金属保护层是铝层。
作为优化，所述在所述PIC芯片上光致有源面处形成用于设置玻璃腔体的开口，包括：
在所述PIC芯片上光致有源面一侧制备第一介电层；
在所述光致有源面的位置进行光刻，形成开口。
作为优化，所述在所述开口上设置玻璃腔体之前，还包括：
在所述PIC芯片和桥接芯片上制作导电联接结构。
作为优化，所述相关芯片包括模拟电路芯片及数字电路芯片；
所述实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，包括：
实现所述PIC芯片、所述模拟电路芯片、所述桥接芯片以及所述数字电路芯片的依次导电互联。
作为优化，所述露出所述玻璃腔体的内部空腔，通过将所述对所述相关芯片及玻璃腔体进行包封而形成的包封结构进行减薄处理得到。
第二方面，一种硅基电子集成电路封装模块，由第一方面所述任一种硅基电子集成电路封装模块制备方法制备得到。
第三方面，一种光电处理模组，包括如第二方面所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
相比于现有技术，本发明具有如下有益效果：
本发明采用玻璃腔体预设在PIC芯片的光致有源面，并通过玻璃腔体将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图2为本发明一种硅基电子集成电路封装模块制备方法的PIC芯片的制备过程结构示意图；
图3-图15为本发明一种硅基电子集成电路封装模块制备方法的各步骤结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一方面，一种硅基电子集成电路封装模块制备方法，包括如下步骤：
S101：制备PIC芯片。
本步骤中，制备得到具有若干个PIC芯片电路的硅晶圆。具体制备方法如下：
如图1所示，所述PIC芯片电路布设在硅衬底10中，所述PIC芯片通过外联部件13a实现与外部元器件的电气联接，所述外联部件13a通过导电布线层12a和导电细柱11a实现PIC芯片内部电路的联接。其中，所述导电布线层12a用于导电细柱11a与外联部件13a的互联布线，通过所述导电布线层12a可实现外联部件13a在PIC芯片上的任意排布布局。
如图2所示，对硅衬底10的表面进行研磨，直至露出所述导电细柱11a，并在研磨后的硅衬底10的所述表面进行光刻、溅射、电镀，制备得到与导电细柱11a导电联接的导电连接部件14a，并在具有导电连接部件14a的硅衬底10的表面黏贴NCF胶膜2；划取硅晶圆上的PIC芯片，从而制备得到分立的PIC芯片。
S102：将所述PIC芯片和桥接芯片100黏贴到载板C1上。
本步骤中，如图3所示，在载板C1上依次制备临时释放层F1、金属保护层8、具有金属识别点M1的金属层、临时释放层F1＇，其中，金属保护层8优先选择沉积的铝层；涂敷临时键合胶液制备临时释放层F1或压合临时释放层F1，在临时释放层F1的基面上制备一层金属保护层8、具有金属识别点M1的金属层及临时释放层F1＇，这样可以让设备机械手根据金属识别点M1来布置芯片位置。如图4所示，将PIC芯片和桥接芯片100黏贴在具有临时释放层F1＇的载板C1上。所述桥接芯片100包括：外联部件13b、外联部件13c、导电布线层12b、导电联接部件14b和导电细柱11b；其中，外联部件13b用于与封装基板或PCB板的互联；导电布线层12b用于与外联部件13b和导电细柱11b的互联。
S103：对载板C1上贴有PIC芯片和桥接芯片的一侧进行包封；在所述PIC芯片和桥接芯片上制作外联接结构；
本步骤中，所述外联接结构包括位于所述外联部件上的金属种子层15a和金属布线层16a。所述外联接结构用于与外联接部件电连接。具体制备步骤如下：
如图5所示，对载板C1贴有芯片的一侧进行塑封，得到具有包封PIC芯片和桥接芯片100的塑封层3a的封装体。
如图6所示，减薄所述塑封层3a直至露出外联部件(13a、13b、13c)。在减薄处理后的塑封层上涂敷光刻胶，制备第一介电层31，并对第一介电层31进行光刻开口处理，使外联部件(13a、13b、13c)对应光刻开口图案。在第一介电层31的表面沉积金属种子层15a。
如图7所示，在所述金属种子层15表面涂敷一层光刻胶作为电镀制备金属布线层16a的牺牲层；在外联部件(13a、13b、13c)对应开口图案处通过光刻工艺在所述的牺牲层上制备开口图案层；电镀方式制备金属布线层16a；清洗去除所述的牺牲层，并去除部分金属种子层15a，保留金属布线层16a和外联部件(13a、13b、13c)中间的金属种子层15a。
S104：去除所述载板C1，形成用于设置玻璃腔体的开口。
本步骤中，如图8所示，在所述金属布线层16a对应的表面上粘贴临时释放层F2和载板C2，翻转预封装体，解键合去除临时释放层F1和载板C1。
如图9所示，在导电联接部件(14a、14b、14c)对应的一侧表面上涂敷光刻胶，制备第一绝缘层41；通过光刻工艺制备开口图案层，使开口图案处对应导电联接部件(14a、14b、14c)和用于布设玻璃腔体的开口5，其中，开口5对应PIC芯片的光致有源面；以磁控溅射方式制备金属种子层15a。所述开口5用于后续设置玻璃腔体。
S105：在所述PIC芯片和桥接芯片上制作导电联接结构。
本步骤中，如图10所示，在金属种子层15b上涂敷光刻胶制备第二介电牺牲层42；通过曝光工艺得到开口图案，使所述的开口图案对应导电联接部件(14a、14b、14c)；电镀金属制备金属布线层16b。其中，所述金属布线层16b的制备优选电镀铜工艺。
S106：在所述开口上设置玻璃腔体。
本步骤中，如图11所示，清洗去除第二介电牺牲层42，并去除部分金属种子层15，保留金属布线层16b和外联部件(13a、13b、13c)中间的金属种子层15b；通过胶体将玻璃腔体200粘贴在开口5对应的PIC芯片表面。
S107：实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，并进行包封。
本步骤中，如图12所示，所述相关芯片可包括模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b。所述相关芯片通过其I/O引脚17与导电联接部件(14a、14b、14c)连通；其中，所述的I/O引脚17包括导电柱17a和互联焊球17b。此处还可省略互联焊球17b的制备，将导电柱17a采用电镀铜工艺制备得到，金属布线层16采用电镀铜柱阵列，直接采用铜-铜键合工艺来实现导电柱17a和金属布线层16之间的互联。具体来说，所述桥接芯片的作用是实现模拟电路芯片300a与数字电路芯片400之间的信号传输；所述PIC芯片与模拟电路芯片300a通过导电联接部件14a、金属种子层15b、金属布线层16b和I/O引脚17来实现导电互联；所述模拟电路芯片300a与桥接芯片100通过I/O引脚17、金属布线层16b、金属种子层15b和导电联接部件14b来实现导电互联；所述桥接芯片100与数字电路芯片400通过I/O引脚17、金属布线层16b、金属种子层15b和导电联接部件14c来实现导电互联。
如图12所示，制备相关芯片的底填料层6，并通过制备塑封层3b将所述相关芯片及玻璃腔体200包封。
S108：制备外联接件。
本步骤中，所述外联接件包括互联焊球18。如图13所示，翻转所述步骤S207得到的预封装体，通过解键合去除临时释放层F2和载板C2，再减薄塑封层3a直至露出外联部件(13a、13b、13c)，并在外联部件(13a、13b、13c)的对应位置制备互联焊球18。
S109：露出所述玻璃腔体200的内部空腔200。
本步骤中，如图14所示，翻转所述步骤S208得到的预封装体，在互联焊球18所在的基面贴敷保护膜F3，通过所述的保护膜F3将所述预封装体通过真空腔体9吸附在载板上，对塑封层3b进行减薄处理，直至露出玻璃腔体200的内部空腔200，得到一种硅基电子集成电路封装模块，如图15所示。
本实施例中采用玻璃腔体预设在PIC芯片的光致有源面，并通过玻璃腔体在封装过程中将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。
第二方面，一种硅基电子集成电路封装模块，由第一方面任一所述的一种硅基电子集成电路封装模块制备方法制备得到。
第三方面，一种光电处理模组，包括如第二方面所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (10)

1.一种硅基电子集成电路封装模块制备方法，其特征在于，包括如下步骤：
准备PIC芯片及桥接芯片；
对所述PIC芯片和所述桥接芯片进行包封；
在所述PIC芯片的光致有源面处形成用于设置玻璃腔体的开口；
在所述开口上设置玻璃腔体；
实现多个相关芯片与所述PIC芯片和所述桥接芯片的互联，并对所述相关芯片及玻璃腔体进行包封；
制备外联接件；
露出所述玻璃腔体的内部空腔。
2.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述对所述PIC芯片和桥接芯片进行包封，包括如下步骤：
在第一载板上制备临时释放层F1＇；
将所述PIC芯片和所述桥接芯片黏贴到第一载板上；
对所述第一载板上贴有PIC芯片和桥接芯片的一侧进行包封。
3.根据权利要求2所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述在第一载板上制备临时释放层F1＇，包括：
在所述第一载板上依次制备临时释放层F1、金属保护层、具有金属识别点的金属层、临时释放层F1＇。
4.根据权利要求3所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述的金属保护层是铝层。
5.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述在所述PIC芯片上光致有源面处形成用于设置玻璃腔体的开口，包括：
在所述PIC芯片上光致有源面一侧制备第一介电层；
在所述光致有源面的位置进行光刻，形成开口。
6.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述在所述开口上设置玻璃腔体之前，还包括：
在所述PIC芯片和桥接芯片上制作导电联接结构。
7.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述相关芯片包括模拟电路芯片及数字电路芯片；
所述实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，包括：
实现所述PIC芯片、所述模拟电路芯片、所述桥接芯片以及所述数字电路芯片的依次导电互联。
8.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述露出所述玻璃腔体的内部空腔，通过将所述对所述相关芯片及玻璃腔体进行包封而形成的包封结构进行减薄处理得到。
9.一种硅基电子集成电路封装模块，其特征在于，由权利要求1-8中任一项所述的一种硅基电子集成电路封装模块制备方法制备得到。
10.一种光电处理模组，其特征在于，包括如权利要求9所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
CN202210864574.8A 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组 Pending CN115172186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210864574.8A CN115172186A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210864574.8A CN115172186A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Publications (1)

Publication Number Publication Date
CN115172186A true CN115172186A (zh) 2022-10-11

Family

ID=83497744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864574.8A Pending CN115172186A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Country Status (1)

Country Link
CN (1) CN115172186A (zh)

Similar Documents

Publication Publication Date Title
US6486549B1 (en) Semiconductor module with encapsulant base
US6730997B2 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
EP0411165B1 (en) Method of forming of an integrated circuit chip packaging structure
US11417698B2 (en) Semiconductor package and method of forming the same
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
CN112005370A (zh) 用于光子芯片和电气芯片集成的集成电路桥
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
WO1999040624A1 (en) Integrated circuit device
US20220328552A1 (en) Semiconductor package and method of forming the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
CN112687672B (zh) 一种硅基光电子异质集成互连模组
CN113130434B (zh) 封装结构及其制造方法
KR20090122277A (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
US7087464B2 (en) Method and structure for a wafer level packaging
JPH06502744A (ja) マルチチップ集積回路パッケージ及びモジュール
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
CN114361047B (zh) 一种集成电路封装模块及其制备方法、光电处理模组
CN217387150U (zh) 半导体封装结构
CN115172186A (zh) 一种硅基电子集成电路封装模块、制备方法及光电处理模组
CN115172185A (zh) 一种硅基电子集成电路封装模块、制备方法及光电处理模组
CN114446918A (zh) Mcm封装结构及其制作方法
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
CN114628263B (zh) 一种光电混合封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination