CN114358297A - 用于控制俘获的离子的装置及其制造方法 - Google Patents

用于控制俘获的离子的装置及其制造方法 Download PDF

Info

Publication number
CN114358297A
CN114358297A CN202111157175.XA CN202111157175A CN114358297A CN 114358297 A CN114358297 A CN 114358297A CN 202111157175 A CN202111157175 A CN 202111157175A CN 114358297 A CN114358297 A CN 114358297A
Authority
CN
China
Prior art keywords
semiconductor substrate
spacer
metal layer
layer structure
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111157175.XA
Other languages
English (en)
Inventor
C·罗斯勒
S·奥赫特
M·格鲁贝尔
J·E·罗斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN114358297A publication Critical patent/CN114358297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/0013—Miniaturised spectrometers, e.g. having smaller than usual scale, integrated conventional components
    • H01J49/0018—Microminiaturised spectrometers, e.g. chip-integrated devices, Micro-Electro-Mechanical Systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H01J49/4205—Device types
    • H01J49/422—Two-dimensional RF ion traps
    • H01J49/4225—Multipole linear ion traps, e.g. quadrupoles, hexapoles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

本公开涉及用于控制俘获的离子的装置及其制造方法。一种控制俘获的离子的装置包括第一半导体衬底。第二半导体衬底设置在第一半导体衬底上方。至少一个离子阱在第一半导体衬底和第二半导体衬底之间的空间中被配置成俘获离子。在第一半导体衬底和第二半导体衬底之间设置间隔物，该间隔物包括将第一半导体衬底的第一金属层结构电连接到第二半导体衬底的第二金属层结构的电互连。

Description

用于控制俘获的离子的装置及其制造方法
技术领域
本发明一般涉及俘获的离子的领域，并且特别地涉及用于控制俘获的离子来量子计算的装置和制造这种装置的方法。
背景技术
俘获的离子是在量子计算机中用作量子比特（量子位元）的最有前途的候选之一，因为它们可以借助于电磁场以长的存在期被俘获在可缩放阵列中。目前，最先进的离子阱（ion trap）可以单独地控制大约50量子比特，并且可以将多达16量子比特保持在完全纠缠的状态下。未来的量子计算机将需要把可控量子比特的数量增加到超过100或甚至1000以胜过经典的超级计算机。此外，用于每个量子比特的离子的数量将来将提高到大约6到100个离子，以便在量子计算期间允许更高效的纠错。
随着增加离子数量，对用于控制俘获的离子的装置（诸如例如量子计算装置）的面积要求增加。假设相邻离子之间的平均距离为10至100μm并且离子数量为10000，则总的所需面积可以大到100 cm2至1m2。因此，增加同时俘获的离子的数量同时保持单独控制和测量它们的能力是在控制俘获的离子中并且特别地在发展到实际量子计算中的主要挑战之一。
当按比例增加离子数量和/或工业应用时出现的问题是提供装置的机械稳定性和提供电连接和结（junction）的低复杂性。此外，在稳定性、电连接和结以及光学性质方面的可缩放性是期望的。
发明内容
根据本发明的一方面，一种用于控制俘获的离子的装置包括第一半导体衬底。第二半导体衬底设置在第一半导体衬底上方。在第一半导体衬底和第二半导体衬底之间的空间中，至少一个离子阱被配置成俘获离子。在第一半导体衬底和第二半导体衬底之间设置间隔物，该间隔物包括将第一半导体衬底的第一金属层结构电连接到第二半导体衬底的第二金属层结构的电互连。
根据本发明的另一方面，一种制造用于控制俘获的离子的装置的方法包括提供具有第一金属层结构的第一半导体衬底。该方法还包括提供具有第二金属层结构的第二半导体衬底。通过在第一半导体衬底和第二半导体衬底之间安装间隔物来连接第一半导体衬底和第二半导体衬底。第一金属层结构由此经由电互连连接到第二金属层结构，该电互连由间隔物提供以在第一半导体衬底和第二半导体衬底之间的空间中形成被配置成俘获离子的一个或多个离子阱。
附图说明
附图的元件不一定相对于彼此按比例绘制。相同的附图标记表示对应的类似部件。各种所示出实施例的特征可以组合，除非它们彼此排斥，和/或如果未描述为一定需要的话，可以选择性地省略。实施例在附图中描绘，并且在以下的描述中示例性地详细描述。
图1是用于控制俘获的离子的示例性装置的示意性截面图。
图2是用于控制俘获的离子的另一示例性装置的示意性截面分解图。
图3是在设置有第一金属层结构的第一半导体衬底的顶侧上的透视图。
图4是在设置有第二金属层结构的第二半导体衬底的底侧上的透视图。
图5是在包括多个间隔物构件和间隔物框架的间隔物的顶侧上的透视图。
图6是在被安装到应用板上之后的第一半导体衬底上的透视图。
图7是在第一半导体衬底上安装间隔物之后的图6的第一半导体衬底上的透视图。
图8是在将第一半导体衬底引线接合到应用板之后的图7的第一半导体衬底上的放大透视图。
图9是在将第二半导体衬底安装在间隔物上之后的图8中所示的布置上的透视图。
图10是在将间隔物的框架部分远离间隔物的间隔物构件弯曲之后的图9中所示的布置上的透视图。
图11是通过从间隔物构件移除间隔物的框架部分而从图10中所示的布置制造的示例性装置上的透视图。
图12是图11的示例性装置的局部侧视图。
图13A-13C是根据本公开的另一示例的第一半导体衬底、金属间隔物和第二半导体衬底的顶视图。
具体实施方式
关于形成或定位或设置或布置或放置在表面“上方”或“下方”的部件、元件或材料层的词语“上方”或“下方”在本文中可以用于表示部件、元件或材料层定位（例如，放置、形成、布置、设置、放置等）为“直接在”所暗示的表面“上”或“直接在”所暗示的表面“下”，例如与所暗示的表面直接接触。然而，关于形成或定位或设置或布置或放置在表面“上方”或“下方”的部件、元件或材料层所使用的词语“上方”或“下方”在本文中也可以用于表示部件、元件或材料层定位（例如，放置、形成、布置、沉积等）为“间接在”所暗示的表面“上”或“间接在”所暗示的表面“下”，其中，一个或多个附加部件、元件或层布置在所暗示的表面与部件、元件或材料层之间。
参考图1，用于控制俘获的离子的装置100可以包括第一半导体衬底120和第二半导体衬底140。第二半导体衬底140在Z方向上设置在第一半导体衬底120上方。Z方向可以表示装置100的高度维度。
第二半导体衬底140在Z方向上与第一半导体衬底120间隔开，以便在第一半导体衬底120与第二半导体衬底140之间限定空间。
第一和第二半导体衬底120、140可以基本上是平的（除了例如通过电极、氧化物或钝化所创建的表面结构之外）并且可以彼此平行地取向。在图1中，在X方向上示例性地描绘第一和第二半导体衬底120、140的平行性，且所述平行性可以例如也适用于Y方向。X方向和Y方向彼此垂直，并且在装置100的长度和宽度方向上限定平面，该平面垂直于Z方向。
第一和第二半导体衬底120、140可以两者都是微结构化的半导体衬底，例如微结构化的半导体芯片或晶片。特别合适的半导体材料是Si、SiC和GaN或类似材料。在更广泛的定义中，术语半导体材料还可以包括熔融石英、石英玻璃或蓝宝石。例如并且不失一般性，第一和第二半导体衬底120、140是例如硅芯片。
第一半导体衬底120与第二半导体衬底140之间的距离可以在例如50μm至1000μm之间的范围内，特别是在100μm至400μm之间的范围内，或者在200μm至300μm之间的范围内。第一半导体衬底120和第二半导体衬底140可以例如各自具有在例如250μm至1500μm，特别是300μm至1000μm，更特别是400μm至750μm、或500μm至600μm之间的范围内的厚度。
如下面将更详细地进一步描述的，（在第一半导体衬底120和第二半导体衬底140之间限定的）空间包括一个或多个离子阱，所述离子阱被配置成俘获空间中的一个或多个离子180（为了易于说明，在图1中仅示出一个离子180）。离子180的位置可以由一个或多个离子阱控制，例如离子180可以在空间中在一个或多个横向方向上（例如在X方向上或在位于与Z方向垂直的平面中的任何方向上）移动。
第一半导体衬底120设置有在第一半导体衬底120的顶侧实施的第一金属层结构125。第二半导体衬底140设置有在第二半导体衬底140的底侧实施的第二金属层结构145。
间隔物160设置在第一半导体衬底120和第二半导体衬底140之间。间隔物120包括将第一半导体衬底120的第一金属层结构125电连接到第二半导体衬底140的第二金属层结构145的电互连165。为此，间隔物160可以本身是电互连（例如参见图13B，其中间隔物160是金属间隔物）或者可以由配备有电互连165的绝缘材料形成。
如图1所示，间隔物160可以包括或者可以是印刷电路板（PCB）。PCB设置有形成电互连165的通孔。
通常，用作间隔物的PCB可以是零层PCB或单层PCB或多层PCB。多层PCB具有顶部金属化层、底部金属化层和用于将顶部金属化层（或其结构）和底部金属化层（或其结构）电互连的电互连。在一个示例中，这种电互连可以简单地由通孔实施。在这种情况下，PCB可以是两层PCB。在另一示例中，电互连还可以包括电重分布功能。在这种情况下，PCB可以是具有用作电重分布结构的一个或多个中间金属化层的3层或更多层PCB。如本领域中已知的，PCB的金属化层可以被结构化为从层压到PCB的非导电片层上和/或在PCB的非导电片层之间的一层或多层金属（例如铜）蚀刻的导电迹线、焊盘和其他特征。
在一个示例中，PCB的片层（一个或多个）可以包括聚合物或树脂（例如环氧树脂）或者可以具有聚合物或树脂（例如环氧树脂）。聚合物或树脂可以由例如玻璃或其他增强结构的纤维和/或填料增强。例如，可以使用FR4型PCB。在另一示例中，PCB的片层（一个或多个）可以包括陶瓷材料或者具有陶瓷材料。在该示例中，PCB是所谓的陶瓷PCB，例如高温共烧陶瓷（HTCC）PCB、低温共烧陶瓷（LTCC）PCB或厚膜陶瓷PCB。在又一示例中，PCB可以是所谓的金属芯PCB，其中，PCB的片层（一个或多个）可以包括金属层。
更具体地，第一金属层结构125可以包括第一接触焊盘125_1和第一电极125_2。第二金属层结构145可以包括第二接触焊盘145_1和第二电极145_2。第一电极125_2和第二电极145_2可以形成至少一个离子阱的一部分。间隔物160（例如PCB）的电互连165（例如通孔）可以将第一接触焊盘125_1电连接到第二金属层结构145的第二接触焊盘145_1和/或第二电极145_2。
间隔物160可以限定第一和第二半导体衬底120、140之间的距离。如下面将进一步更详细描述的，间隔物160可以包括多个间隔物构件且可以例如设置有一个或多个光学端口以允许激光被引入和/或聚焦于衬底120、140之间的空间中。
第一金属层结构125和/或第二金属层结构145可以各自是多层金属结构。例如，第一金属层结构125和/或第二金属层结构145可以各自包括三个金属层。最下面的金属层，即所谓的金属1（m1），可以被配置成在光学上和在电学上屏蔽相应的半导体衬底120、140。金属1（m1）可以是连续金属层。金属2（m2），即金属1上方的金属层，可以是重分布层，即可以是结构化金属层，所述结构化金属层用于布线，例如用于对第一接触焊盘125_1和第一电极125_2和/或第二接触焊盘145_1和第二电极145_2进行布线。金属2（m2）可以通过布置在金属1和金属2之间的绝缘层而与金属1电绝缘。金属3（m3）（顶部金属层）可以限定用于一个或多个离子阱的电极布置以及例如用于互连165的接触焊盘布置。在图1的示例中，金属3（m3）形成第一接触焊盘125_1和第一电极125_2以及第二接触焊盘145_1和第二电极145_2。因此，金属3（m3）通常是结构化金属层，所述结构化金属层包括射频电极且可选地包括直流电极和接触焊盘。金属3（m3）通过通孔电连接至金属2（m2），该通孔穿过布置在金属2（m2）和金属3（m3）之间的电绝缘层而连接。在所示的示例中，在每个半导体衬底120、140上使用三个金属层m1、m2、m3。如果需要，可以使用更多或更少的金属层。
金属层m1、m2、m3可以在前端制程（FEOL）半导体处理期间制造。例如，可以使用金属诸如Cu、Al、Au、Pt、Pd、Ti、TiW等。金属3（m3）的表面可以由化学惰性且导电的材料（诸如例如Au或Pt）镀覆以避免表面电荷生成。金属层m1、m2、m3之间的绝缘层可以例如包括氮化硅和/或氧化硅或者具有氮化硅和/或氧化硅。
第一半导体衬底120可以设置有装置100的外部端子。外部端子可以用于将装置100电连接到外部电路，例如电连接到在其上将安装装置100的应用板上提供的外部电路。另外或替选地，装置100的外部端子可以实施在第二半导体衬底140处。
更具体地，参考图1的示例性装置100，第一金属层结构125包括第一外部端子125_3。可选地，如果需要额外的电连接，则第二金属层结构145可以包括外部端子145_3。第一外部端子125_3和可选的第二外部端子145_3可以形成在金属3（m3）中。
第一外部端子125_3可以电连接到第一电极125_2和/或第一接触焊盘125_1。如果第一外部端子125_3（例如，经由m2）电连接到第一接触焊盘125_1（图1中未示出），则它们可以经由电互连165连接到第二半导体衬底140的第二金属层结构145。类似地，第二外部端子145_3可以电连接到第二电极145_2和/或到第二接触焊盘145_1。如果第二外部端子145_3（例如，经由m2）电连接到第二接触焊盘145_1（图1中未示出），则它们可以经由电互连165连接到第一半导体衬底120的第一金属层结构125。
参考图2，用于控制俘获的离子的示例性装置200可以包括间隔物260，间隔物260可以与间隔物160相同，除了在间隔物260包括PCB或者是PCB的情况下，间隔物260可以包括具有顶部金属化层265t、中间金属化层265i和底部金属化层265b的电互连265。中间金属化层265i被结构化为电重分布层，即向间隔物260的电互连265添加路由灵活性。这减轻了互连复杂性的挑战，该挑战特别对于控制大量离子的装置100、200而言和/或在一个半导体衬底120、140的外部端子布置在另一个半导体衬底140、120的情况下遇到。
此外，装置200示出第一半导体衬底设置有第一金属层结构125的外部端子125_3a和设置有第二金属层结构145的外部端子125_3b的示例。外部端子125_3a可以电连接到第一电极125_2，而外部端子125_3b可以经由电互连265电连接到第二电极145_2。
在一个示例中，第一半导体衬底120或第二半导体衬底140可以设置有装置100、200的所有外部端子（参见例如图2，其中，用于两个半导体衬底120、140的外部端子125_3a、125_3b提供在第一半导体衬底120上，而可选地第二半导体衬底140不设置有任何外部端子）。连接导线的接合仅需要到一个表面，这使得电接触更容易、机器可接近并且更可靠。
除了这些差异之外，可以根据装置100来设计装置200，并且为了避免重述，参考以上描述。
在第一半导体衬底120和第二半导体衬底140之间的空间中实施的一个或多个离子阱可以具有射频 Paul阱设计。Paul阱可以具有导致在所有三个维度中的射频俘获的、包括直流电极和射频电极的电极布局（被称为点阱），或者可以具有导致二维射频俘获加上第三维度中的静电场俘获的、包括直流电极和射频电极的电极布局（被称为线性离子阱）。在点离子阱中，只有射频场为零的一个点（称为射频零），而线性离子阱通常具有沿着线存在的零射频场（称为射频零线）。其他类型的离子阱，诸如例如彭宁（Penning）阱或金登（Kingdon）阱或轨道（Orbit）阱也是可行的。如下面将进一步更详细解释的，可以在第一半导体衬底120与第二半导体衬底140之间的空间中实施不同的离子操纵区。
图3是第一半导体衬底120的顶侧上的透视图。图3例示了第一金属层结构125的可能布局。要注意，各种不同的布局是可行的，因此图3的布局的任何特征也可以以与图3的第一金属层结构125的特定布局不同的其他布局来实施。
第一半导体结构120可以具有矩形形状。例如，第一半导体结构120可以具有在例如2至100 mm、特别是2至20 mm之间的范围内的长度L以及在2至100 mm、特别是2至20 mm之间的范围内的宽度W。在如关于附图所示出和所描述的单个离子阱的示例性情况下，L=8 mm和W=4 mm。然而，这些尺寸是可变的，并且可以例如按比例增加到等于或大于上述附图的二倍或三倍或四倍或十倍等，以修改单个离子阱的尺寸和/或实施多个离子阱。
如从图3显而易见的，第一外部端子125_3可以例如位于与第一半导体结构120的边缘区相邻。
第一金属层结构125可以还设置有射频条状电极310和多个直流条状电极320。射频条状电极310与直流条状电极320布置于第一半导体结构120的中心开口350周围。此外，第一金属层结构125可以设置有布置在开口350两侧的直流焊盘电极330。射频条状电极310、直流条状电极320和直流焊盘电极330要被理解为图1和图2的第一电极125_2的具体布局示例，并且可以形成一个或多个离子阱的一部分。具有多个射频条状电极和/或多个开口的其他布局也是可能的。
如从图3显而易见的，所有电极310、320、330连接到第一半导体衬底120上的第一金属层结构125的相应外部端子125_3。此外，第一电极125_2中的一些连接到第一金属层结构125的第一接触焊盘125_2。附图标记360表示可以提供在第一半导体衬底120上的对准标记。
图4示出了提供在第二半导体衬底140上的第二金属层结构145的示例性布局。第二金属层结构145包括与第一金属层结构125的电极布置类似的电极布置。更具体地，所述电极布置包括射频条状电极410、直流条状电极420和直流焊盘电极430。第二半导体结构140中的开口450可以位于电极布置的中心区中。此外，第二金属层结构145的第二接触焊盘145_1与第二金属层结构145的相应射频和/或直流电极310、320、330电连接。可以在第二半导体衬底140上提供与图3的对准标记360类似的对准标记460。
第二金属层结构145可以没有任何外部端子（类似于图2中所示的装置200，其未设置有第二外部端子145_3）。
图5示出示例性间隔物560。间隔物560可以包括多个间隔物构件562。间隔物构件562是：功能性间隔物，要布置在半导体衬底120、140之间并保持它们之间的距离。因此，间隔物构件562对应于如上所述的间隔物160、260。在一个示例中，间隔物构件562附连到间隔物框架564。也就是说，间隔物框架564机械地连接间隔物构件562以至少用于安装。间隔物框架564和间隔物构件562可以形成单个部件。诸如例如凹口的中断线566可以提供在每个间隔物构件562和间隔物框架564之间。此外，如图5所示，中断线566可以提供在间隔物框架564的外部分。间隔物构件562可以例如具有楔形和/或近似梯形的形状。
间隔物构件562设置有电互连165。在图5所示的示例中，电互连165由三个（或任何其他数量的）通孔提供。鉴于电互连165，间隔物560可以例如根据间隔物160或根据间隔物260来设计。如前所述，间隔物560可以例如由结构化的PCB形成。
图6示出了在被安装在应用板610上之后的第一半导体衬底120。第一半导体衬底120可以例如被粘合或以其他方式固定到应用板610。应用板610可以设置有连接到引线端子630的引线620。引线620和引线端子630形成应用板电路的一部分，该应用板电路被配置成电连接第一半导体衬底120（或者更一般地，装置100、200）以进行操作。
参考图7，然后可以将间隔物560放置在第一半导体衬底120上方。间隔物560的电互连165与第一金属层结构125的第一接触焊盘125_1对准。在将间隔物560放置在第一半导体结构120上之前，焊料或粘合剂胶或烧结材料可以放置在第一金属层结构125上和/或在电互连165上以将第一半导体衬底120连接到间隔物560。间隔物框架564可以用于处置、放置和定位间隔物构件562。
参考图8，第一金属层结构125的第一电端子125_3然后可以电连接到应用板610上的引线端子630。图8还示出间隔物560或者更具体地是间隔物560的间隔物构件562可以具有面对第一半导体衬底120的中心区的金属化侧壁568。金属化侧壁568可以邻接第一金属层结构125的电极布置，使得保持在由电极布置形成的离子阱中的离子在稍后的方向上正面对金属化侧壁568。金属化可以例如具有金或铂或钯。这些金属提供（例如通过激光照射）从这些金属释放的电子的高功函数。
图9示出在将第二半导体衬底140安装在间隔物560上之后的图8的布置。第一金属层结构125和第二金属层结构145被布置成彼此面对。在将第二半导体结构140放置在间隔物560上之前，可以将焊料或粘合剂胶或烧结材料放置在电互连165上和/或在第二金属层结构145电互连165上，以将第二半导体衬底140连接到间隔物560。对准标记360、460可以用于对准第二半导体结构140、间隔物560和第一半导体结构120。更具体地，第一接触焊盘125_1、电互连165和第二接触焊盘145_1彼此对准。
图10示出从间隔物560的间隔物构件562选择性地移除间隔物框架564。例如，间隔物560的框架部分在中断线566处向上弯曲并且从间隔物560移除。在移除间隔物框架564之后，例如为激光提供对离子阱的横向接入。
参考图11，示出例如根据图6至10中所示的制造阶段所制造的用于控制俘获的离子的装置1100。要注意，可以改变由这些附图例示的制造工艺的顺序。装置1100类似于装置100和200，并且为了避免重述，参考以上描述。
用于控制俘获的离子的装置100、200、1100可以在离子加载、处置及控制方面实施多个不同功能。
例如，离子可以在处理区中被俘获，在所述处理区中可以执行俘获的离子之间的量子操作（然后充当所谓的量子比特（qubit））。如果离子被俘获为量子比特，则需要读出量子比特状态。因此，处理区通常需要接入激光以用于俘获的离子的基于激光的状态准备以及接入激光以用于读出量子比特状态（或者替选地，读出操作可以在单独的读出区中执行）。此外，激光可能被需要用于离子冷却，并且来自离子的荧光需要被收集用于状态测量。此外，需要保护量子计算装置的处理区中的俘获的离子免受散射光和干扰电场的影响。因此，对于处理区而言，高度光学可接入性和高度干扰屏蔽是期望的。
图11作为示例示出了装置100、200、1100允许激光在横向方向上（例如，在装置100、200、1100的多侧或所有侧通过间隔物构件562之间的自由空间）和在垂直方向（Z方向）上通过开口350、450中的一个或多个被引入到装置100、200、1100的中心区。此外，开口350、450中的一个或多个可以用于将中性原子加载到装置100、200、1100中，所述中性原子可以然后（通过使用另一激光）被离子化以提供俘获的离子。
在图12中示出示例性装置1100的局部侧视图。如上所述，应用板610上的外部电路与装置1100之间的电连接（例如，通过引线接合170）的复杂性可以通过间隔物560显著降低，此外所述间隔物可以提供装置1100的高机械稳定性。
在另一示例中，间隔物可以是金属间隔物1360。参考图13B，金属间隔物1360可以由结构化金属板形成。金属间隔物1360可以具有与上述间隔物160、260（例如，PCB间隔物）相同的形状。每个间隔物构件1362（对应于间隔物构件562）本身形成（单个）电互连。类似于中断线566的中断线1366可以提供在每个间隔物构件1362和间隔物框架1364之间。
图13A和13C分别示出第一半导体衬底120和第二半导体衬底140，所述第一半导体衬底120和第二半导体衬底140可以用于根据本文中描述的所有实施例的芯片堆叠。如从图13A显而易见的，例如第二半导体衬底140具有凹陷轮廓，所述凹陷轮廓允许改进对装置100、200、1100的光学和电接入。如从图13C显而易见的，第一半导体衬底120（和/或第二半导体衬底140在其底侧）可以例如具有金属化区域1325，所述金属化区域1325在激光被引入到装置100、200、1100的区中覆盖第一半导体衬底120的表面。金属化区域1325可以例如在金属3（m3）中结构化，参见图1和2。
以下示例涉及本公开的另外方面：
示例1是一种用于控制俘获的离子的装置。该装置包括第一半导体衬底。第二半导体衬底设置在第一半导体衬底上方。在第一半导体衬底和第二半导体衬底之间的空间中，至少一个离子阱被配置成俘获离子。在第一半导体衬底和第二半导体衬底之间设置间隔物，该间隔物包括将第一半导体衬底的第一金属层结构电连接到第二半导体衬底的第二金属层结构的电互连。
在示例2中，示例1的主题可以可选地包括：其中，第一金属层结构包括第一接触焊盘和第一电极，第一电极形成至少一个离子阱的一部分；并且电互连将第一接触焊盘电连接到第二金属层结构的第二接触焊盘和/或第二金属层结构的第二电极，第二电极形成至少一个离子阱的一部分。
在示例3中，示例1或2的主题可以可选地包括：其中，间隔物包括印刷电路板。
在示例4中，示例3的主题可以可选地包括：其中，印刷电路板设置有形成电互连的通孔。
在示例5中，示例3或4的主题可以可选地包括：其中，印刷电路板包括顶部金属化层、中间金属化层和底部金属化层，其中，中间金属化层被结构化为电重分布层。
在示例6中，示例4或5的主题可以可选地包括：其中，印刷电路板具有面对第一半导体衬底和第二半导体衬底之间的空间的金属化侧壁。
在示例7中，示例1或2的主题可以可选地包括：其中，间隔物是金属间隔物。
在示例8中，任何前述示例的主题可以可选地包括：其中，间隔物包括多个间隔物构件，所述间隔物构件设置在所述第一半导体衬底和所述第二半导体衬底的拐角处。
在示例9中，任何前述示例的主题可以可选地包括：其中，间隔物具有在100μm至400μm之间或在200μm至300μm之间的范围内的厚度。
在示例10中，任何前述示例的主题可以可选地包括：其中，第一半导体衬底和/或第二半导体衬底是硅芯片。
在示例11中，任何前述示例的主题可以可选地包括：其中，第一半导体衬底设置有装置的外部端子，所述外部端子经由电互连被电连接到第二半导体衬底的第二金属层结构。
在示例12中，任何前述示例的主题可以可选地包括：其中，第一半导体衬底和/或第二半导体衬底设置有开口以光学接入到第一半导体衬底和第二半导体衬底之间的空间。
示例13是一种制造用于控制俘获的离子的装置的方法。该方法包括提供具有第一金属层结构的第一半导体衬底。该方法还包括提供具有第二金属层结构的第二半导体衬底。通过在第一半导体衬底和第二半导体衬底之间安装间隔物来连接第一半导体衬底和第二半导体衬底。第一金属层结构由此经由电互连连接到第二金属层结构，该电互连由间隔物提供以在第一半导体衬底和第二半导体衬底之间的空间中形成被配置成俘获离子的一个或多个离子阱。
在示例14中，示例13的主题可以可选地包括：将焊料或粘合剂胶或烧结材料放置在第一金属层结构和/或电互连和/或第二金属层结构上以连接第一半导体衬底和第二半导体衬底。
在示例15中，示例13或14的主题可以可选地包括：其中，间隔物包括多个间隔物构件和间隔物框架，所述间隔物构件附连到所述间隔物框架，所述方法还包括从所述间隔物构件移除所述间隔物框架的至少部分以将所述间隔物构件彼此分离。
根据本公开的另一方面，间隔物是PCB间隔物560，然而PCB间隔物560不具有电互连或不被用作第一半导体衬底120和第二半导体衬底140之间的电互连。然而，这种PCB间隔物在装置稳定性和可缩放性方面提供改进的芯片堆叠性质。
这种PCB间隔物可以以与上面公开的相同方式形成和使用。通过使用这种间隔物组装的装置可以是与装置100、200、1100相同的装置，除了没有间隔物内电路由设施可用。因此，外部端子可以提供在第一和第二半导体衬底120、140上，或者第一和第二半导体衬底120、140之间的电连接可以通过其他方式（例如通过引线接合）实施。除此之外，根据本公开的这个另一方面的装置可以根据装置100、200、1100来设计，并且为了避免重述，参考以上描述。
以下示例涉及本公开的这个另一方面：
示例16是一种用于控制俘获的离子的装置。该装置包括第一半导体衬底。第二半导体衬底设置在第一半导体衬底上方。在第一半导体衬底和第二半导体衬底之间的空间中，一个或多个离子阱被配置成俘获离子。印刷电路板间隔物设置在第一半导体衬底和第二半导体衬底之间。
在示例17中，示例16的主题可以可选地包括：其中，第一半导体衬底设置有在第一半导体衬底的顶侧实施的第一金属层结构；第二半导体衬底设置有在第二半导体衬底的底侧实施的第二金属层结构；并且印刷电路板间隔物包括被配置成将第一金属层结构与第二金属层结构电连接的通孔。
在示例18中，示例16或17的主题可以可选地包括：其中，印刷电路板间隔物具有在100μm到400μm之间或在200μm到300μm之间的范围内的厚度。
在示例19中，示例16至18中的任一个的主题可以可选地包括：其中，印刷电路板间隔物包括顶部金属化层、中间金属化层和底部金属化层，其中，中间金属化层被设计为电重分布层以在顶部金属化层中结构化的电极与底部金属化层中结构化的电极之间电连接。
在示例20中，示例16至19中的任一个的主题可以可选地包括：其中，印刷电路板间隔物具有面对第一半导体衬底与第二半导体衬底之间的空间的金属化侧壁。
在示例21中，示例16至20中的任一个的主题可以可选地包括：其中，印刷电路板间隔物包括光学端口，所述光学端口被配置成将激光引入到第一半导体衬底与第二半导体衬底之间的空间中。
在示例22中，示例16至21中的任一个的主题可以可选地包括：其中，印刷电路板间隔物包括多个单独的印刷电路板间隔物构件，单独的印刷电路板间隔物构件设置在第一半导体衬底和第二半导体衬底的拐角处。
在示例23中，示例16至22中的任一个的主题可以可选地包括：其中，第一半导体衬底设置有装置的一些或所有外部端子，其中，外部端子中的一些电连接到第二半导体衬底的第二金属层结构。
在示例24中，示例16至23中的任一个的主题可以可选地包括：其中，第一半导体衬底和/或第二半导体衬底设置有用于光学接入第一半导体衬底与第二半导体衬底之间的空间的开口。
示例25是一种制造用于控制俘获的离子的装置的方法。该方法包括提供第一半导体衬底。该方法还包括将印刷电路板间隔物放置在第一半导体衬底上方以及将第二半导体衬底放置在印刷电路板间隔物上方。第一半导体衬底与印刷电路板间隔物连接。第二半导体衬底与印刷电路板间隔物连接。移除印刷电路板间隔物的框架部分，其中，在第一半导体衬底和第二半导体衬底之间的空间中提供被配置成俘获离子的一个或多个离子阱。
在示例26中，示例25的主题可以可选地包括：将焊料或粘合剂胶或烧结材料放置在第一半导体衬底上以将第一半导体衬底与印刷电路板间隔物连接。
在示例27中，示例25或26的主题可以可选地包括：将焊料或粘合剂胶或烧结材料放置在印刷电路板间隔物上以将第二半导体衬底与印刷电路板间隔物连接。
在示例28中，示例25至27中的任一个的主题可以可选地包括：弯曲印刷电路板间隔物的框架部分，以将它们从连接到第一半导体衬底和第二半导体衬底的印刷电路板间隔物构件移除。
根据本公开的又一方面，间隔物是金属间隔物1360，然而金属间隔物1360不被用作第一半导体衬底120与第二半导体衬底140之间的电互连。然而，这种金属间隔物在装置稳定性和可缩放性方面提供改进的芯片堆叠性质。
除了不使用间隔物内电路由设施之外，可以与上面公开的相同方式形成和使用这种金属间隔物。因此，外部端子可以提供在第一和第二半导体衬底120、140上，或者第一和第二半导体衬底120、140之间的电连接可以通过其他方式（例如通过引线接合）实施。除此之外，根据本公开的这个另一方面的装置可以根据装置100、200、1100来设计，并且为了避免重述，参考以上描述。
尽管在本文中已经示出和描述了具体实施例，但是本领域普通技术人员将会明白，在不偏离本发明的范围的情况下，可以用各种替选和/或等同实施方式来代替所示出和描述的具体实施例。本申请旨在覆盖在本文中讨论的具体实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (15)

1.一种用于控制俘获的离子的装置，所述装置包括：
第一半导体衬底；
第二半导体衬底，设置在所述第一半导体衬底上方；
至少一个离子阱，在所述第一半导体衬底和所述第二半导体衬底之间的空间中被配置成俘获离子；以及
间隔物，设置在所述第一半导体衬底与所述第二半导体衬底之间，所述间隔物包括电互连，所述电互连将所述第一半导体衬底的第一金属层结构电连接到所述第二半导体衬底的第二金属层结构。
2.根据权利要求1所述的装置，其中，
第一金属层结构包括第一接触焊盘和第一电极，所述第一电极形成所述至少一个离子阱的一部分；以及
所述电互连将第一接触焊盘电连接至：
第二金属层结构的第二接触焊盘，和/或
所述第二金属层结构的第二电极，所述第二电极形成所述至少一个离子阱的一部分。
3.根据权利要求1或2所述的装置，其中，所述间隔物包括印刷电路板。
4.根据权利要求3所述的装置，其中，所述印刷电路板设置有形成所述电互连的通孔。
5.根据权利要求3或4所述的装置，其中，所述印刷电路板包括顶部金属化层、中间金属化层和底部金属化层，其中，所述中间金属化层被结构化为电重分布层。
6.根据权利要求3至5中任一项所述的装置，其中，所述印刷电路板具有面对所述第一半导体衬底与所述第二半导体衬底之间的所述空间的金属化侧壁。
7.根据权利要求1或2所述的装置，其中，所述间隔物是金属间隔物。
8.根据前述权利要求中任一项所述的装置，其中，所述间隔物包括多个间隔物构件，所述间隔物构件设置在所述第一半导体衬底和所述第二半导体衬底的拐角处。
9.根据前述权利要求中任一项所述的装置，其中，所述间隔物具有在100μm至400μm之间或在200μm至300μm之间的范围内的厚度。
10.根据前述权利要求中任一项所述的装置，其中，所述第一半导体衬底和/或所述第二半导体衬底是硅芯片。
11.根据前述权利要求中任一项所述的装置，其中，所述第一半导体衬底设置有所述装置的外部端子，所述外部端子经由所述电互连而电连接到所述第二半导体衬底的所述第二金属层结构。
12.根据前述权利要求中任一项所述的装置，其中，所述第一半导体衬底和/或所述第二半导体衬底设置有开口，所述开口用于光学接入所述第一半导体衬底和所述第二半导体衬底之间的空间。
13.一种制造用于控制俘获的离子的装置的方法，所述方法包括：
提供具有第一金属层结构的第一半导体衬底；
提供具有第二金属层结构的第二半导体衬底；
通过在所述第一半导体衬底和所述第二半导体衬底之间安装间隔物来连接所述第一半导体衬底和所述第二半导体衬底，由此经由电互连将所述第一金属层结构电连接到所述第二金属层结构，所述电互连由所述间隔物提供以在所述第一半导体衬底和所述第二半导体衬底之间的空间中形成被配置成俘获离子的一个或多个离子阱。
14.根据权利要求13所述的方法，还包括：
将焊料或粘合剂胶或烧结材料放置在所述第一金属层结构和/或所述电互连和/或所述第二金属层结构上，以连接所述第一半导体衬底和所述第二半导体衬底。
15.根据权利要求13或14所述的方法，其中，所述间隔物包括多个间隔物构件以及所述间隔物构件附接到的间隔物框架，所述方法还包括：
从所述间隔物构件移除所述间隔物框架的至少部分以使所述间隔物构件彼此分离。
CN202111157175.XA 2020-09-30 2021-09-30 用于控制俘获的离子的装置及其制造方法 Pending CN114358297A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20199325.0 2020-09-30
EP20199325.0A EP3979298A1 (en) 2020-09-30 2020-09-30 Device for controlling trapped ions and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN114358297A true CN114358297A (zh) 2022-04-15

Family

ID=72717660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111157175.XA Pending CN114358297A (zh) 2020-09-30 2021-09-30 用于控制俘获的离子的装置及其制造方法

Country Status (3)

Country Link
US (1) US11984416B2 (zh)
EP (1) EP3979298A1 (zh)
CN (1) CN114358297A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3979299A1 (en) * 2020-09-30 2022-04-06 Infineon Technologies Austria AG Device for contolling trapped ions
EP4303888A1 (en) * 2022-07-07 2024-01-10 Infineon Technologies Austria AG Three-dimensional ion trap

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495823B1 (en) 1999-07-21 2002-12-17 The Charles Stark Draper Laboratory, Inc. Micromachined field asymmetric ion mobility filter and detection system
ITMI20022769A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Metodo per realizzare un interruttore
US7411187B2 (en) * 2005-05-23 2008-08-12 The Regents Of The University Of Michigan Ion trap in a semiconductor chip
GB2479191B (en) * 2010-04-01 2014-03-19 Microsaic Systems Plc Microengineered multipole ion guide
GB2479190B (en) * 2010-04-01 2014-03-19 Microsaic Systems Plc Microengineered multipole rod assembly
WO2014112541A1 (ja) * 2013-01-17 2014-07-24 積水化学工業株式会社 電子部品用硬化性組成物、接続構造体及び接続構造体の製造方法
CN106024575B (zh) * 2016-07-08 2018-01-16 清华大学 一种基于mems工艺的多层结构矩形离子阱及其制备方法
US10242857B2 (en) * 2017-08-31 2019-03-26 The University Of North Carolina At Chapel Hill Ion traps with Y-directional ion manipulation for mass spectrometry and related mass spectrometry systems and methods
US10256206B2 (en) * 2018-03-16 2019-04-09 Intel Corporation Qubit die attachment using preforms
DE102018111220B3 (de) * 2018-05-09 2019-05-23 Bundesrepublik Deutschland, vertr. durch das Bundesministerium für Wirtschaft und Energie, dieses vertreten durch den Präsidenten der Physikalisch-Technischen Bundesanstalt Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
US20220367164A1 (en) * 2019-11-07 2022-11-17 National Technology & Engineering Solutions Of Sandia, Llc Microfabricated ion trap with improved thermal characteristics
US11031303B1 (en) * 2020-01-15 2021-06-08 Taiwan Semiconductor Manufacturing Company Limited Deep trench isolation structure and method of making the same

Also Published As

Publication number Publication date
US11984416B2 (en) 2024-05-14
EP3979298A1 (en) 2022-04-06
US20220102301A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US7876573B2 (en) Stacked mounting structure
CN114358297A (zh) 用于控制俘获的离子的装置及其制造方法
US7038917B2 (en) Low loss, high density array interconnection
US9232665B2 (en) Method of fabricating packaging substrate having a passive element embedded therein
EP1868245A2 (en) Semiconductor device and method of manufacturing semiconductor device
TW201025520A (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
TWI508240B (zh) Laminated wiring board
US20200286746A1 (en) Electronic device module and manufacturing method thereof
JP5732357B2 (ja) 配線基板、及び半導体パッケージ
JP3927783B2 (ja) 半導体部品
US9548265B2 (en) Chip package and manufacturing method thereof
JP4752280B2 (ja) チップ型電子部品およびその製造方法
JP2009105873A (ja) 特定形状を有する集積受動デバイス
JP6336858B2 (ja) 配線基板、電子装置および積層型電子装置
US10388628B2 (en) Electronic component package
US7768117B2 (en) Microelectronic package having interconnected redistribution paths
US20240113008A1 (en) Wiring substrate
US20220415854A1 (en) Apparatus and method to integrate three-dimensional passive components between dies
EP4120290A1 (en) Micro-fabricated device for controlling trapped ions and method of manufacturing the same by micro-fabrication
EP3745456A1 (en) Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate
CN115906392A (zh) 具有加强离子阱金属层的用于控制俘获离子的器件
CN115831766A (zh) 集成电路工艺方法以及集成电路产品
JP2024053145A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination