CN114335028A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114335028A
CN114335028A CN202210007258.9A CN202210007258A CN114335028A CN 114335028 A CN114335028 A CN 114335028A CN 202210007258 A CN202210007258 A CN 202210007258A CN 114335028 A CN114335028 A CN 114335028A
Authority
CN
China
Prior art keywords
sub
electrode
main
capacitor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210007258.9A
Other languages
English (en)
Inventor
纪佑旻
苏松宇
刘品妙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108105694A external-priority patent/TWI679626B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114335028A publication Critical patent/CN114335028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置,包括基板、第一数据线、扫描线、第一子像素、钝化层以及共用电极。第一子像素包括第一主驱动元件、第一副驱动元件、第一电容电极以及第一像素电极。第一主驱动元件包括第一主栅极、第一主沟道层、第一主源极与第一主漏极。第一副驱动元件包括第一副栅极、第一副沟道层、第一副源极与第一副漏极。第一电容电极电性连接第一主漏极以及第一副源极。第一像素电极电性连接第一副漏极。共用电极与第一电容电极之间具有第一主电容。共用电极与第一像素电极之间具有第一副电容。

Description

显示装置
本申请为分案申请,原申请的申请日为:2019年06月21日,优先权日为:2018年08月10日、2019年02月20日;原申请的申请号为:201910542067.0;原申请的发明名称为:显示装置。
技术领域
本发明是有关于一种显示装置,且特别是有关于一种共用电极重叠于电容电极以及像素电极的显示装置。
背景技术
近年来,随着显示技术的不断进步,观赏者对于显示装置解析度的要求也越来越高。为了提高显示装置的解析度,显示装置中各个子像素的尺寸必须被缩小。然而,小尺寸的子像素通常存储电容也相对较小,容易有馈通(feed through)电压大或串扰(Crosstalk)的问题产生,有时甚至会有漏电的情况产生。
降低帧数(flame rate)能使显示装置的耗电量下降,藉此能增加显示装置的使用时间。然而,若显示装置中的存储电容太小或显示装置漏电,则容易因为存储电容维持电压的能力不足而使帧数难以降低。因此,为了增加高解析度显示装置的使用时间,目前亟需改善小尺寸的子像素漏电的问题。
发明内容
本发明提供一种显示装置,可以改善漏电的问题。
本发明的一实施方式提供一种显示装置,包括基板、第一数据线、扫描线、第一子像素、钝化层以及共用电极。第一数据线以及扫描线位于基板上。第一子像素位于基板上。第一子像素包括第一主驱动元件、第一副驱动元件、第一电容电极以及第一像素电极。第一主驱动元件包括第一主栅极、第一主沟道层、第一主源极与第一主漏极。第一主栅极电性连接扫描线。第一主沟道层重叠于第一主栅极。第一主源极与第一主漏极电性连接第一主沟道层。第一主源极电性连接第一数据线。第一副驱动元件包括第一副栅极、第一副沟道层、第一副源极与第一副漏极。第一副栅极电性连接扫描线。第一副沟道层重叠于第一副栅极。第一副源极与第一副漏极电性连接第一副沟道层。第一主漏极电性连接第一副源极。第一电容电极电性连接第一主漏极以及第一副源极。第一像素电极电性连接第一副漏极。钝化层位于第一主源极、第一主漏极、第一副源极以及第一副漏极上。第一电容电极以及第一像素电极位于钝化层上。共用电极重叠于第一电容电极以及第一像素电极。共用电极与第一电容电极之间具有第一主电容。共用电极与第一像素电极之间具有第一副电容。第一电容电极、第一像素电极以及共用电极的材料包括透明导电材料。
基于上述,第一副驱动元件的第一副源极电性连接至第一电容电极,且第一副漏极电性连接至第一像素电极,藉此共用电极与第一电容电极之间的第一主电容能减少第一副漏极与第一副源极之间的电压差而改善漏电的问题,使得即使停止对扫描线施加电压(即关闭第一主驱动元件以及第一副驱动元件),第一像素电极上的电压能仍能维持一段时间。如此一来,能藉由调降显示装置的帧数来降低能量损耗。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A是依照本发明的一实施方式的一种显示装置的上视示意图。
图1B是沿着图1A线aa’的剖面示意图。
图1C是沿着图1A线bb’的剖面示意图。
图2是依照本发明的一实施方式的一种显示装置的上视示意图。
图3A是依照本发明的一实施方式的一种显示装置的上视示意图。
图3B是沿着图3A线aa’的剖面示意图。
图3C是沿着图3A线bb’的剖面示意图。
图4是依照本发明的一实施方式的一种显示装置的上视示意图。
其中,附图标记:
10、20、30、40:显示装置
AA:显示区
BM:黑矩阵
CE1:第一电容电极
CE2:第二电容电极
CE3:第三电容电极
CF:色彩转换元件
CM:共用电极
DD:源极驱动电路
DL:数据线
DL1:第一数据线
DL2:第二数据线
DL3:第三数据线
I1:第一介电材料层
I2:第二介电材料层
N:方向
M:显示介质层
MCH1:第一主沟道层
MCH2:第二主沟道层
MCH3:第三主沟道层
MD1:第一主漏极
MD2:第二主漏极
MD3:第三主漏极
MG1:第一主栅极
MG2:第二主栅极
MG3:第三主栅极
MS1:第一主源极
MS2:第二主源极
MS3:第三主源极
GD:栅极驱动电路
GI:栅极绝缘层
O:开口
PE1:第一像素电极
PE2:第二像素电极
PE3:第三像素电极
PV:钝化层
PX1:第二子像素
PX2:第一子像素
PX3:第三子像素
SB1:基板
SB2:对向基板
SCH1:第一副沟道层
SCH2:第二副沟道层
SCH3:第三副沟道层
SD1:第一副漏极
SD2:第二副漏极
SD3:第三副漏极
SG1:第一副栅极
SG2:第二副栅极
SG3:第三副栅极
SL:扫描线
SS1:第一副源极
SS2:第二副源极
SS3:第三副源极
TH1:第一通孔
TH2:第二通孔
TH3:第三通孔
TH4:第四通孔
TH5:第五通孔
TH6:第六通孔
U:绝缘层
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
图1A是依照本发明的一实施方式的一种显示装置的上视示意图。图1B是沿着图1A线aa’的剖面示意图。图1C是沿着图1A线bb’的剖面示意图。为了方便说明,图1A省略了显示显示装置中的部分构件。
显示装置10包括基板SB1、第一数据线DL1、扫描线SL、第一主栅极MG1、第一副栅极SG1、第一主沟道层MCH1、第一副沟道层SCH1、栅极绝缘层GI、第一主源极MS1、第一主漏极MD1、第一副源极SS1、第一副漏极SD1、钝化层PV、第一电容电极CE1、第一像素电极PE1以及共用电极CM。在本实施方式中,显示装置10还包括第二数据线DL2、第三数据线DL3、第二主栅极MG2、第二副栅极SG2、第二主沟道层MCH2、第二副沟道层SCH2、第二主源极MS2、第二主漏极MD2、第二副源极SS2、第二副漏极SD2、第二电容电极CE2、第二像素电极PE2、第三主栅极MG3、第三副栅极SG3、第三主沟道层MCH3、第三副沟道层SCH3、第三主源极MS3、第三主漏极MD3、第三副源极SS3、第三副漏极SD3、第三电容电极CE3、第三像素电极PE3、绝缘层U、第一介电材料层I1、显示介质层M、对向基板SB2、黑矩阵BM以及色彩转换元件CF。
在本实施方式中,以显示装置10的其中三个子像素为例进行说明,其中第一子像素PX1、第二子像素PX2以及第三子像素PX3位于基板SB1上。第一子像素PX1包括第一主驱动元件MT1、第一副驱动元件ST1、第一电容电极CE1以及第一像素电极PE1,第二子像素PX2包括第二主驱动元件MT2、第二副驱动元件ST2、第二电容电极CE2以及第二像素电极PE2,且第三子像素PX3包括第三主驱动元件MT3、第三副驱动元件ST3、第三电容电极CE3以及第三像素电极PE3。
第一主栅极MG1、第一主沟道层MCH1、第一主源极MS1以及第一主漏极MD1构成第一主驱动元件MT1。第一副栅极SG1、第一副沟道层SCH1、第一副源极SS1以及第一副漏极SD1构成第一副驱动元件ST1。第二主栅极MG2、第二主沟道层MCH2、第二主源极MS2以及第二主漏极MD2构成第二主驱动元件MT2。第二副栅极SG2、第二副沟道层SCH2、第二副源极SS2以及第二副漏极SD2构成第二副驱动元件ST2。第三主栅极MG3、第三主沟道层MCH3、第三主源极MS3以及第三主漏极MD3构成第三主驱动元件MT3。第三副栅极SG3、第三副沟道层SCH3、第三副源极SS3以及第三副漏极SD3构成第三副驱动元件ST3。
第一主驱动元件MT1、第一副驱动元件ST1、第二主驱动元件MT2、第二副驱动元件ST2、第三主驱动元件MT3、第三副驱动元件ST3、第一数据线DL1、第二数据线DL2、第三数据线DL3以及扫描线SL位于基板SB1上。
第一主栅极MG1以及第一副栅极SG1电性连接扫描线SL。第一主沟道层MCH1以及第一副沟道层SCH1分别于垂直基板SB1的方向N上重叠于第一主栅极MG1以及第一副栅极SG1。栅极绝缘层GI位于第一主栅极MG1与第一主沟道层MCH1之间以及第一副栅极SG1与第一副沟道层SCH1之间。第一主源极MS1以及第一主漏极MD1电性连接第一主沟道层MCH1。第一主源极MS1电性连接第一数据线DL1。第一副源极SS1以及第一副漏极SD1电性连接第一副沟道层SCH1。第一主漏极MD1电性连接第一副源极SD1。在本实施方式中,第一主漏极MD1与第一副源极SD1实质上连成一体。
第二主栅极MG2以及第二副栅极SG2电性连接扫描线SL。第二主沟道层MCH2以及第二副沟道层SCH2分别于垂直基板SB1的方向N上重叠于第二主栅极MG2以及第二副栅极SG2。栅极绝缘层GI位于第二主栅极MG2与第二主沟道层MCH2之间以及第二副栅极SG2与第二副沟道层SCH2之间。第二主源极MS2以及第二主漏极MD2电性连接第二主沟道层MCH2。第二主源极MS2电性连接第二数据线DL2。第二副源极SS2以及第二副漏极SD2电性连接第二副沟道层SCH2。第二主漏极MD2电性连接第二副源极SD2。在本实施方式中,第二主漏极MD2与第二副源极SD2实质上连成一体。
第三主栅极MG3以及第三副栅极SG3电性连接扫描线SL。第三主沟道层MCH3以及第三副沟道层SCH3分别于垂直基板SB1的方向N上重叠于第三主栅极MG3以及第三副栅极SG3。栅极绝缘层GI位于第三主栅极MG3与第三主沟道层MCH3之间以及第三副栅极SG3与第三副沟道层SCH3之间。第三主源极MS3以及第三主漏极MD3电性连接第三主沟道层MCH3。第三主源极MS3电性连接第三数据线DL3。第三副源极SS3以及第三副漏极SD3电性连接第三副沟道层SCH3。第三主漏极MD3电性连接第三副源极SD3。在本实施方式中,第三主漏极MD3与第三副源极SD3实质上连成一体。
第一主沟道层MCH1、第一副沟道层SCH1、第二主沟道层MCH2以及第二副沟道层SCH2、第三主沟道层MCH3以及第三副沟道层SCH3各自为单层或多层结构,其材料例如包括非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如:铟锌氧化物、铟镓锌氧化物或其它合适的材料或上述的组合)或其它合适的材料或含有掺杂物(dopant)于上述材料中或上述的组合。
第一数据线DL1、第二数据线DL2、第三数据线DL3、扫描线SL、第一主栅极MG1、第一副栅极SG1、第二主栅极MG2、第二副栅极SG2、第三主栅极MG1、第三副栅极SG3、第一主源极MS1、第一主漏极MD1、第一副源极SS1、第一副漏极SD1、第二主源极MS2、第二主漏极MD2、第二副源极SS2、第二副漏极SD2、第三主源极MS3、第三主漏极MD3、第三副源极SS3以及第三副漏极SD3各自为单层或多层结构,其材料例如包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述金属的合金、上述金属的氧化物、上述金属的氮化物或上述材料的组合或其他导电材料。
在本实施方式中,主驱动元件以及副驱动元件以底部栅极型薄膜晶体管为例,但本发明不以此为限。在其他实施方式中,主驱动元件以及副驱动元件为顶部栅极型薄膜晶体管、双栅极型薄膜晶体管或其他类型的薄膜晶体管。在其他实施方式中,每个主驱动元件并不限定为单个薄膜晶体管,每个主驱动元件可以由两个以上的薄膜晶体管串联而成。类似地,每个副驱动元件并不限定为单个薄膜晶体管,每个副驱动元件可以由两个以上的薄膜晶体管串联而成。
钝化层PV位于第一主源极MS1、第一主漏极MD1、第一副源极SS1、第一副漏极SD1、第二主源极MS2、第二主漏极MD2、第二副源极SS2、第二副漏极SD2、第三主源极MS3、第三主漏极MD3、第三副源极SS3以及第三副漏极SD3上。
绝缘层U位于钝化层PV上。绝缘层U例如为有机绝缘层,但本发明不以此为限。
共用电极CM位于绝缘层U上。共用电极CM具有多个开口O,开口O对应第一主漏极MD1、第一副源极SS1、第一副漏极SD1、第二主漏极MD2、第二副源极SS2、第二副漏极SD2、第三主漏极MD3、第三副源极SS3以及第三副漏极SD3的位置设置。
第一介电材料层I1位于共用电极CM上。第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3以及第三像素电极PE3位于钝化层PV上。在本实施方式中,第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3以及第三像素电极PE3与钝化层PV之间还夹有绝缘层U、第一介电材料层I1以及共用电极CM。在本实施方式中,第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3以及第三像素电极PE3属于同一膜层,也可以说是于同一道掩模制程中形成,藉此能减少制程偏移对光学性质的影响。在本实施方式中,第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3、第三像素电极PE3以及共用电极CM的材料包括透明导电材料,举例来说,铟锡氧化物、铟锌氧化物或其他金属氧化物或上述材料的组合。
在本实施方式中,第一像素电极PE1、第二像素电极PE2以及第三像素电极PE3位于扫描线SL的其中一侧,部分第一电容电极CE1、部分第二电容电极CE2以及部分第三电容电极CE3位于扫描线SL的其中另外一侧。
第一电容电极CE1电性连接第一主漏极MD1以及第一副源极SS1。举例来说,第一电容电极CE1通过第一通孔TH1电性连接第一主漏极MD1以及第一副源极SS1。第一像素电极PE1电性连接第一副漏极SD1。举例来说,第一像素电极PE1通过第二通孔TH2电性连接第一副漏极SD1。
第二电容电极CE2电性连接第二主漏极MD2以及第二副源极SS2。举例来说,第二电容电极CE2通过第三通孔TH3电性连接第二主漏极MD2以及第二副源极SS2。第二像素电极PE2电性连接第二副漏极SD2。举例来说,第二像素电极PE2通过第四通孔TH4电性连接第二副漏极SD2。
第三电容电极CE3电性连接第三主漏极MD3以及第三副源极SS3。举例来说,第三电容电极CE3通过第五通孔TH5电性连接第三主漏极MD3以及第三副源极SS3。第三像素电极PE3电性连接第三副漏极SD3。举例来说,第三像素电极PE3通过第六通孔TH6电性连接第三副漏极SD3。
在本实施方式中,第一通孔TH1、第二通孔TH2、第三通孔TH3、第四通孔TH4、第五通孔TH5以及第六通孔TH6贯穿钝化层PV、绝缘层U以及第一介电材料层I1。第一通孔TH1、第二通孔TH2、第三通孔TH3、第四通孔TH4、第五通孔TH5以及第六通孔TH6对应共用电极CM的多个开口O设置。在本实施方式中,第一通孔TH1与第二通孔TH2沿着扫描线SL延伸方向并列,第三通孔TH3与第四通孔TH4沿着扫描线SL延伸方向并列,且第五通孔TH5与第六通孔TH6沿着扫描线SL延伸方向并列,藉此减少前述通孔对开口率造成的影响。
在本实施方式中,共用电极CM于垂直基板SB1的方向N上重叠于第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3以及第三像素电极PE3。共用电极CM与第一电容电极CE1之间具有第一主电容,电容值为M1。共用电极CM与第一像素电极PE1之间具有第一副电容,电容值为S1。共用电极CM与第二电容电极CE2之间具有第二主电容,电容值为M2。共用电极CM与第二像素电极PE2之间具有第二副电容,电容值为S2。共用电极CM与第三电容电极CE3之间具有第三主电容,电容值为M3。共用电极CM与第三像素电极PE3之间具有第三副电容,电容值为S3。在本实施方式中,S1=S2=S3。
藉由第一主电容、第二主电容以及第三主电容的设置,能增加像素电极上电压的维持能力。举例来说,共用电极CM与第一电容电极CE1之间的第一主电容能减少第一副漏极SD1与第一副源极SS1之间的电压差而改善漏电问题,使得即使停止对扫描线SL施加电压(即关闭第一主驱动元件MT1以及第一副驱动元件ST1),第一像素电极PE1上的电压能仍能维持一段时间。因此,能藉由调降显示装置10的帧数来降低能量损耗。
在一些实施方式中,为了同时兼顾像素的防漏电效果、充电效果以及光学性质,S1、M1、S2、M2、S3、M3满足以下关系式:10%的S1<M1≤60%的S1,10%的S2<M2≤60%的S2,且10%的S3<M3≤60%的S3。
对向基板SB2面对基板SB1设置。黑矩阵BM以及色彩转换元件CF位于基板SB1上。黑矩阵BM以及色彩转换元件CF设置于对向基板SB2上。对向基板SB2与基板SB1之间夹有显示介质层M。显示介质层M中例如包括液晶分子。
在本实施方式中,黑矩阵BM于垂直基板SB1的方向N上重叠于扫描线SL、第一电容电极CE1、第一数据线DL1、第一主驱动元件MT1、第一副驱动元件ST1、第二电容电极CE2、第二数据线DL2、第二主驱动元件MT2、第二副驱动元件ST2、第三电容电极CE3、第三数据线DL3、第三主驱动元件MT3以及第三副驱动元件ST3。
在本实施方式中,由于部分第一电容电极CE1、部分第二电容电极CE2以及部分第三电容电极CE3平行于扫描线SL,且第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3邻近扫描线SL设置,因此,黑矩阵BM的面积不需要很大就可以遮住第一电容电极CE1、第二电容电极CE2、第三电容电极CE3以及扫描线SL,藉此减少电容电极对像素开口率造成的影响。在本实施方式中,平行于扫描线SL的部分第一电容电极CE1、部分第二电容电极CE2以及部分第三电容电极CE3于垂直基板SB1的方向N上不重叠于扫描线SL,但本发明并不限于此。在其他实施方式中,平行于扫描线SL的部分第一电容电极CE1、部分第二电容电极CE2以及部分第三电容电极CE3于垂直基板SB1的方向N上可重叠于扫描线SL,藉此,能进一步减少电容电极对开口率造成影响。在本实施方式中,第一像素电极PE1、第二像素电极PE2以及第三像素电极PE3位置对应于黑矩阵BM的开口。
色彩转换层CF例如包括多种不同的颜色,举例来说,包括红色色彩转换层、绿色色彩转换层以及蓝色色彩转换层。在本实施方式中,第一子像素PX1、第二子像素PX2以及第三子像素PX3分别对应红色色彩转换层、绿色色彩转换层以及蓝色色彩转换层。换句话说,第一子像素PX1为红色子像素,第二子像素PX2为绿色子像素,且第三子像素PX3为蓝色子像素。
在本实施方式中,藉由调整第一主电容的电容值M1、第二主电容的电容值M2以及第三主电容的电容值M3,使不同颜色的子像素有较佳的光学性质。举例来说,电容值M1不等于电容值M2与电容值M3,电容值M2不等于电容值M3。在本实施方式中,于第一主电容、第二主电容以及第三主电容中,两电极(电容电极与共用电极)之间的介电层(第一介电材料层I1)材料皆相同,可以藉由调整第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3的面积,或于第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3上设置不同尺寸的开口,以调整电容值M1、电容值M2以及电容值M3。举例来说,电容值M1、电容值M2以及电容值M3的比等于第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3的面积比,但本发明不以此为限。
在一些实施方式中,由于第三子像素PX3(蓝色子像素)的亮度较低,闪烁较不明显,因此,藉由将第三主电容的电容值M3调整为小于第一主电容的电容值M1以及第二主电容的电容值M2,可以使第三子像素PX3能有较好的充电率。举例来说,S1、M1、S2、M2、S3、M3可满足以下关系式:12%的S1<M1≤50%的S1,12%的S2<M2≤50%的S2,且10%的S3<M3<40%的S3。
在一些实施方式中,由于第二子像素PX2(绿色子像素)的亮度较高,闪烁较显著,因此,藉由将第二主电容的电容值M2调整为大于第一主电容的电容值M1以及第三主电容的电容值M3,以改善第二子像素PX2的闪烁问题。举例来说,S1、M1、S2、M2、S3、M3可满足以下关系式:10%的S1<M1≤50%的S1,12%的S2<M2≤60%的S2,且10%的S3<M3≤50%的S3。
图2是依照本发明的一实施方式的一种显示装置的上视示意图。在此必须说明的是,图2的实施方式沿用图1A至图1C的实施方式的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式,在此不赘述。
图2显示装置20与图1A显示装置10的主要差异在于:显示装置20的第一电容电极CE1、第一像素电极PE1、第二电容电极CE2、第二像素电极PE2、第三电容电极CE3以及第三像素电极PE3皆位于扫描线的同一侧。
在本实施方式中,第一主电容与第一副电容沿着扫描线SL的延伸方向并列,第二主电容与第二副电容沿着扫描线SL的延伸方向并列,第三主电容与第三副电容沿着扫描线SL的延伸方向并列。
在显示装置20中,第一主电容的电容值M1、第一副电容的电容值S1、第二主电容的电容值M2、第二副电容的电容值S2、第三主电容的电容值M3以及第三副电容的电容值S3能够调整的空间比显示装置10还要大。其余部分请参考前述实施方式,在此不赘述。
图3A是依照本发明的一实施方式的一种显示装置的上视示意图。图3B是沿着图3A线aa’的剖面示意图。图3C是沿着图3A线bb’的剖面示意图。在此必须说明的是,图3A至图3C的实施方式沿用图1A至图1C的实施方式的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式,在此不赘述。
图3A至图3C显示装置30与图1A至图1C显示装置10的主要差异在于:显示装置30更包括第二介电材料层I2。
请参考图3A至图3C,第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3位于绝缘层U上。第一介电材料层I1位于第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3上。共用电极CM位于第一介电材料层I1上。第二介电材料层I2位于共用电极CM上。第一像素电极PE1、第二像素电极PE2以及第三像素电极PE3位于第二介电材料层I2上。
第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3属于同一膜层,也可以说是于同一道掩模制程中形成。在本实施方式中,第一像素电极PE1、第二像素电极PE2以及第三像素电极PE3属于另外一膜层,也可以说是于另一道掩模制程中形成。
在本实施方式中,第一电容电极CE1于垂直基板SB1的方向N上重叠于共用电极CM以及第一像素电极PE1,第二电容电极CE2于垂直基板SB1的方向N上重叠于共用电极CM以及第二像素电极PE2,第三电容电极CE3于垂直基板SB1的方向N上重叠于共用电极CM以及第三像素电极PE3。藉此,显示装置30具有高开口率的优点。在本实施方式中,第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3不容易影响第一像素电极PE1、第二像素电极PE2以及第三像素电极PE3的设置空间。藉由增加第一电容电极CE1、第二电容电极CE2以及第三电容电极CE3的面积以提升第一主电容的电容值M1、第二主电容的电容值M2以及第三主电容的电容值M3,藉此改善显示装置30的漏电问题。
在本实施方式中,可以藉由调整第一介电材料层I1与第二介电材料层I2的材料及/或厚度来调整第一主电容的电容值M1、第一副电容的电容值S1、第二主电容的电容值M2、第二副电容的电容值S2、第三主电容的电容值M3以及第三副电容的电容值S3。第一介电材料层I1与第二介电材料层I2的材料及/或厚度彼此相同或不同。其余部分请参考前述实施方式,在此不赘述。
图4是依照本发明的一实施方式的一种显示装置的上视示意图。在此必须说明的是,图3A至图3C的实施方式沿用图1A至图1C的实施方式的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施方式,在此不赘述。
图4显示装置40与图1A至图1C显示装置10的主要差异在于:显示装置40更包括栅极驱动电路GD以及源极驱动电路DD。
栅极驱动电路GD电性连接扫描线SL。源极驱动电路DD电性连接数据线DL(例如图1A的第一数据线DL1、第二数据线DL2以及第三数据线DL3)。
在本实施方式中,第一子像素PX1相较于第二子像素PX2更靠近栅极驱动电路GD。换句话说,第一子像素PX1的第一主驱动元件以及第一副驱动元件相较于第二子像素PX2的第二主驱动元件以及第二副驱动元件更靠近栅极驱动电路GD,扫描线SL上的控制讯号在抵达第一子像素PX1时的损耗小于抵达第二子像素PX2时的损耗。一般而言,在习知技术中,因设置位置相对于栅极驱动电路GD不同,第一子像素PX1出现闪烁问题的严重程度不同于第二子像素PX2出现闪烁问题的严重程度。举例来说,第二子像素PX2的闪烁问题可能小于第一子像素PX1的闪烁问题。
在本实施方式中,即使第二子像素PX2较靠近显示区AA的中心,藉由使第一主电容的电容值M1大于第二主电容的电容值M2,藉此改善显示装置40画面不同位置亮度不均的问题。
虽然在本实施方式中,显示装置40是以栅极双边驱动为例,但本发明不以此为限。在其他实施方式中,显示装置也可以是栅极单边驱动。
综上所述,在本发明的显示装置中,副驱动元件的副源极电性连接至电容电极,且副漏极电性连接至像素电极,藉此共用电极与电容电极之间的主电容能减少副漏极与副源极之间的电压差而改善漏电问题,使得即使停止对扫描线施加电压(即关闭主驱动元件以及副驱动元件),像素电极上的电压仍能维持一段时间。如此一来,能藉由调降显示装置的帧数来降低能量损耗。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (18)

1.一种显示装置,其特征在于,包括:
一基板;
一第一数据线以及一扫描线,位于该基板上;
一第一子像素,位于该基板上,其中该第一子像素包括一第一主驱动元件、一第一副驱动元件、一第一电容电极以及一第一像素电极,其中
该第一主驱动元件,包括:
一第一主栅极,电性连接该扫描线;
一第一主沟道层,重叠于该第一主栅极;以及
一第一主源极与一第一主漏极,电性连接该第一主沟道层,其中该第一主源极电性连接该第一数据线;
该第一副驱动元件,包括:
一第一副栅极,电性连接该扫描线;
一第一副沟道层,重叠于该第一副栅极;
一第一副源极与一第一副漏极,电性连接该第一副沟道层,其中该第一主漏极电性连接该第一副源极,该第一电容电极电性连接该第一主漏极以及该第一副源极,且该第一像素电极电性连接该第一副漏极;
一钝化层,位于该第一主源极、该第一主漏极、该第一副源极以及该第一副漏极上,其中该第一电容电极以及该第一像素电极位于该钝化层上;以及
一共用电极,重叠于该第一电容电极以及该第一像素电极,其中该共用电极与该第一电容电极之间具有一第一主电容,该共用电极与该第一像素电极之间具有一第一副电容,且该第一电容电极、该第一像素电极以及该共用电极的材料包括透明导电材料;
其中该第一电容电极与该第一像素电极位于该扫描线的不同侧。
2.如权利要求1所述的显示装置,其特征在于,其中部分该第一电容电极平行于该扫描线。
3.如权利要求1所述的显示装置,其特征在于,其中该第一电容电极与该第一像素电极位于该扫描线的同一侧。
4.如权利要求1所述的显示装置,其特征在于,其中该第一主电容的电容值为M1,该第一副电容的电容值为S1,10%的S1<M1≤60%的S1。
5.如权利要求1所述的显示装置,其特征在于,更包括:
一第二数据线以及一第三数据线,位于该基板上;
一第二子像素以及一第三子像素,位于该基板上,其中该第二子像素包括:
一第二主驱动元件以及一第二副驱动元件,其中该第二主驱动元件的一第二主源极电性连接该第二数据线,且该第二主驱动元件的一第二主漏极电性连接该第二副驱动元件一第二副源极;
一第二电容电极,电性连接该第二主漏极以及该第二副源极;
一第二像素电极,电性连接该第二副漏极,其中该共用电极与该第二电容电极之间具有一第二主电容,该共用电极与该第二像素电极之间具有一第二副电容;
该第三子像素包括:
一第三主驱动元件以及一第三副驱动元件,其中该第三主驱动元件的一第三主源极电性连接该第三数据线,且该第三主驱动元件的一第三主漏极电性连接该第三副驱动元件一第三副源极;
一第三电容电极,电性连接该第三主漏极以及该第三副源极;以及
一第三像素电极,电性连接该第三副漏极,其中该共用电极与该第三电容电极之间具有一第三主电容,该共用电极与该第二像素电极之间具有一第三副电容,该第一主电容的电容值为M1,该第二主电容的电容值为M2,该第三主电容的电容值为M3,且M1不等于M2与M3。
6.如权利要求5所述的显示装置,其特征在于,其中该第一子像素为一红色子像素,该第二子像素为一绿色子像素,该第三子像素为一蓝色子像素,该第一副电容的电容值为S1,该第二副电容的电容值为S2,该第三副电容的电容值为S3,其中
12%的S1<M1≤50%的S1,
12%的S2<M2≤50%的S2,且
10%的S3<M3<40%的S3。
7.如权利要求6所述的显示装置,其特征在于,其中M3小于M1以及M2。
8.如权利要求5所述的显示装置,其特征在于,其中该第一子像素为一红色子像素,该第二子像素为一绿色子像素,该第三子像素为一蓝色子像素,该第一副电容的电容值为S1,该第二副电容的电容值为S2,该第三副电容的电容值为S3,其中
10%的S1<M1≤50%的S1,
12%的S2<M2≤60%的S2,且
10%的S3<M3≤50%的S3。
9.如权利要求8所述的显示装置,其特征在于,其中M2大于M1以及M3。
10.如权利要求5所述的显示装置,其特征在于,其中该第一副电容的电容值为S1,该第二副电容的电容值为S2,该第三副电容的电容值为S3,且S1=S2=S3。
11.如权利要求5所述的显示装置,其特征在于,更包括:
一栅极驱动电路,电性连接该扫描线,其中该第一主驱动元件相较于该第二主驱动元件更靠近该栅极驱动电路,且M1大于M2。
12.如权利要求1所述的显示装置,其特征在于,其中该第一电容电极与该第一像素电极属于不同膜层。
13.如权利要求12所述的显示装置,其特征在于,更包括:
一第一介电材料层,位于该第一电容电极上,且该共用电极位于该第一介电材料层上;
一第二介电材料层,位于该共用电极上,且该第一像素电极位于该第二介电材料层上。
14.如权利要求12所述的显示装置,其特征在于,其中于垂直该基板的方向上,该第一电容电极与该第一像素电极相重叠。
15.如权利要求1所述的显示装置,其特征在于,其中该第一电容电极与该第一像素电极属于同一膜层。
16.权利要求15所述的显示装置,其特征在于,更包括:
一黑矩阵,位于该基板上,其中于垂直该基板的方向上,该黑矩阵重叠于该扫描线以及该第一电容电极。
17.如权利要求1所述的显示装置,其特征在于,其中该第一电容电极通过一第一通孔电性连接该第一主漏极以及该第一副源极,该第一像素电极通过一第二通孔电性连接该第一副漏极,其中该第一通孔与该第二通孔贯穿该钝化层,且该第一通孔与该第二通孔沿着该扫描线延伸方向并列。
18.如权利要求17所述的显示装置,其特征在于,
所述共用电极位于该钝化层上;
一第一介电材料层,位于该共用电极上,且所述第一电容电极位于该第一介电材料层上。
CN202210007258.9A 2018-08-10 2019-06-21 显示装置 Pending CN114335028A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862717260P 2018-08-10 2018-08-10
US62/717,260 2018-08-10
TW108105694A TWI679626B (zh) 2018-08-10 2019-02-20 顯示裝置
TW108105694 2019-02-20
CN201910542067.0A CN110137187A (zh) 2018-08-10 2019-06-21 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910542067.0A Division CN110137187A (zh) 2018-08-10 2019-06-21 显示装置

Publications (1)

Publication Number Publication Date
CN114335028A true CN114335028A (zh) 2022-04-12

Family

ID=67578951

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910542067.0A Pending CN110137187A (zh) 2018-08-10 2019-06-21 显示装置
CN202210007258.9A Pending CN114335028A (zh) 2018-08-10 2019-06-21 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910542067.0A Pending CN110137187A (zh) 2018-08-10 2019-06-21 显示装置

Country Status (2)

Country Link
US (1) US11264413B2 (zh)
CN (2) CN110137187A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137187A (zh) * 2018-08-10 2019-08-16 友达光电股份有限公司 显示装置
CN210073855U (zh) * 2019-08-26 2020-02-14 北京京东方技术开发有限公司 阵列基板、显示面板和显示装置
CN116088233A (zh) * 2021-11-05 2023-05-09 瀚宇彩晶股份有限公司 显示面板及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220014A1 (en) * 2005-03-15 2006-10-05 Nec Corporation Liquid crystal display device and manufacturing method therefor
CN1932595A (zh) * 2005-09-13 2007-03-21 三洋爱普生映像元器件有限公司 液晶显示器及其制造方法
EP2209106A1 (en) * 2009-01-16 2010-07-21 Sony Corporation Display device and electronic apparatus
CN103488012A (zh) * 2012-06-08 2014-01-01 瀚宇彩晶股份有限公司 像素结构、像素结构的制作方法以及有源元件阵列基板
US20140097411A1 (en) * 2012-10-09 2014-04-10 Chaun-gi Choi Organic light-emitting display device and method of manufacturing the same
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板
CN105527767A (zh) * 2016-01-25 2016-04-27 武汉华星光电技术有限公司 一种阵列基板以及液晶显示器
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN110137187A (zh) * 2018-08-10 2019-08-16 友达光电股份有限公司 显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073159A1 (en) * 2002-02-20 2003-09-04 Planar Systems, Inc. Light sensitive display
JP3972838B2 (ja) * 2003-02-28 2007-09-05 日本ビクター株式会社 反射型液晶表示装置
KR101246719B1 (ko) * 2006-06-21 2013-03-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
CN202563218U (zh) * 2012-04-20 2012-11-28 京东方科技集团股份有限公司 像素结构、阵列基板和液晶显示面板
JP5909198B2 (ja) * 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
CN103676359B (zh) 2013-12-19 2015-12-09 京东方科技集团股份有限公司 一种液晶显示屏及显示装置
US9182643B1 (en) * 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
JP2016206659A (ja) * 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
TWI570492B (zh) * 2015-09-18 2017-02-11 友達光電股份有限公司 畫素結構
CN105679765A (zh) 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
KR20180052805A (ko) * 2016-11-10 2018-05-21 삼성디스플레이 주식회사 표시 장치
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN107229168A (zh) * 2017-06-01 2017-10-03 昆山龙腾光电有限公司 显示面板的阵列基板及显示装置
CN207352947U (zh) 2017-10-25 2018-05-11 中华映管股份有限公司 显示面板及其像素电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220014A1 (en) * 2005-03-15 2006-10-05 Nec Corporation Liquid crystal display device and manufacturing method therefor
CN1932595A (zh) * 2005-09-13 2007-03-21 三洋爱普生映像元器件有限公司 液晶显示器及其制造方法
EP2209106A1 (en) * 2009-01-16 2010-07-21 Sony Corporation Display device and electronic apparatus
CN103488012A (zh) * 2012-06-08 2014-01-01 瀚宇彩晶股份有限公司 像素结构、像素结构的制作方法以及有源元件阵列基板
US20140097411A1 (en) * 2012-10-09 2014-04-10 Chaun-gi Choi Organic light-emitting display device and method of manufacturing the same
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板
US20160313613A1 (en) * 2015-04-22 2016-10-27 Au Optronics Corp. Pixel structure and display panel
CN105527767A (zh) * 2016-01-25 2016-04-27 武汉华星光电技术有限公司 一种阵列基板以及液晶显示器
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN110137187A (zh) * 2018-08-10 2019-08-16 友达光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US11264413B2 (en) 2022-03-01
CN110137187A (zh) 2019-08-16
US20200052008A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
TWI679626B (zh) 顯示裝置
JP7434643B2 (ja) 半導体装置
JP7432675B2 (ja) 半導体装置
US10692893B2 (en) Substrate for display device and display device including the same
TWI742228B (zh) 顯示裝置、顯示模組及電子裝置
TWI535030B (zh) 液晶顯示裝置和其製造方法
JP2023126290A (ja) 表示装置
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
US6466281B1 (en) Integrated black matrix/color filter structure for TFT-LCD
CN104865762B (zh) 像素结构及显示面板
CN114335028A (zh) 显示装置
US10295873B2 (en) Array substrate, and liquid crystal display device
US9653482B2 (en) Display panel and display device
TW201431088A (zh) 半導體裝置及其製造方法
US8692961B2 (en) Liquid crystal display device
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
TW201725436A (zh) 畫素結構及顯示面板
TW201810672A (zh) 半導體裝置及半導體裝置的製造方法
JP2018112729A (ja) 半導体装置及びその作製方法、表示装置、並びに電子機器
CN110412797B (zh) 显示装置
TW201710766A (zh) 畫素結構及畫素陣列
WO2022193371A1 (zh) 一种阵列基板、显示面板及显示装置
US20240096901A1 (en) Array substrate and display panel
CN110389476B (zh) 液晶显示器
US20230317740A1 (en) Array substrate and manufacturing method for the same, display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination