CN202563218U - 像素结构、阵列基板和液晶显示面板 - Google Patents

Abstract

本实用新型提供了一种像素结构、阵列基板和液晶显示面板。该像素结构包括：栅线、数据线和公共电极线，所述栅线和所述数据线限定出多个像素单元，所述像素单元内形成有像素电极、第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管连接，所述像素电极和所述第二薄膜晶体管连接，所述像素电极和所述公共电极线之间形成第一存储电容，还包括：与所述公共电极线连接且同层设置的凸出部，所述凸出部与连接部位之间形成第二存储电容，所述连接部位为所述第一薄膜晶体管和所述第二薄膜晶体管的连接处。本实用新型的像素结构抑制了像素电极的漏电。

Description

像素结构、阵列基板和液晶显示面板

技术领域

本实用新型涉及液晶显示技术，尤其涉及一种像素结构、阵列基板和液晶显示面板。

背景技术

液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称：TFT-LCD)是液晶显示器中的主流产品。目前，随着低温多晶硅技术(Low TemperaturePoly-silicon，以下简称：LTPS)的发展，具有高分辨率、反应速度快、高亮度、高开口率等优点的LTPS-TFT LCD应用越来越广泛。

阵列基板是TFT-LCD的重要部件，阵列基板上形成有像素结构。图1为现有技术中像素结构的结构示意图，图2为图1中像素单元的等效电路图，如图1和图2所示，该像素结构包括：栅线1、数据线2和公共电极线3，栅线1和数据线2限定出多个像素单元，图1中以一个像素单元为例。像素单元内形成有像素电极5、第一薄膜晶体管T1和第二薄膜晶体管T2。第一薄膜晶体管T1包括：有源层图形6、第一栅极g1、第一源极s1和第一漏极d1，第二薄膜晶体管T2包括：有源层图形6、第二栅极g2、第二源极s2和第二漏极d2。第一栅极g1和第二栅极g2与栅线1连接且同层设置，第一漏极d1和第二源极s2连接，像素电极5和第二漏极d2连接。像素电极5和公共电极线3之间形成第一存储电容Cst。有源层图形6可位于数据线2、第一栅极g1、第二栅极g2和公共电极线3的下方，公共电极线3和栅线1平行且同层设置，数据线2位于栅线1的上方，公共电极线3上方形成有源漏极图形7，源漏极图形7和数据线2同层设置，源漏极图形7位于有源层图形6的上方。其中，有源层图形6上方的数据线2形成第一源极s1；源漏极图形7形成第一漏极d1、第二源极s2和第二漏极d2，换言之，第一漏极d1、第二源极s2和第二漏极d2均为源漏极图形7的一部分。有源层图形6和栅线1之间形成有第一绝缘层，栅线1和数据线2之间形成有第二绝缘层，数据线2和像素电极5之间形成有第三绝缘层。有源层图形6通过位于第一绝缘层和第二绝缘层上的第一过孔10与数据线2连接；有源层图形6通过位于第一绝缘层和第二绝缘层上的第二过孔11与源漏极图形7连接；源漏极图形7通过位于第三绝缘层上的第三过孔13与像素电极5连接，以实现像素电极5和第二漏极d2连接。其中，第一存储电容Cst可起到维持像素电极5(即：P点)电压的作用，从而保持像素电极5和液晶显示面板显示的稳定。

如图2所示，当栅线向第一栅极g1和第二栅极g2输出开启信号时，T1和T2开启，数据线通过开启的T1和T2向第一存储电容Cst充电，以使第一存储电容Cst被充电。当栅线向第一栅极g1和第二栅极g2输出关闭信号时，T1和T2关闭，此时，像素电极(即：P点)和数据线之间由于存在电压差而形成一电场，像素电极的电荷在此电场的作用下通过T2和T1运动到数据线，从而造成了像素电极的漏电。

实用新型内容

本实用新型提供一种像素结构、阵列基板和液晶显示面板，用以抑制像素电极的漏电。

为实现上述目的，本实用新型提供一种像素结构，包括：栅线、数据线和公共电极线，所述栅线和所述数据线限定出多个像素单元，所述像素单元内形成有像素电极、第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管连接，所述像素电极和所述第二薄膜晶体管连接，所述像素电极和所述公共电极线之间形成第一存储电容，还包括：与所述公共电极线连接且同层设置的凸出部，所述凸出部与连接部位之间形成第二存储电容，所述连接部位为所述第一薄膜晶体管和所述第二薄膜晶体管的连接处。

进一步地，所述第一薄膜晶体管包括：有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：所述有源层图形、第二栅极、第二源极和第二漏极，所述第一栅极和所述第二栅极与所述栅线连接且同层设置，所述第一漏极和第二源极连接，所述像素电极和所述第二漏极连接，所述连接部位为所述第一漏极和所述第二源极的连接处。

进一步地，所述有源层图形位于所述数据线、所述第一栅极、所述第二栅极和所述公共电极线的下方，所述公共电极线和所述栅线平行且同层设置，所述数据线位于所述栅线的上方，所述公共电极线上方形成有源漏极图形，所述源漏极图形和所述数据线同层设置，所述源漏极图形位于所述有源层图形的上方，所述数据线形成所述第一源极，所述源漏极图形形成所述第一漏极、所述第二源极和所述第二漏极。

进一步地，所述第一漏极和所述第二源极的连接处为所述源漏极图形。

进一步地，所述有源层图形通过位于第一绝缘层和第二绝缘层上的第一过孔与所述数据线连接，第一绝缘层位于所述有源层图形和所述栅线之间，所述第二绝缘层位于所述栅线和所述数据线之间；

所述有源层图形通过位于所述第一绝缘层和所述第二绝缘层上的第二过孔与所述源漏极图形连接。

进一步地，所述源漏极图形通过位于第三绝缘层上的第三过孔与所述像素电极连接，以实现所述像素电极和所述第二薄膜晶体管的第二漏极连接，所述第三绝缘层位于所述数据线和所述像素电极之间。

进一步地，所述凸出部位于所述第一栅极和所述第二栅极之间。

为实现上述目的，本实用新型提供了一种阵列基板，包括：衬底基板和形成于所述衬底基板上的上述像素结构。

为实现上述目的，本实用新型提供了一种液晶显示面板，包括：对盒设置的上述阵列基板和彩膜基板，所述阵列基板和所述彩膜基板之间填充有液晶层，所述公共电极线和所述像素电极之间形成有液晶电容。

本实用新型具有以下有益效果：

本实用新型提供的像素结构、阵列基板和液晶显示面板的技术方案中，像素结构包括栅线、数据线和公共电极线，栅线和数据线限定出多个像素单元，像素单元内形成有像素电极、第一薄膜晶体管和第二薄膜晶体管，像素电极和公共电极线之间形成第一存储电容，与公共电极线连接且同层设置的凸出部与连接部位之间形成第二存储电容，在第一薄膜晶体管和第二薄膜晶体管开启时数据线对第一存储电容和第二存储电容充电，在第一薄膜晶体管和第二薄膜晶体管关闭时连接部位向数据线漏电导致该连接部位的电压降低，第二存储电容放电以维持该连接部位的电压，使得像素电极暂时不会通过第二薄膜晶体管发生漏电，第二存储电容作为缓冲延缓了像素电极的漏电过程，从而有效抑制了像素电极的漏电。

附图说明

图1为现有技术中像素结构的结构示意图；

图2为图1中像素单元的等效电路图；

图3为本实用新型实施例一提供的一种像素结构的结构示意图；

图4为图3中像素单元的等效电路图；

图5为图3中A-A向剖视图；

图6为图3中B-B向剖视图；

图7为图3中C-C向剖视图；

图8为图3中D-D向剖视图；

图9为本实用新型实施例三提供的一种液晶显示面板的结构示意图；

图10为图9中液晶显示面板的等效电路图；

附图标记说明

1-栅线；        2-数据线；           3-公共电极线；

4-凸出部；      5-像素电极；         6-有源层图形；

7-源漏极图形；  8-第一绝缘层；       9-第二绝缘层；

10-第一过孔；   11-第二过孔；        12-第三绝缘层；

13-第三过孔；   g1-第一栅极；        s1-第一源极；

d1-第一漏极；   g2-第二栅极；        s2-第二源极；

d2-第二漏极；   Cst-第一存储电容；   Cx-第二存储电容；

Clc-液晶电容。

具体实施方式

为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的像素结构、阵列基板和液晶显示面板进行详细描述。

图3为本实用新型实施例一提供的一种像素结构的结构示意图，图4为图3中像素单元的等效电路图，如图3和图4所示，该像素结构包括：栅线1、数据线2、公共电极线3和与公共电极线3连接且同层设置的凸出部4，栅线1和数据线2限定出多个像素单元，图3中以一个像素单元为例。像素单元内形成有像素电极5、第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1和第二薄膜晶体管T2连接，像素电极5和第二薄膜晶体管T2连接，像素电极5和公共电极线3之间形成第一存储电容Cst，凸出部4与连接部位之间形成第二存储电容Cx，连接部位为第一薄膜晶体管T1和第二薄膜晶体管T2的连接处。

第一薄膜晶体管T1包括：有源层图形6、第一栅极g1、第一源极s1和第一漏极d1，第二薄膜晶体管包T2包括：有源层图形6、第二栅极g2、第二源极s2和第二漏极d2。第一栅极g1和第二栅极g2与栅线1连接且同层设置，如图3所示，第一栅极g1为形成于栅线1上的一凸出图形，第二栅极g2为形成于栅线1上的一凸出图形。由于第一栅极g1和第二栅极g2均连接于栅线1，因此第一栅极g1和第二栅极g2连接。第一漏极d1和第二源极s2连接，像素电极5和第二漏极d2连接，连接部位具体可以为第一漏极d1和第二源极s2的连接处。具体地，有源层图形6可位于数据线2、第一栅极g1、第二栅极g2和公共电极线3的下方，公共电极线3和栅线1平行且同层设置，数据线2位于栅线1的上方，公共电极线3上方形成有源漏极图形7，源漏极图形7和数据线2同层设置，源漏极图形7位于有源层图形6的上方。其中，数据线2形成第一源极s1，如图3所示，第一源极s1位于数据线2上，其为数据线2的一部分，具体地，有源层图形6上方的数据线2形成第一源极s1；源漏极图形7形成第一漏极d1、第二源极s2和第二漏极d2，换言之，第一漏极d1、第二源极s2和第二漏极d2均为源漏极图形7的一部分。本实施例中，由于源漏极图形7形成第一漏极d1、第二源极s2和第二漏极d2，因此第一漏极d1和第二源极s2的连接处在源漏极图形7上，则凸出部4与源漏极图形7之间形成第二存储电容Cx。

图5为图3中A-A向剖视图，如图3和图5所示，有源层图形6通过位于第一绝缘层8和第二绝缘层9上的第一过孔10与数据线2连接，其中，第一绝缘层8位于有源层图形6和栅线1之间，第二绝缘层9位于栅线1和数据线2之间。具体地，可在有源层图形6上方的第一绝缘层8和第二绝缘层9上开设第一过孔10，形成于第二绝缘层9上方的数据线2填充于第一过孔10中，从而实现有源层图形6与数据线2的连接。

图6为图3中B-B向剖视图，如图3和图6所示，有源层图形6通过位于第一绝缘层8和第二绝缘层9上的第二过孔11与源漏极图形7连接。具体地，可在有源层图形6上方的第一绝缘层8和第二绝缘层9上开设第二过孔11，形成于第二绝缘层9上方的源漏极图形7填充于第二过孔11中，从而实现有源层图形6与源漏极图形7的连接。

图7为图3中C-C向剖视图，如图3和图7所示，源漏极图形7通过位于第三绝缘层12上的第三过孔13与像素电极5连接，以实现像素电极5和第二漏极d2连接，其中，第三绝缘层12位于源漏极图形7和像素电极5之间。由于源漏极图形7和数据线2同层设置，因此，第三绝缘层12也位于数据线2和像素电极5之间。具体地，可在有源层图形6上方的第三绝缘层12上开设第三过孔13，形成于第三绝缘层12上方的源漏极图形7填充于第三过孔13中，从而实现源漏极图形7与像素电极5的连接。由于第二漏极d2形成于源漏极图形7上，因此实现了像素电极5和第二漏极d2之间的连接。

图8为图3中D-D向剖视图，如图3和图8所示，第一绝缘层8形成于有源层图形6上，第一栅极g1、第二栅极g2和凸出部4形成于第一绝缘层8上，第二绝缘层9位于第一栅极g1、第二栅极g2和凸出部4上，第三绝缘层12位于第二绝缘层9上，像素电极5位于第三绝缘层12上。本实施例中，凸出部4位于第一栅极g1和第二栅极g2之间。

下面通过图4中所示的等效电路图对像素结构的工作原理进行详细描述。

当栅线向第一栅极g1和第二栅极g2输出开启信号时，T1和T2开启，数据线通过开启的T1和T2向Cx和Cst充电，以使Cx和Cst被充电。充电结束后，Cx两端的电位和Cst两端的电位相等，如图3和图4所示，P点和Q点的电位相等，其中，Q点对应于源漏极图形7，P点对应于像素电极5，公共电极线的电位为参考电位。当栅线向第一栅极g1和第二栅极g2输出关闭信号时，T1和T2关闭，Q点和数据线之间由于存在电压差而形成一电场，Q点的电荷在该电场的作用下通过T1运动到数据线，造成Q点向数据线漏电。Q点向数据线漏电会造成Q点电位降低，此时，Cx会放电以维持Q点的电位，延缓了Q点电位的降低，使得P点的电位和Q点的电位在一定时间内继续保持相等，从而延缓了像素电极5通过T2的漏电。与现有技术相比，Cx作为缓冲延缓了像素电极5的漏电。本实施例中像素结构增设了Cx之后，对由数据线充入的电荷的存储能力增加，像素结构中的存储电容在被数据线充电后可以保存更多数目的电荷，在发生向数据线漏电的情况时可以首先释放Cx中存储的电荷以使像素电极暂时不会通过T2发生漏电，从而延缓了像素电极的漏电。

本实施例图中1所示像素结构中的像素单元仅为实现图2中等效电路的一种实例，在实际应用中还可以对像素结构中的各个结构进行变更，例如：可以将栅线设置于数据线的上方或者将有源层设置于栅线的上方等。

本实施例提供的像素结构包括栅线、数据线和公共电极线，栅线和数据线限定出多个像素单元，像素单元内形成有像素电极、第一薄膜晶体管和第二薄膜晶体管，像素电极和公共电极线之间形成第一存储电容，与公共电极线连接且同层设置的凸出部与连接部位之间形成第二存储电容，在第一薄膜晶体管和第二薄膜晶体管开启时数据线对第一存储电容和第二存储电容充电，在第一薄膜晶体管和第二薄膜晶体管关闭时连接部位向数据线漏电导致该连接部位的电压降低，第二存储电容放电以维持该连接部位的电压，使得像素电极暂时不会通过第二薄膜晶体管发生漏电，第二存储电容作为缓冲延缓了像素电极的漏电过程，从而有效抑制了像素电极的漏电。

本实用新型实施例二还提供了一种阵列基板，该阵列基板包括：衬底基板和形成于衬底基板上的像素结构。其中，像素结构可采用上述实施例一提供的像素结构，此处不再赘述。

图9为本实用新型实施例三提供的一种液晶显示面板的结构示意图，如图9所示，该液晶显示面板包括对盒设置的阵列基板100和彩膜基板200，阵列基板100和彩膜基板200之间填充有液晶层300，公共电极线和像素电极之间形成有液晶电容Clc。其中，阵列基板可采用实施例二提供的阵列基板，此处不再赘述。

具体地，彩膜基板包括：目标基板、形成于目标基板上的彩色矩阵图形和黑矩阵图形以及形成于覆盖该目标基板的导电层，该导电层位于彩色矩阵图形和黑矩阵图形的上方。当将阵列基板和彩膜基板对盒后，液晶层位于彩膜基板的导电层和阵列基板的像素电极之间，由于对盒后彩膜基板的导电层和阵列基板的公共电极线电连接，因此，彩膜基板的导电层和阵列基板的公共电极线电位相等，从而液晶电容形成于公共电极线和像素电极之间。

图10为图9中液晶显示面板的等效电路图，下面通过图10中所示的等效电路图对液晶显示面板中像素结构的工作原理进行详细描述。

当栅线向第一栅极g1和第二栅极g2输出开启信号时，T1和T2开启，数据线通过开启的T1和T2向Cx、Cst和Clc充电，以使Cx、Cst和Clc被充电。充电结束后，Cx两端的电位与Cst两端的电位和Clc两端的电位相等，如图10所示，P点和Q点的电位相等，其中，Q点对应于源漏极图形7，P点对应于像素电极5，公共电极线的电位为参考电位。当栅线向第一栅极g1和第二栅极g2输出关闭信号时，T1和T2关闭，Q点和数据线之间由于存在电压差而形成一电场，Q点的电荷在该电场的作用下通过T1运动到数据线，造成Q点向数据线漏电。Q点向数据线漏电会造成Q点电位降低，此时，Cx会放电以维持Q点的电位，延缓了Q点电位的降低，使得P点的电位和Q点的电位在一定时间内继续保持相等，从而延缓了像素电极5通过T2的漏电。与现有技术相比，Cx作为缓冲延缓了像素电极5的漏电。本实施例中像素结构增设了Cx之后，对由数据线充入电荷的存储能力增加，像素结构中的存储电容在被数据线充电后可以保存更多数目的电荷，在发生向数据线漏电的情况时可以首先释放Cx中存储的电荷以使像素电极暂时不会通过T2发生漏电，从而延缓了像素电极的漏电。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (9)

1.一种像素结构，包括：栅线、数据线和公共电极线，所述栅线和所述数据线限定出多个像素单元，所述像素单元内形成有像素电极、第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管连接，所述像素电极和所述第二薄膜晶体管连接，所述像素电极和所述公共电极线之间形成第一存储电容，其特征在于，还包括：与所述公共电极线连接且同层设置的凸出部，所述凸出部与连接部位之间形成第二存储电容，所述连接部位为所述第一薄膜晶体管和所述第二薄膜晶体管的连接处。

2.根据权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管包括：有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：所述有源层图形、第二栅极、第二源极和第二漏极，所述第一栅极和所述第二栅极与所述栅线连接且同层设置，所述第一漏极和第二源极连接，所述像素电极和所述第二漏极连接，所述连接部位为所述第一漏极和所述第二源极的连接处。

3.根据权利要求2所述的像素结构，其特征在于，所述有源层图形位于所述数据线、所述第一栅极、所述第二栅极和所述公共电极线的下方，所述公共电极线和所述栅线平行且同层设置，所述数据线位于所述栅线的上方，所述公共电极线上方形成有源漏极图形，所述源漏极图形和所述数据线同层设置，所述源漏极图形位于所述有源层图形的上方，所述数据线形成所述第一源极，所述源漏极图形形成所述第一漏极、所述第二源极和所述第二漏极。

4.根据权利要求3所述的像素结构，其特征在于，所述第一漏极和所述第二源极的连接处为所述源漏极图形。

5.根据权利要求3所述的像素结构，其特征在于，

所述有源层图形通过位于第一绝缘层和第二绝缘层上的第一过孔与所述数据线连接，第一绝缘层位于所述有源层图形和所述栅线之间，所述第二绝缘层位于所述栅线和所述数据线之间；

所述有源层图形通过位于所述第一绝缘层和所述第二绝缘层上的第二过孔与所述源漏极图形连接。

6.根据权利要求3所述的像素结构，其特征在于，所述源漏极图形通过位于第三绝缘层上的第三过孔与所述像素电极连接，以实现所述像素电极和所述第二薄膜晶体管的第二漏极连接，所述第三绝缘层位于所述数据线和所述像素电极之间。

7.根据权利要求1至6任一所述的像素结构，其特征在于，所述凸出部位于所述第一栅极和所述第二栅极之间。

8.一种阵列基板，其特征在于，包括：衬底基板和形成于所述衬底基板上的像素结构；

所述像素结构采用权利要求1至7任一所述的像素结构。

9.一种液晶显示面板，其特征在于，包括：对盒设置的阵列基板和彩膜基板，所述阵列基板和所述彩膜基板之间填充有液晶层，所述公共电极线和所述像素电极之间形成有液晶电容；

所述阵列基板采用权利要求8所述的阵列基板。

Images