CN210073855U - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN210073855U
CN210073855U CN201921388079.4U CN201921388079U CN210073855U CN 210073855 U CN210073855 U CN 210073855U CN 201921388079 U CN201921388079 U CN 201921388079U CN 210073855 U CN210073855 U CN 210073855U
Authority
CN
China
Prior art keywords
driving circuit
pixel driving
pixel
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921388079.4U
Other languages
English (en)
Inventor
李盼
郝学光
马永达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201921388079.4U priority Critical patent/CN210073855U/zh
Application granted granted Critical
Publication of CN210073855U publication Critical patent/CN210073855U/zh
Priority to JP2021536813A priority patent/JP7544710B2/ja
Priority to EP20858801.2A priority patent/EP4024469A4/en
Priority to PCT/CN2020/105840 priority patent/WO2021036676A1/zh
Priority to US17/272,948 priority patent/US11997879B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种阵列基板、显示面板和显示装置，属于显示技术领域。该阵列基板包括多个像素驱动电路，任一所述像素驱动电路包括驱动晶体管、存储电容和像素电极，其中，驱动晶体管设置有漏极；存储电容设置有第一电极板，且所述第一电极板与所述驱动晶体管的漏极连接；像素电极连接所述驱动晶体管的漏极；其中，多个所述像素驱动电路中包括相邻设置的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路的第一电极板与所述第二像素驱动电路的像素电极在一预设交叠区域层叠设置且被一绝缘层隔离。本公开的阵列基板能够降低像素电极的断路不良对显示效果的影响。

Description

阵列基板、显示面板和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
OLED(有机电致发光二极管)显示装置的背板电路复杂，容易因工艺或者静电释放等原因导致像素驱动电路的像素电极断路，使得子像素不发光，严重影响显示效果。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板、显示面板和显示装置，降低像素电极的断路不良对显示效果的影响。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种阵列基板，包括多个像素驱动电路，任一所述像素驱动电路包括：
驱动晶体管，设置有漏极；
存储电容，设置有第一电极板，且所述第一电极板与所述驱动晶体管的漏极连接；
像素电极，连接所述驱动晶体管的漏极；
其中，多个所述像素驱动电路中包括相邻设置的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路的第一电极板与所述第二像素驱动电路的像素电极在一预设交叠区域层叠设置且被一绝缘层隔离。
在本公开的一种示例性实施例中，所述第一像素驱动电路和所述第二像素驱动电路沿所述阵列基板的数据线延伸方向排列；或者，所述第一像素驱动电路和所述第二像素驱动电路沿所述阵列基板的栅极线延伸方向排列。
在本公开的一种示例性实施例中，多个所述像素驱动电路中还包括与所述第一像素驱动电路相邻的第三像素驱动电路、第四像素驱动电路和第五像素驱动电路；
所述第二像素驱动电路、所述第一像素驱动电路和所述第三像素驱动电路依次沿阵列基板的数据线延伸方向排列；
所述第四像素驱动电路、所述第一像素驱动电路和所述第五像素驱动电路依次沿阵列基板的栅极线延伸方向排列；
所述第一像素驱动电路的像素电极还与所述第三像素驱动电路的第一电极板在一预设交叠区域层叠设置且被一绝缘层隔离；
所述第一像素驱动电路的第一电极板还与所述第四像素驱动电路的像素电极在一预设交叠区域层叠设置且被一绝缘层隔离；
所述第一像素驱动电路的像素电极还与所述第五像素驱动电路的第一电极板在一预设交叠区域层叠设置且被一绝缘层隔离。
在本公开的一种示例性实施例中，所述第一电极板包括第一连接引线，所述像素电极包括第二连接引线；
所述第一像素驱动电路的第一连接引线与所述第二像素驱动电路的第二连接引线在所述预设交叠区域层叠设置且被一绝缘层隔离。
在本公开的一种示例性实施例中，所述阵列基板还设有补偿线；
任一所述像素驱动电路还包括补偿晶体管，所述补偿晶体管的漏极连接所述第一连接引线，所述补偿晶体管的源极连接所述补偿线。
在本公开的一种示例性实施例中，所述预设交叠区域包括：
衬底基板；
所述第一像素驱动电路的第一连接引线，设于所述衬底基板的一侧；
所述绝缘层，设于所述第一像素驱动电路的第一连接引线远离所述衬底基板的一侧；
所述第二像素驱动电路的第二连接引线，设于所述绝缘层远离所述衬底基板的一侧。
在本公开的一种示例性实施例中，所述预设交叠区域还包括：
平坦化层，设于所述绝缘层与所述第二像素驱动电路的第二连接引线之间，且所述平坦化层设置有暴露所述绝缘层的第一过孔；
所述第二像素驱动电路的第二连接引线覆盖被所述第一过孔暴露的所述绝缘层。
在本公开的一种示例性实施例中，所述像素驱动电路包括：
有源材料层，设于一衬底基板的一侧，形成有所述存储电容的第二电极板和所述驱动晶体管的有源层；
第一绝缘材料层，设于所述有源材料层远离所述衬底基板的一侧，形成有所述存储电容的电介质层和所述驱动晶体管的栅极绝缘层；
栅极材料层，设于所述第一绝缘材料层远离所述衬底基板的一侧，形成有所述驱动晶体管的栅极层和所述存储电容的第一电极板；
源漏材料层，设于所述栅极材料层远离所述衬底基板的一侧，形成有所述驱动晶体管的漏极；
第二绝缘材料层，设于所述栅极材料层远离所述衬底基板的一侧，形成有包含所述绝缘层的保护层；
第三绝缘材料层，设于所述第二绝缘材料层远离所述衬底基板的一侧，形成有平坦化层；
电极材料层，设于所述平坦化层远离所述衬底基板的一侧，形成有所述像素电极。
根据本公开的第二个方面，提供一种显示面板，包括上述的阵列基板。
根据本公开的第三个方面，提供一种显示装置，包括上述的显示面板。
本公开提供的阵列基板、显示面板和显示装置中，当第一像素驱动电路或者第二像素驱动电路的像素电极发生断路不良时，可以通过去除预设交叠区域中的绝缘层。如此，第二像素驱动电路的像素电极与第一像素驱动电路的像素电极通过第一像素驱动电路的第一电极板连接，第二像素驱动电路所驱动的子像素可以与第一像素驱动电路所驱动的子像素共同发光，降低了第二像素驱动电路或第一像素驱动电路所驱动的子像素不发光而对显示效果产生严重影响。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本公开一实施方式的阵列基板的结构示意图。
图2是本公开一实施方式的像素驱动电路的示意图。
图3是本公开一实施方式的像素驱动电路的层级结构示意图。
图4是本公开一实施方式的有源材料层图案的示意图。
图5是本公开一实施方式的栅极材料层图案的示意图。
图6是本公开一实施方式的源漏材料层图案的示意图。
图7是本公开一实施方式的电极材料层图案的示意图。
图8是本公开一实施方式的预设交叠区域的剖面结构示意图。
图9是本公开一实施方式的两个像素驱动电路和第二像素驱动电路排列的结构示意图。
图10是本公开一实施方式的第一像素驱动电路和第二像素驱动电路排列的结构示意图。
图11是本公开一实施方式的多个像素驱动电路排列的结构示意图。
图中主要元件附图标记说明如下：
110、衬底基板；120、第一绝缘材料层；131、第一栅极线；132、第二栅极线；133、第四连接引线；141、数据线；142、补偿线；143、电源线；144、第三连接引线；150、保护层；160、平坦化层；200、驱动晶体管；210、驱动晶体管的有源层；211、驱动晶体管的沟道区；212、驱动晶体管的源极接触区；213、驱动晶体管的漏极接触区；220、驱动晶体管的栅极层；230、驱动晶体管的源极；240、驱动晶体管的漏极；300、补偿晶体管；310、补偿晶体管的有源层；311、补偿晶体管的沟道区；312、补偿晶体管的源极接触区；313、补偿晶体管的漏极接触区；320、补偿晶体管的栅极层；400、数据写入晶体管；410、数据写入晶体管的有源层；411、数据写入晶体管的沟道区；412、数据写入晶体管的源极接触区；413、数据写入晶体管的漏极接触区；420、数据写入晶体管的栅极层；430、数据写入晶体管的源极；440、数据写入晶体管的漏极；500、存储电容；510、第一电极板；511、第一连接引线；520、第二电极板；600、像素电极；601、第二连接引线；710、第一过孔；720、第二过孔；810、第一像素驱动电路；820、第二像素驱动电路；830、第三像素驱动电路；840、第四像素驱动电路；850、第五像素驱动电路；A、预设交叠区域。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本公开实施方式中提供一种阵列基板，如图1所示，该阵列基板包括多个像素驱动电路，任一像素驱动电路包括驱动晶体管200、存储电容和像素电极600，其中，驱动晶体管200设置有漏极240；存储电容设置有第一电极板510，且第一电极板510与驱动晶体管的漏极240连接；像素电极600与驱动晶体管的漏极240连接；
其中，多个像素驱动电路中包括相邻设置的第一像素驱动电路810和第二像素驱动电路820，第一像素驱动电路810的第一电极板510与第二像素驱动电路820的像素电极600在一预设交叠区域A层叠设置且被一绝缘层隔离。
本公开提供的阵列基板中，当第一像素驱动电路810或者第二像素驱动电路820的像素电极600发生断路不良时，可以通过去除预设交叠区域A中的绝缘层。如此，第二像素驱动电路820的像素电极600与第一像素驱动电路810的像素电极600通过第一像素驱动电路810的第一电极板510连接，第二像素驱动电路820所驱动的子像素可以与第一像素驱动电路810所驱动的子像素共同发光，降低了第二像素驱动电路820或第一像素驱动电路810所驱动的子像素不发光而对显示效果产生严重影响。
下面结合附图对本公开实施方式提供的阵列基板的各部件进行详细说明：
阵列基板可以包括衬底基板、设于衬底基板110一侧的驱动电路层和设于驱动电路层远离衬底基板一侧的有机发光层。其中，阵列基板的像素驱动电路阵列地设置于驱动电路层中。
在任一像素驱动电路中，如图1所示，驱动晶体管200可以设置有驱动晶体管的源极230、驱动晶体管200的栅极和驱动晶体管的漏极240，用于在驱动晶体管200的栅极的电压控制下导通或者截止。驱动晶体管的源极230和驱动晶体管的漏极240可以为相同的结构，因此，在其他情形下，驱动晶体管的源极230和驱动晶体管的漏极240的连接关系可以互换。换言之，驱动晶体管200可以具有第一连接端、第二连接端和控制端，其中，第一连接端和第二连接端中的一个可以作为驱动晶体管的源极230，另一个可以作为驱动晶体管的漏极240，控制端为驱动晶体管200的栅极。
在本公开的一种实施方式中，如图3(仅展示了阵列基板的有源材料层、栅极材料层、源漏材料层和电极材料层)～图6所示，驱动晶体管200可以包括设于衬底基板一侧的驱动晶体管的有源层210、设于驱动晶体管的有源层210远离衬底基板一侧的驱动晶体管的栅极绝缘层、设于驱动晶体管的栅极绝缘层远离衬底基板一侧的驱动晶体管的栅极层220(作为驱动晶体管200的栅极)，以及与驱动晶体管的有源层210连接且相互绝缘的驱动晶体管的源极230和驱动晶体管的漏极240。
可选地，如图4所示，驱动晶体管的有源层210可以包括驱动晶体管的沟道区211以及位于驱动晶体管的沟道区211两侧的驱动晶体管的源极接触区212和驱动晶体管的漏极接触区213，其中，驱动晶体管的栅极绝缘层覆盖驱动晶体管的沟道区211且至少部分暴露驱动晶体管的源极接触区212和驱动晶体管的漏极接触区213。阵列基板还设置有层间介质层，层间介质层设于驱动晶体管的栅极层220远离衬底基板的一侧。如图6所示，驱动晶体管的源极230设于层间介质层远离衬底基板的一侧且与驱动晶体管的源极接触区212通过过孔连接；驱动晶体管的漏极240设于层间介质层远离衬底基板的一侧且与驱动晶体管的漏极接触区213通过过孔连接。
换言之，如图3～图6所示，阵列基板可以包括依次层叠设置的衬底基板、有源材料层、第一绝缘材料层、栅极材料层、层间介质层和源漏材料层；其中，有源材料层形成有驱动晶体管的有源层210，第一绝缘材料层形成有驱动晶体管的栅极绝缘层，栅极材料层形成有驱动晶体管的栅极层220，源漏材料层形成有驱动晶体管的源极230和驱动晶体管的漏极240。
在任一像素驱动电路中，如图3所示，存储电容可以还可以包括与第一电极板510相对设置的第二电极板520，且在第一电极板510和第二电极板520之间可以设置有存储电容的电介质层。
在本公开的一种实施方式中，如图3～图5所示，存储电容可以包括设于衬底基板一侧的第二电极板520、设于第二电极板520远离衬底基板一侧的存储电容的电介质层以及设于存储电容的电介质层远离衬底基板一侧的第一电极板510。
可选地，如图3～图5所示，第二电极板520可以与驱动晶体管的有源层210同层设置，且可以材料相同。第一电极板510可以与驱动晶体管的栅极层220同层设置且材料相同。存储电容的电介质层可以与驱动晶体管的栅极绝缘层同层设置且材料相同。
换言之，如图4和图5所示，有源材料层还可以形成有第二电极板520，第一绝缘材料层还可以形成有存储电容的电介质层，栅极材料层还可以形成有第一电极板510。
如图3和图7所示，阵列基板在驱动晶体管200远离衬底基板的一侧可以设置有电极材料层，用于形成像素电极600，像素电极600用于与设于有机发光层中的发光元件电连接。发光元件可以为有机发光二极管，其可以包括设于阳极一侧的空穴传输层、设于空穴传输层远离阳极一侧的有机电致发光层以及设于有机电致发光层远离阳极一侧的电子传输层，且电子传输层远离阳极的一侧与阴极配合。可选地，阳极可以为阵列基板的像素电极600，阴极可以为设于有机发光层远离衬底基板一侧的公共电极。
阵列基板的驱动电路层还可以设置有源漏层引线和栅极线，其中，源漏层引线可以与驱动晶体管的源极230同层设置且材料相同，栅极线可以与驱动晶体管200的栅极同层设置且材料相同。
如图2和图3所示，源漏层引线可以包括数据线141和电源线143，其中，数据线141用于向像素驱动电路加载数据信号，电源线143用于向像素驱动电路加载电源电压。栅极线可以包括第一栅极线131，用于向像素驱动电路加载第一控制信号。当然的，根据不同的像素驱动电路，源漏层引线和栅极线还可以包括其他引线。
举例而言，如图2～图6所示，任一像素驱动电路还可以包括补偿晶体管300和数据写入晶体管400，源漏层引线还可以包括补偿线142，栅极线还可以包括第二栅极线132。其中，数据写入晶体管的源极430连接数据线141，数据写入晶体管的漏极440连接驱动晶体管200的栅极和存储电容500的第二电极板520，数据写入晶体管的栅极连接第一栅极线131。补偿晶体管300的源极连接补偿线142，补偿晶体管300的漏极连接存储电容500的第一电极板510，补偿晶体管300的栅极连接第二栅极线132。驱动晶体管的源极230连接电源线143，驱动晶体管的漏极240连接存储电容500的第一电极板510和像素电极600。
可选地，如图6所示，数据线141、电源线143和补偿线142形成于源漏材料层；如图5所示，第一栅极线131和第二栅极线132形成于栅极材料层。换言之，源漏材料层还可以形成有数据线141、电源线143和补偿线142；栅极材料层还可以形成有第一栅极线131和第二栅极线132。
可选地，如图3和图6所示，源漏材料层还可以形成有第三连接引线144，第三连接引线144与数据写入晶体管的漏极440通过过孔连接，第三连接引线144与存储电容500的第二电极板520通过过孔连接，第三连接引线144与驱动晶体管的栅极层220通过过孔连接。
在本公开的一种实施方式中，如图3～图6所示，补偿晶体管300可以包括设于衬底基板一侧的补偿晶体管的有源层310、设于补偿晶体管的有源层310远离衬底基板一侧的补偿晶体管的栅极绝缘层、设于补偿晶体管的栅极绝缘层远离衬底基板一侧的补偿晶体管的栅极层320(作为补偿晶体管300的栅极)。其中，补偿晶体管的有源层310可以包括补偿晶体管的沟道区311以及位于补偿晶体管的沟道区311两侧的补偿晶体管的源极接触区312和补偿晶体管的漏极接触区313，其中，补偿晶体管的栅极绝缘层覆盖补偿晶体管的沟道区311且至少部分暴露补偿晶体管的源极接触区312和补偿晶体管的漏极接触区313。补偿晶体管的源极接触区312可以作为补偿晶体管300的源极，用于与补偿线142点连接；补偿晶体管的漏极接触区313可以作为补偿晶体管300的漏极，用于与第一电极板510连接。
如此，如图4～图6所示，有源材料层还可以形成有补偿晶体管的有源层310，第一绝缘材料层还可以形成有补偿晶体管的栅极绝缘层，栅极材料层还可以形成有补偿晶体管的栅极层320。
可选地，如图3和图5所示，栅极材料层还可以形成有第四连接引线133，第四连接引线133与补偿晶体管的源极接触区312通过过孔连接，第四连接引线133与补偿线142通过过孔连接。
在本公开的一种实施方式中，如图3～图6所示，数据写入晶体管400可以包括设于衬底基板一侧的数据写入晶体管的有源层410、设于数据写入晶体管的有源层410远离衬底基板一侧的数据写入晶体管的栅极绝缘层、设于数据写入晶体管的栅极绝缘层远离衬底基板一侧的数据写入晶体管的栅极层420(作为数据写入晶体管400的栅极)，以及与数据写入晶体管的有源层410连接且相互绝缘的数据写入晶体管的源极430和数据写入晶体管的漏极440。
可选地，如图3～图6所示，数据写入晶体管的有源层410可以包括数据写入晶体管的沟道区411以及位于数据写入晶体管的沟道区411两侧的数据写入晶体管的源极接触区412和数据写入晶体管的漏极接触区413，其中，数据写入晶体管的栅极绝缘层覆盖数据写入晶体管的沟道区411且至少部分暴露数据写入晶体管的源极接触区412和数据写入晶体管的漏极接触区413。层间介质层设于数据写入晶体管的栅极层420远离衬底基板的一侧。数据写入晶体管的源极430设于层间介质层远离衬底基板的一侧且与数据写入晶体管的源极接触区412通过过孔连接；数据写入晶体管的漏极440设于层间介质层远离衬底基板的一侧且与数据写入晶体管的漏极接触区413通过过孔连接。
换言之，有源材料层还可以形成有数据写入晶体管的有源层410，第一绝缘材料层还可以形成有数据写入晶体管的栅极绝缘层，栅极材料层还可以形成有数据写入晶体管的栅极层420，源漏材料层还可以形成有数据写入晶体管的源极430和数据写入晶体管的漏极440。
在本公开的一种实施方式中，如图1和图5所示，第一电极板510可以包括第一连接引线511；如图1和图7所示，像素电极600可以包括第二连接引线601；其中，第一像素驱动电路810的第一连接引线511与第二像素驱动电路820的第二连接引线601在预设交叠区域A层叠设置且被一绝缘层隔离。即，第一像素驱动电路810的第一电极板510可以设置有延伸至预设交叠区域A的第一连接引线511，第二像素驱动电路820的像素电极600可以设置有延伸至预设交叠区域A的第二连接引线601，且在预设交叠区域A，第一连接引线511和第二连接引线601可以相互层叠且被绝缘层隔离。如此，如图8所示，阵列基板在预设交叠区域A可以包括依次层叠的衬底基板110、第一像素驱动电路的第一连接引线511、绝缘层和第二像素驱动电路的第二连接引线601。当需要将第一像素驱动电路810的像素电极600与第二像素驱动电路820的像素电极600电连接时，可以通过激光将预设交叠区域A的绝缘层去除，使得第一连接引线511和第二连接引线601电接触。
在本公开的一种实施方式中，如图8所示，阵列基板的驱动电路层还可以包括设于栅极材料层远离所述衬底基板110的一侧的第二绝缘材料层，第二绝缘材料层可以形成有驱动电路层的保护层150(PVX)。可选的，保护层150设于驱动晶体管200远离衬底基板110一侧。进一步地，阵列基板的驱动电路层还可以形成有设于第二绝缘材料层远离衬底基板110的一侧的第三绝缘材料层，第三绝缘材料层可以形成有阵列基板的驱动电路层的平坦化层160，像素电极600可以设于平坦化层160远离衬底基板110的一侧且通过过孔与驱动晶体管的漏极240连接。
在预设交叠位置隔离第一电极板和像素电极的绝缘层可以为保护层150和平坦化层160中的一层或者两层。举例而言，如图8所示，在预设交叠区域A，第一连接引线511和第二连接引线601之间设置有平坦化层160和保护层150，且平坦化层160设置有暴露保护层150的第一过孔710。如此，保护层150作为绝缘层用于隔离第一连接引线511和第二连接引线601。第一过孔710的设置，可以使得第一连接引线511和第二连接引线601之间的隔离材料较少，便于通过激光熔断等方法去除第一连接引线511和第二连接引线601之间的隔离材料。在该实施方式中，保护层150包含有所述绝缘层。
可选地，如图8所示，第一像素驱动电路810的补偿晶体管的漏极接触区313也可以延伸至预设交叠区域A；设于补偿晶体管的漏极接触区313远离衬底基板110一侧的第一绝缘材料层120设置有暴露补偿晶体管的漏极接触区313的第二过孔720，使得补偿晶体管的漏极接触区313与第一像素驱动电路810的第一连接引线511通过第二过孔720连接，进而实现补偿晶体管300的漏极与第一电极板510电连接。
驱动电路层中包括相邻设置的第一像素驱动电路810和第二驱动电路，第一像素驱动电路810的第一电极板510与第二像素驱动电路820的像素电极600在一预设交叠区域A层叠设置且被一绝缘层隔离。可以理解的是，在驱动电路层中个，预设交叠区域A的数量为多个，且分别与相邻的两个像素驱动电路一一对应。换言之，一个预设区域与两个相邻设置的像素驱动电路对应设置，且这两个像素驱动电路中，一个像素驱动电路的第一电极板510与另一个像素驱动电路的像素电极600在该对应的预设交叠区域A层叠设置且被一绝缘层隔离。
在本公开的一种实施方式中，如图9所示，第一像素驱动电路810和第二像素驱动电路820可以沿阵列基板的数据线141延伸方向排列。如此，沿阵列基板的数据线141延伸方向相邻设置的两个像素驱动电路可以相互配对，当其中一个像素驱动电路的像素电极600出现断路不良时，可以在该相互配对的两个像素驱动电路所对应的预设交叠区域A进行连接操作，例如通过激光去除在预设交叠区域A的绝缘层以使得在预设交叠区域A的第一电极板510和像素电极600电连接，进而使得两个像素驱动电路的像素电极600电连接，实现共同发光。
在本公开的另一种实施方式中，如图10所示，第一像素驱动电路810和第二像素驱动电路820沿阵列基板的栅极线131延伸方向排列。如此，沿阵列基板的栅极线延伸方向相邻设置的两个像素驱动电路可以相互配对，当其中一个像素驱动电路的像素电极600出现断路不良时，可以在该相互配对的两个像素驱动电路所对应的预设交叠区域A进行连接操作，例如通过激光去除在预设交叠区域A的绝缘层以使得在预设交叠区域A的第一电极板510和像素电极600电连接，进而使得两个像素驱动电路的像素电极600电连接，实现共同发光。
当然的，一个像素驱动电路可以与相邻的一个像素驱动电路相互配对，也可以与周围的多个像素驱动电路相互配对。
举例而言，在本公开的另一种实施方式中，如图11所示，多个像素驱动电路中还包括与第一像素驱动电路810相邻的第三像素驱动电路830、第四像素驱动电路840和第五像素驱动电路850；第二像素驱动电路820、第一像素驱动电路810和第三像素驱动电路830依次沿阵列基板的数据线141延伸方向排列；第四像素驱动电路840、第一像素驱动电路810和第五像素驱动电路850依次沿阵列基板的栅极线延伸方向排列；第一像素驱动电路810的像素电极600还与第三像素驱动电路830的第一电极板510在一预设交叠区域A层叠设置且被一绝缘层隔离；第一像素驱动电路810的第一电极板510还与第四像素驱动电路840的像素电极600在一预设交叠区域A层叠设置且被一绝缘层隔离；第一像素驱动电路810的像素电极600还与第五像素驱动电路850的第一电极板510在一预设交叠区域A层叠设置且被一绝缘层隔离。
如此，根据图11所示，第一像素驱动电路810的第一电极板510可以同时与第二像素驱动电路820的像素电极600和第四像素驱动电路840的像素电极600相匹配。当第一像素驱动电路810的像素电极600发生断路不良时，可以将第一像素驱动电路810的第一电极板510与第二像素驱动电路820的像素电极600或第四像素驱动电路840的像素电极600电连接，使得第一像素驱动电路810所驱动的子像素可以发光。当然的，根据图11所示，第一像素驱动电路810的像素电极600还可以同时与第三像素驱动电路830的第一电极板510和第五像素驱动电路850的第一电极板510相匹配。当第一像素驱动电路810的像素电极600发生断路不良时，可以将第一像素驱动电路810的像素电极600与第三像素驱动电路830的第一电极板510或第五像素驱动电路850的第一电极板510电连接，使得第一像素驱动电路810所驱动的子像素可以发光。
再举例而言，在本公开的另一种实施方式中，多个像素驱动电路中还包括与第一像素驱动电路810相邻的第三像素驱动电路830、第四像素驱动电路840和第五像素驱动电路850；第二像素驱动电路820、第一像素驱动电路810和第三像素驱动电路830依次沿阵列基板的数据线141延伸方向排列；第四像素驱动电路840、第一像素驱动电路810和第五像素驱动电路850依次沿阵列基板的栅极线延伸方向排列；第一像素驱动电路810的第一电极板510还分别与第三像素驱动电路830的像素电极600、第四像素驱动电路840的像素电极600和第五像素驱动电路850的像素电极600在不同预设交叠区域A层叠设置且被一绝缘层隔离。
如此，第一像素驱动电路810的第一电极板510可以同时与周围相邻的四个像素驱动电路的像素电极600配对，即第一像素驱动电路810可以与周围四个相邻的像素驱动电路设置各自对应的预设交叠区域A；当第一像素驱动电路810的像素电极600发生断路不良时，可以将第一像素驱动电路810的第一电极板510与周围四个像素驱动电路的任意一个的像素电极600电连接，使得第一像素驱动电路810所驱动的子像素可以发光。
本公开实施方式还提供一种显示面板，该显示面板包括上述阵列基板实施方式所描述的任意一种阵列基板。该显示面板可以为OLED阵列基板、PLED阵列基板或者其他类型的显示面板。由于该显示面板具有上述阵列基板实施方式所描述的任意一种阵列基板，因此具有相同的有益效果，本公开在此不再赘述。
本公开实施方式还提供一种显示装置，该显示装置包括上述显示面板实施方式所描述的任意一种显示面板。该显示装置可以为笔记本电脑、电视机、手机或者其他类型的显示装置。由于该显示装置具有上述显示面板实施方式所描述的任意一种显示面板，因此具有相同的有益效果，本公开在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (10)

1.一种阵列基板，其特征在于，包括多个像素驱动电路，任一所述像素驱动电路包括：
驱动晶体管，设置有漏极；
存储电容，设置有第一电极板，且所述第一电极板与所述驱动晶体管的漏极连接；
像素电极，连接所述驱动晶体管的漏极；
其中，多个所述像素驱动电路中包括相邻设置的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路的第一电极板与所述第二像素驱动电路的像素电极在一预设交叠区域层叠设置且被一绝缘层隔离。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一像素驱动电路和所述第二像素驱动电路沿所述阵列基板的数据线延伸方向排列；或者，所述第一像素驱动电路和所述第二像素驱动电路沿所述阵列基板的栅极线延伸方向排列。
3.根据权利要求1所述的阵列基板，其特征在于，多个所述像素驱动电路中还包括与所述第一像素驱动电路相邻的第三像素驱动电路、第四像素驱动电路和第五像素驱动电路；
所述第二像素驱动电路、所述第一像素驱动电路和所述第三像素驱动电路依次沿阵列基板的数据线延伸方向排列；
所述第四像素驱动电路、所述第一像素驱动电路和所述第五像素驱动电路依次沿阵列基板的栅极线延伸方向排列；
所述第一像素驱动电路的像素电极还与所述第三像素驱动电路的第一电极板在一预设交叠区域层叠设置且被一绝缘层隔离；
所述第一像素驱动电路的第一电极板还与所述第四像素驱动电路的像素电极在一预设交叠区域层叠设置且被一绝缘层隔离；
所述第一像素驱动电路的像素电极还与所述第五像素驱动电路的第一电极板在一预设交叠区域层叠设置且被一绝缘层隔离。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一电极板包括第一连接引线，所述像素电极包括第二连接引线；
所述第一像素驱动电路的第一连接引线与所述第二像素驱动电路的第二连接引线在所述预设交叠区域层叠设置且被一绝缘层隔离。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还设有补偿线；
任一所述像素驱动电路还包括补偿晶体管，所述补偿晶体管的漏极连接所述第一连接引线，所述补偿晶体管的源极连接所述补偿线。
6.根据权利要求4所述的阵列基板，其特征在于，所述预设交叠区域包括：
衬底基板；
所述第一像素驱动电路的第一连接引线，设于所述衬底基板的一侧；
所述绝缘层，设于所述第一像素驱动电路的第一连接引线远离所述衬底基板的一侧；
所述第二像素驱动电路的第二连接引线，设于所述绝缘层远离所述衬底基板的一侧。
7.根据权利要求6所述的阵列基板，其特征在于，所述预设交叠区域还包括：
平坦化层，设于所述绝缘层与所述第二像素驱动电路的第二连接引线之间，且所述平坦化层设置有暴露所述绝缘层的第一过孔；
所述第二像素驱动电路的第二连接引线覆盖被所述第一过孔暴露的所述绝缘层。
8.根据权利要求1所述的阵列基板，其特征在于，所述像素驱动电路包括：
有源材料层，设于一衬底基板的一侧，形成有所述存储电容的第二电极板和所述驱动晶体管的有源层；
第一绝缘材料层，设于所述有源材料层远离所述衬底基板的一侧，形成有所述存储电容的电介质层和所述驱动晶体管的栅极绝缘层；
栅极材料层，设于所述第一绝缘材料层远离所述衬底基板的一侧，形成有所述驱动晶体管的栅极层和所述存储电容的第一电极板；
源漏材料层，设于所述栅极材料层远离所述衬底基板的一侧，形成有所述驱动晶体管的漏极；
第二绝缘材料层，设于所述栅极材料层远离所述衬底基板的一侧，且形成有包含所述绝缘层的保护层；
第三绝缘材料层，设于所述第二绝缘材料层远离所述衬底基板的一侧，且形成有平坦化层；
电极材料层，设于所述平坦化层远离所述衬底基板的一侧，形成有所述像素电极。
9.一种显示面板，其特征在于，包括权利要求1～8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
CN201921388079.4U 2019-08-26 2019-08-26 阵列基板、显示面板和显示装置 Active CN210073855U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201921388079.4U CN210073855U (zh) 2019-08-26 2019-08-26 阵列基板、显示面板和显示装置
JP2021536813A JP7544710B2 (ja) 2019-08-26 2020-07-30 アレイ基板、表示パネルおよび表示装置
EP20858801.2A EP4024469A4 (en) 2019-08-26 2020-07-30 NETWORK SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE
PCT/CN2020/105840 WO2021036676A1 (zh) 2019-08-26 2020-07-30 阵列基板、显示面板和显示装置
US17/272,948 US11997879B2 (en) 2019-08-26 2020-07-30 Array substrate, display panel, and display device for improving display effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921388079.4U CN210073855U (zh) 2019-08-26 2019-08-26 阵列基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN210073855U true CN210073855U (zh) 2020-02-14

Family

ID=69431299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921388079.4U Active CN210073855U (zh) 2019-08-26 2019-08-26 阵列基板、显示面板和显示装置

Country Status (5)

Country Link
US (1) US11997879B2 (zh)
EP (1) EP4024469A4 (zh)
JP (1) JP7544710B2 (zh)
CN (1) CN210073855U (zh)
WO (1) WO2021036676A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036676A1 (zh) * 2019-08-26 2021-03-04 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088543A1 (en) * 2004-09-14 2008-04-17 Makoto Shibusawa Display, Array Substrate, and Display Manufacturing Method
JP5302532B2 (ja) 2007-11-30 2013-10-02 三菱電機株式会社 表示装置及びその製造方法
GB0807767D0 (en) 2008-04-29 2008-06-04 Plastic Logic Ltd Off-set top pixel electrode configuration
JP5290268B2 (ja) 2009-12-31 2013-09-18 三星ディスプレイ株式會社 バリア・フィルム複合体、これを含む表示装置、バリア・フィルム複合体の製造方法、及びこれを含む表示装置の製造方法
KR102002765B1 (ko) * 2012-11-13 2019-07-24 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 제조 방법
CN103941507B (zh) 2014-04-02 2017-01-11 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102326313B1 (ko) * 2014-11-20 2021-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102387784B1 (ko) * 2014-12-29 2022-04-15 엘지디스플레이 주식회사 유기발광표시장치 및 이의 리페어 방법
KR102333563B1 (ko) * 2014-12-31 2021-12-01 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR20160084567A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 표시장치
US10573667B2 (en) 2015-12-11 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI590424B (zh) 2016-03-14 2017-07-01 友達光電股份有限公司 畫素結構
KR102612734B1 (ko) 2016-07-29 2023-12-13 엘지디스플레이 주식회사 표시장치
CN207134356U (zh) 2017-09-04 2018-03-23 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN110137187A (zh) 2018-08-10 2019-08-16 友达光电股份有限公司 显示装置
CN210073855U (zh) * 2019-08-26 2020-02-14 北京京东方技术开发有限公司 阵列基板、显示面板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036676A1 (zh) * 2019-08-26 2021-03-04 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US11997879B2 (en) 2019-08-26 2024-05-28 Beijing Boe Technology Development Co., Ltd. Array substrate, display panel, and display device for improving display effect

Also Published As

Publication number Publication date
WO2021036676A1 (zh) 2021-03-04
EP4024469A4 (en) 2022-10-26
US11997879B2 (en) 2024-05-28
EP4024469A1 (en) 2022-07-06
JP2022545757A (ja) 2022-10-31
US20220052138A1 (en) 2022-02-17
JP7544710B2 (ja) 2024-09-03

Similar Documents

Publication Publication Date Title
CN108493226B (zh) 一种电子设备、显示面板及其制备方法
CN109697958B (zh) 一种有机发光显示面板及有机发光显示装置
KR101699911B1 (ko) 유기 발광 표시 장치
WO2021254319A1 (zh) 显示基板及显示装置
US7535165B2 (en) Tandem organic electroluminescent device
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
US20050140782A1 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
CN115273741A (zh) 显示面板、显示装置、以及像素驱动方法
CN210073855U (zh) 阵列基板、显示面板和显示装置
CN112086487B (zh) 一种显示面板及显示设备
US20230157110A1 (en) Display panel and display device
CN113745305B (zh) 显示面板及其制作方法
JP4424078B2 (ja) 表示パネル及びその製造方法
US20220399380A1 (en) Display device
US20240155889A1 (en) Display panel and display device
US12099676B2 (en) Touch display panel
US20240074266A1 (en) Display panel and display device
US20240019960A1 (en) Touch display panel
US20240233635A1 (en) Pixel driving circuit, pixel driving method and display panel
US20240233611A1 (en) Display baseplate, display panel and display apparatus
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
CN117529977A (zh) 显示面板及其制造方法、显示装置
WO2020152933A1 (ja) 表示装置
WO2021103007A1 (zh) 阵列基板及其制作方法、显示面板
CN115548078A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant