CN114334671A - 采用双刀切双排管脚的qfn封装方法 - Google Patents

采用双刀切双排管脚的qfn封装方法 Download PDF

Info

Publication number
CN114334671A
CN114334671A CN202111681426.4A CN202111681426A CN114334671A CN 114334671 A CN114334671 A CN 114334671A CN 202111681426 A CN202111681426 A CN 202111681426A CN 114334671 A CN114334671 A CN 114334671A
Authority
CN
China
Prior art keywords
pins
row
double
cutting
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111681426.4A
Other languages
English (en)
Inventor
张国栋
潘明东
龙欣江
许连军
徐海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Original Assignee
Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Silicon Integrity Semiconductor Technology Co Ltd filed Critical Jiangsu Silicon Integrity Semiconductor Technology Co Ltd
Priority to CN202111681426.4A priority Critical patent/CN114334671A/zh
Publication of CN114334671A publication Critical patent/CN114334671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种采用双刀切双排管脚的QFN封装方法，包括以下步骤：来料准备、涂胶、芯片安装、电气连接、包覆、第一次切断、第二次切断、分离芯片、包装入库等步骤。本发明提供了一种简化生产工序、降低生产成本且提高加工效率的采用双刀切双排管脚的QFN封装方法通过内排管脚不设计支撑筋，用内外排管脚通过同一根第二支撑筋支撑，包封完之后先将内排管脚与外排管脚之间的第一支撑筋切断再切割第二支撑筋将产品切割分离出来，可以将有效改善双排管脚间切割毛刺的问题，且不用特别建立封装蚀刻线，降低了封装成本。

Description

采用双刀切双排管脚的QFN封装方法
技术领域
本发明涉及半导体封装技术领域，更具体涉及一种采用双刀切双排管脚的QFN封装方法。
背景技术
电子封装是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一。
QFN——Quad Flat No－leads Package，方形扁平无引脚封装，表面贴装型封装之一。
在现有的QFN封装工艺中，包封完后采用一次切割的技术方案，此方案始终存在管脚间切割金属因金属具有延展性会有拉出毛刺的问题，相邻管脚拉出金属毛刺容易产生短路问题。同时现有的封装工艺中需要另外建立封装蚀刻线，即在切割工序后增加毛刺蚀刻工序，对相邻管脚间的金属毛刺进行蚀刻去毛刺，这样加工时间以及成本均会增加。
发明内容
为了解决上述问题，本发明的目的在于提供一种简化生产工序、降低生产成本且提高加工效率的采用双刀切双排管脚的QFN封装方法。
根据本发明的一个方面，提供了采用双刀切双排管脚的QFN封装方法包括以下步骤：
步骤(1)：来料准备，准备封装所需的：框架、芯片、装片胶、焊线和塑封料；
步骤(2)：涂胶，将所述芯片底部涂布装片胶；
步骤(3)：芯片安装，将所述芯片安装到框架的基岛；
步骤(4)：电气连接，通过焊线将所述芯片与框架进行电气连接；
步骤(5)：包覆，通过塑封料将芯片、焊线、框架整个包覆；
步骤(6)：第一次切断，利用切割设备从框架背面切断内排管脚与外排管脚间的第一支撑筋；
步骤(7)：第二次切断，利用切割设备切断外排管脚间的第二支撑筋；
步骤(8)：分离芯片，将芯片连同基岛、管脚一同分离出框架；
步骤(9)：包装入库。
在一些实施方式中，框架包括基岛、连接筋、内排管脚、外排管脚、第一支撑筋和第二支撑筋，所述基岛四周规则设置一排内排管脚，所述内排管脚的四周规则设置一排外排管脚，所述基岛的四角通过连接筋连接内排管脚，所述内排管脚与外排管脚之间通过第一支撑筋，所述外排管脚之间通过第二支撑筋连接。
在一些实施方式中，步骤(2)中涂胶，利用点胶机将装片胶点在基岛中心自然流平。
在一些实施方式中，步骤(4)中芯片通过焊线依次连接内排管脚，所述步骤(4)中芯片通过焊线依次连接外排管脚。
在一些实施方式中，塑封料为环氧塑封料，由环氧树脂、硬化剂、充填剂、添加剂等混合制成。
在一些实施方式中，第一支撑筋的厚度小于基岛厚度的一半。
在一些实施方式中，步骤(6)中所述的切割设备为金属烧结型金刚刀，切割设备对第一支撑筋进行整行切割。
在一些实施方式中，步骤(7)中所述的切割设备为金属烧结型金刚刀，切割设备对第二支撑筋进行单个切割。
本发明与现有技术相比：简化生产工序、降低生产成本且提高加工效率的有益效果。本发明所述的采用双刀切双排管脚的QFN封装方法通过内排管脚不设计支撑筋，用内外排管脚通过同一根第二支撑筋支撑，包封完之后先将内排管脚与外排管脚之间的第一支撑筋切断再切割第二支撑筋将产品切割分离出来，可以将有效改善双排管脚间切割毛刺的问题，且不用特别建立封装蚀刻线，降低了封装成本。
附图说明
图1是本发明采用双刀切双排管脚的QFN封装方法的框架的结构示意图；
图2是本发明采用双刀切双排管脚的QFN封装方法的步骤(3)的示意图；
图3是本发明采用双刀切双排管脚的QFN封装方法的步骤(4)的示意图；
图4是本发明采用双刀切双排管脚的QFN封装方法的步骤(5)的示意图；
图5是本发明采用双刀切双排管脚的QFN封装方法的步骤(6)的示意图；
图6是本发明采用双刀切双排管脚的QFN封装方法的成品示意图；
图7是现有技术中的切一刀封装方法示意图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法或者结构上的等效变换或替代，均属于本发明的保护范围之内。
在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解所述术语的具体含义。
如图1所示，框架1包括基岛11、连接筋12、内排管脚13、外排管脚14、第一支撑筋15和第二支撑筋16，所述基岛11四周规则设置一排内排管脚13，所述内排管脚13的四周规则设置一排外排管脚14，所述基岛11的四角通过连接筋12连接内排管脚13，所述内排管脚13与外排管脚14之间通过第一支撑筋15，所述外排管脚14之间通过第二支撑筋16连接。通过内排管脚13不设计支撑筋，用内外排管脚14通过同一根第二支撑筋16支撑，包封完之后先将内排管脚13与外排管脚14之间的第一支撑筋15切断再切割第二支撑筋16将产品切割分离出来，可以将有效改善双排管脚间切割毛刺的问题，且不用特别建立封装蚀刻线，降低了封装成本。
本发明所述的采用双刀切双排管脚的QFN封装方法包括以下步骤：
步骤(1)：来料准备，准备封装所需的：框架1、芯片2、装片胶3、焊线4和塑封料5；
步骤(2)：涂胶，将所述芯片2底部涂布装片胶3；
步骤(3)：芯片2安装，将所述芯片2安装到框架1基岛11；
步骤(4)：电气连接，通过焊线4将所述芯片2与框架1进行电气连接；
步骤(5)：包覆，通过塑封料5将芯片2、焊线4、框架1整个包覆；
步骤(6)：第一次切断，利用切割设备从框架1背面切断内排管脚13与外排管脚14间的第一支撑筋15；
步骤(7)：第二次切断，利用切割设备切断外排管脚14间的第二支撑筋16；
步骤(8)：分离芯片2，将芯片2连同基岛11、管脚一同分离出框架1；
步骤(9)：包装入库。
在步骤(2)中涂胶，利用点胶机将装片胶3点在基岛11中心自然流平。通常装片胶3采用SMT红胶，其为单一组分常温储藏受热后迅速固化的环氧树脂胶粘剂，胶点形状非常容易控制，储存稳定且具有优良的耐热冲击性能和电气性能。
如图2所示，在步骤(3)中需要将芯片2放置到基岛11中心与装片胶3接触且将装片胶3挤压出，通过这样的步骤防止存在气泡。
如图3所示，步骤(4)中芯片2通过焊线4依次连接内排管脚13，所述步骤(4)中芯片2通过焊线4依次连接外排管脚14。通过焊线4焊接
如图4所示，塑封料5为环氧塑封料5，由环氧树脂、硬化剂、充填剂、添加剂等混合制成。
第一支撑筋15的厚度小于基岛11厚度的一半。
如图5所示，步骤(6)中所述的切割设备为金属烧结型金刚刀，切割设备对第一支撑筋15整行进行切割，需要注意的是：在切割时只需要切断第一支撑筋15，不能切透否则会切断连接好的焊线4。
如图6所示，步骤(7)中所述的切割设备为金属烧结型金刚刀，切割设备对第二支撑筋16单个进行切割。
如图7所示，现有技术中的来料框架，基岛通过连接筋和边筋相连接，边筋围绕基岛四周设置，内排管脚和外排管脚均通过支撑筋和边筋相连接，切割管脚间金属时，因金属具有延展性会有拉出毛刺的问题。在框架尺寸一定的情况下，支撑筋之间的间距较小，因此，一旦产生毛刺，相邻管脚之间容易接触而发生短路。同时现有的封装工艺中需要另外建立封装蚀刻线，即在切割工序后增加毛刺蚀刻工序，对相邻管脚间的金属毛刺进行蚀刻去毛刺，这样加工时间以及成本均会增加现有技术中的内外管脚间的支撑筋交错排列。本发明通过增加第一支撑筋和第二支撑筋的间距，即使产生毛刺，也能避免短路问题。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.采用双刀切双排管脚的QFN封装方法，其特征在于，包括以下步骤：
步骤(1)：来料准备，准备封装所需的：框架、芯片、装片胶、焊线和塑封料；
步骤(2)：涂胶，将所述芯片底部涂布装片胶；
步骤(3)：芯片安装，将所述芯片安装到框架的基岛；
步骤(4)：电气连接，通过焊线将所述芯片与框架进行电气连接；
步骤(5)：包覆，通过塑封料将芯片、焊线、框架整个包覆；
步骤(6)：第一次切断，利用切割设备从框架背面切断内排管脚与外排管脚间的第一支撑筋；
步骤(7)：第二次切断，利用切割设备切断外排管脚间的第二支撑筋；
步骤(8)：分离芯片，将芯片连同基岛、管脚一同分离出框架；
步骤(9)：包装入库。
2.根据权利要求1所述的采用双刀切双排管脚的QFN封装方法，其特征在于，所述框架包括基岛、连接筋、内排管脚、外排管脚、第一支撑筋和第二支撑筋，所述基岛四周规则设置一排内排管脚，所述内排管脚的四周规则设置一排外排管脚，所述基岛的四角通过连接筋连接内排管脚，所述内排管脚与外排管脚之间通过第一支撑筋连接，所述外排管脚之间通过第二支撑筋连接。
3.根据权利要求1所述的采用双刀切双排管脚的QFN封装方法，其特征在于，所述步骤(2)中涂胶，利用点胶机将装片胶点在基岛中心自然流平。
4.根据权利要求1所述的具采用双刀切双排管脚的QFN封装方法，其特征在于，所述步骤(4)中芯片通过焊线依次连接内排管脚，所述步骤(4)中芯片通过焊线依次连接外排管脚。
5.根据权利要求1所述的具采用双刀切双排管脚的QFN封装方法，其特征在于，所述塑封料为环氧塑封料，由环氧树脂、硬化剂、充填剂、添加剂等混合制成。
6.根据权利要求2所述的具采用双刀切双排管脚的QFN封装方法，其特征在于，所述第一支撑筋的厚度小于基岛厚度的一半。
7.根据权利要求4所述的具采用双刀切双排管脚的QFN封装方法，其特征在于，所述步骤(6)中所述的切割设备为金属烧结型金刚刀，所述切割设备对第一支撑筋进行整行切割。
8.根据权利要求5所述的具采用双刀切双排管脚的QFN封装方法，其特征在于，所述步骤(7)中所述的切割设备为金属烧结型金刚刀，所述切割设备对第二支撑筋进行单个切割。
CN202111681426.4A 2021-12-31 2021-12-31 采用双刀切双排管脚的qfn封装方法 Pending CN114334671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111681426.4A CN114334671A (zh) 2021-12-31 2021-12-31 采用双刀切双排管脚的qfn封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111681426.4A CN114334671A (zh) 2021-12-31 2021-12-31 采用双刀切双排管脚的qfn封装方法

Publications (1)

Publication Number Publication Date
CN114334671A true CN114334671A (zh) 2022-04-12

Family

ID=81023228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111681426.4A Pending CN114334671A (zh) 2021-12-31 2021-12-31 采用双刀切双排管脚的qfn封装方法

Country Status (1)

Country Link
CN (1) CN114334671A (zh)

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US7554179B2 (en) Multi-leadframe semiconductor package and method of manufacture
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP5232394B2 (ja) 半導体装置の製造方法
JPH06163798A (ja) 半導体パッケージ及びその製造方法
JPH05226564A (ja) 半導体装置
US8525305B1 (en) Lead carrier with print-formed package components
US20050001292A1 (en) Semiconductor device and lead frame
US11735435B2 (en) Quad flat no lead package and method of making
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US7074651B2 (en) Packaging method for integrated circuits
CN114334671A (zh) 采用双刀切双排管脚的qfn封装方法
US8643156B2 (en) Lead frame for assembling semiconductor device
CN105097755A (zh) 单体化封装的方法和引线框
JP2006344827A (ja) 半導体装置の製造方法
CN115527957A (zh) 空腔封装结构及封装方法
CN104465596A (zh) 引线框架、半导体封装体及其制造方法
CN204216033U (zh) 引线框架、半导体封装体
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
CN112420649B (zh) 芯片封装结构及电子产品
CN104347570B (zh) 无引线型半导体封装及其组装方法
CN214477429U (zh) 一种新型qfn/dfn封装结构
CN111540725B (zh) 引线框架、方形扁平无引脚封装结构及封装方法
JPH1079463A (ja) 半導体装置製造用切断装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination