CN114326525B - 一种高速dac同步调试系统及调试方法 - Google Patents

一种高速dac同步调试系统及调试方法 Download PDF

Info

Publication number
CN114326525B
CN114326525B CN202111671648.8A CN202111671648A CN114326525B CN 114326525 B CN114326525 B CN 114326525B CN 202111671648 A CN202111671648 A CN 202111671648A CN 114326525 B CN114326525 B CN 114326525B
Authority
CN
China
Prior art keywords
speed
delay
frequency
same
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111671648.8A
Other languages
English (en)
Other versions
CN114326525A (zh
Inventor
江风
张旭
曾韬
罗鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Original Assignee
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Research Institute of Posts and Telecommunications Co Ltd filed Critical Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority to CN202111671648.8A priority Critical patent/CN114326525B/zh
Publication of CN114326525A publication Critical patent/CN114326525A/zh
Application granted granted Critical
Publication of CN114326525B publication Critical patent/CN114326525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种高速DAC同步调试系统及调试方法，涉及数据通信领域，系统包括：时钟模块产生同频高频时钟信号；FPGA芯片同步每路高速DAC内部的多比特并行数据，在多比特并行数据同步完成后，还通过相同的测试码型判断不同路高速DAC是否同步，若否，产生至少两路调节延时的控制信号分别发送给延时时钟模块；时钟延时模块接收同频高频时钟信号，根据控制信号调整同频高频时钟信号的延时，将调整延时后的同频高频时钟信号发给对应的高速DAC；每次时钟延时模块调整延时后，FPGA芯片重新通过相同的测试码型判断不同路高速DAC是否同步，直至所有高速DAC同步。本发明自动补偿不同路高速DAC的延时，无需额外设置补偿器件。

Description

一种高速DAC同步调试系统及调试方法
技术领域
本发明涉及数据通信领域，具体涉及一种高速DAC同步调试系统及调试方法。
背景技术
在通信系统中由于随着数据传输量的逐步提高，特别是在带宽受限的情况下，为了提升频谱利用率需要采用高阶调制方法，如8PSK(8Phase Shift Keying，8相相移键控)或是16QAM(16Quadrature Amplitude Modulation，16进制正交振幅调制)。使用8PSK、16QAM调制编码需要用4电平编码调制，因此需要使用高速DAC(数模转换器)作为发送端发送调制信号。在此过程中保持两路高速DAC输出的信号严格同步，才能将两路高速DAC输出的调制信号相乘到两路正交IQ分量上，编码调制过程才能正确实现。而如果涉及到双偏振8PSK或是双偏振16QAM调制时，则需要同时控制4路高速DAC实现信号编码及调制，也因此需要实现多路高速DAC的同步。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种高速DAC同步调试系统及调试方法，自动校验至少两路高速DAC输出数据的延时差，并能够自动补偿不同路高速DAC的延时。
为达到以上目的，一方面，采取一种高速DAC同步调试系统，包括时钟模块、FPGA芯片、至少两个时钟延时模块、以及与时钟延时模块一一对应的高速DAC；
时钟模块，用于产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号；
FPGA芯片，接收所述FPGA系统时钟信号和同源参考时钟信号，用于同步每路高速DAC内部的多比特并行数据，在多比特并行数据同步完成后，还用于通过相同的测试码型判断不同路高速DAC是否同步，若否，产生至少两路调节延时的控制信号分别发送给延时时钟模块；
时钟延时模块，用于接收同频高频时钟信号，还用于根据控制信号调整同频高频时钟信号的延时，将调整延时后的同频高频时钟信号发给对应的高速DAC作为输入时钟；
每次时钟延时模块调整延时后，FPGA芯片重新通过相同的测试码型判断不同路高速DAC是否同步，直至所有高速DAC同步。
优选的，每个时钟延时模块包括：
信号转换模块，用于接收FPGA芯片的数字控制信号并转换为模拟控制信号；
可调延时芯片，用于在控制信号的控制下，对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
优选的，所述系统还包括驱动器，所述FPGA芯片还用于在所有高速DAC同步后，产生并行的数据信号发送给每一路高速DAC，每一路高速DAC收到数据信号并转换为模拟信号后发送给驱动器，驱动器用于驱动IQ调制器。
优选的，所述FPGA芯片同步每路高速DAC内部的多比特并行数据包括：
对于每一路高速DAC内部，FPGA芯片依次向第1比特数据和第2比特数据循环发送相同的测试码型，并接收该高速DAC的反馈信号；将反馈信号和原始发送的测试码型按位进行逻辑与操作，判断生成码型是否与测试码型相同，若是，实现两比特数据位的同步；若否，在FPGA芯片内部对第1比特数据或第2比特数据进行延时操作，直至生成码型与测试码型相同；
当实现两比特数据位的同步后，依次增加后面一个比特数据再次进行同步校验，直至FPGA芯片内部的所有比特数据位同步完成。
优选的，所述通过相同的测试码型判断不同路高速DAC是否同步，包括：
FPGA芯片发送相同的测试码型给至少两路高速DAC，将其中两路高速DAC的反馈信号每一位逐次进行逻辑与操作，再将生成的数据循环与原始发送的测试码型的每一位数据进行逻辑与操作，得到结果，判断结果是否与原始发送的测试码型一致，若是，实现两路高速DAC同步，若否，调整对应可调延时芯片的延时大小，且每调整一次延时大小，重复同步校验一次，直至实现两路高速DAC同步；
当有多路高速DAC时，逐一增加并进行同步校验。
另外，还提供一种基于上述高速DAC同步调试系统的调试方法，包括步骤：
S1.时钟模块产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号；
S2.FPGA芯片接收FPGA系统时钟信号和同源参考时钟信号，同步每路高速DAC内部的多比特并行数据；
S3.FPGA芯片通过相同的测试码型逐步对不同路高速DAC进行同步操作，每次不同步时，FPGA芯片产生至少两路调节延时的控制信号分别发送给时钟延时模块，时钟延时模块接收同频高频时钟信号，并根据控制信号调整同频高频时钟信号的延时，调整后的同频高频时钟信号发给对应高速DAC作为输入时钟，直至所有路高速DAC同步完成。
优选的，每个时钟延时模块包括信号转换模块和可调延时芯片，信号转换模块接收FPGA芯片的数字控制信号并转换为模拟控制信号，控制可调延时芯片对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
优选的，所述S2具体包括：
对于每一路高速DAC内部，FPGA芯片依次向第1比特数据位和第2比特数据位循环发送相同的测试码型，并接收该高速DAC的反馈信号；将反馈信号和原始发送的测试码型按位进行逻辑与操作，判断生成码型是否与测试码型相同，若是，实现两比特数据位的同步；若否，在FPGA芯片内部对第1比特数据位或第2比特数据位进行延时操作，直至生成码型与测试码型相同；
当实现两比特数据位的同步后，依次增加后面一个比特数据位再次进行同步校验，直至FPGA芯片内部的所有比特数据位同步完成。
优选的，所述S3中FPGA芯片通过相同的测试码型逐步对不同路高速DAC进行同步操作，包括：
FPGA芯片发送相同的测试码型给至少两路高速DAC，将其中两路高速DAC和的反馈信号每一位逐次进行逻辑与操作，再将生成的数据循环与原始发送的测试码型的每一位数据进行逻辑与操作，得到结果，判断结果是否与原始发送的测试码型一致，若是，实现两路高速DAC同步，若否，调整对应可调延时芯片的延时大小，且每调整一次延时大小，重复同步校验一次，直至实现两路高速DAC同步；
当有多路高速DAC时，逐一增加并进行同步校验。
优选的，所述判断结果是否与原始发送的测试码型一致，若是，得到一个与原始测试码型序列比特数一致且全为1的序列；若否，得到一个与原始测试码型序列比特数一致但含有一个或多个0的序列。
上述技术方案中的一个具有如下有益效果：
本发明能够自动校验至少两路高速DAC输出数据的延时差，并反馈调节到时钟延时模块实现延时控制，自动补偿不同路高速DAC的延时，使得所有高速DAC实现数据同步输出。
附图说明
图1为本发明实施例一种高速DAC同步调试系统的示意图。
附图标记：
1、时钟模块；2、FPGA芯片；3、时钟延时模块；31、信号转换模块；32、可调延时芯片；4、高速DAC；5、驱动器。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明提供一种高速DAC同步调试系统的实施例，该系统包括时钟模块1、FPGA芯片2、至少两个时钟延时模块3和至少两路高速DAC 4，并且时钟延时模块3和高速DAC 4的路数相同，且一一对应。
时钟模块1，用于产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号，其中FPGA系统时钟信号和同源参考时钟信号发送给FPGA芯片2，同频高频时钟信号发送给每个时钟延时模块3。
FPGA芯片2，接收FPGA系统时钟信号和同源参考时钟信号，用来同步每路高速DAC4内部的多比特并行数据，在多比特并行数据同步完成后，FPGA芯片2还用于通过相同的测试码型判断不同路高速DAC 4是否同步，若是，说明不同路高速DAC 4同步；若否，产生至少两路调节延时的控制信号分别发送给延时时钟模块3。
时钟延时模块3，用于接收同频高频时钟信号，还用于根据FPGA芯片2产生的控制信号调整同频高频时钟信号的延时，将调整延时后的同频高频时钟信号发给对应的高速DAC 4。
并且，在每次时钟延时模块3调整延时之后，FPGA芯片2重新通过相同的测试码型判断不同路高速DAC 4是否同步，直至所有高速DAC 4同步。
在上述高速DAC 4同步调试系统中，FPGA芯片2还包括高速收发器和IO口，时钟模块1产生的同源参考时钟信号发送给高速收发器，FPGA芯片2通过IO口将控制信号发送给时钟延时模块3。
进一步的，每个时钟延时模块3包括信号转换模块31和可调延时芯片32。
信号转换模块31，用于接收FPGA芯片2的数字控制信号，并转换为模拟控制信号，用以驱动可调延时芯片3。
可调延时芯片32，用于在控制信号的控制下，对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
在一些实施例中，上述系统还包括驱动器5，FPGA芯片2还用来在所有高速DAC 4完成同步之后，产生并行的数据信号经过调制后，直接发送给每一路高速DAC 4，高速DAC 4接收到数字的数据信号后转换成模拟的数据信号，通过正向输出端输出给驱动器5，驱动器5用来将数据信号放大到适当大小来驱动IQ调制器。进一步的，时钟模块1产生的同源参考时钟信号发送给高速收发器，使得两路高速DAC 4接收的数据信号时钟数据信号同频。
上述系统中，FPGA芯片2中同步每路高速DAC 4内部的多比特并行数据包括：
以图1为例，包括多路高速DAC 4，高速DAC 4内部包含多比特数据，分为第1比特、第2比特、……、第N比特。对于每一路高速DAC 4内部，FPGA芯片2依次向第1比特数据位和第2比特数据位循环发送相同的测试码型，经过高速DAC 4进行信号的数模转换后，测试码型通过高速DAC 4的负向端反馈到FPGA芯片2，FPGA芯片2接收该高速DAC 4反馈信号，并且高速DAC 4的输出幅度可调至FPGA芯片2收发器可接收范围。
FPGA芯片2将反馈信号和原始发送的测试码型按位进行逻辑与操作，并判断反馈信号中生成码型是否与原始发送的测试码型相同，若是，会得到一个与原始发送的测试码型相同位长且全为1的序列，实现两比特数据位的同步；若否，会得到一个与发送的测试码相同位长、但含有一个或多个0的序列，此时需要在FPGA芯片2内部对第1比特数据位或第2比特数据位进行延时操作，具体为测试码型的按比特位进行移位延时操作，直至生成码型与测试码型相同，即可实现比特数据位的同步。
当实现两比特数据位的同步后，依次增加后面一个比特数据位，按照上述方式再次进行同步校验，直至FPGA芯片2内部的所有比特位同步完成。FPGA芯片2记录好高速DAC 4内多比特之间的不同延时，以后发送给高速DAC 4测试码型时，都插入这个固定延时，一个高速DAC 4内所有比特数据位同步完成。
上述系统中，FPGA芯片2通过相同的测试码型判断不同路高速DAC是否同步，包括：
高速DAC 4内的多比特数据位同步完成后，FPGA芯片2继续循环发送相同的测试码型给所有路高速DAC 4，测试码型通过高速DAC 4的负向端反馈到FPGA芯片2。FPGA芯片2将其中两路高速DAC 4的反馈信号每一位逐次进行逻辑与操作，再将逻辑与操作后生成的数据，循环与原始发送的测试码型的每一位数据进行逻辑与操作，得到结果。
判断该结果是否与原始发送的测试码型一致，如果是，会得到一个与原始发送的测试码型序列比特数一致且全为1的序列，说明实现了两路高速DAC同步。如果否，会得到一个与原始发送的测试码型序列比特数一致但含有一个或多个0的序列，此时需要FPGA芯片2调整对应可调延时芯片32的延时，且每调整一次延时，重复上面不同路高速DAC 4的同步校验一次，直至实现两路高速DAC同步。
当有多路高速DAC 4时，逐一增加高速DAC 4，并重复上面不同路高速DAC 4的同步校验过程，直至所有路DAC 4的同步完成。
为了更加清楚的实现所有路高速DAC 4的同步，可以先对第一路高速DAC 4和第二路高速DAC 4同步，然后增加第三路高速DAC4进行同步，直至增加到最后一路高速DAC 4。
另外，进行不同路高速DAC 4同步时，以两路高速DAC 4为例，假定每一路高速DAC4内部具有6比特数据，FPGA芯片2可以一次发送12比特(2个6比特)的测试码型给该两路高速DAC 4；也可以一次发送两路高比特位的测试码型给该两路高速DAC 4。
本发明还提供一个高速DAC同步调试系统的调试方法的实施例，包括步骤：
S1.时钟模块1产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号；
S2.FPGA芯片2接收FPGA系统时钟信号和同源参考时钟信号，同步每路高速DAC 4内部的多比特并行数据；
S3.FPGA芯片2通过相同的测试码型逐步对不同路高速DAC 4进行同步操作，每次不同步时，FPGA芯片2产生至少两路调节延时的控制信号分别发送给时钟延时模块3，时钟延时模块3接收同频高频时钟信号，并根据控制信号调整同频高频时钟信号的延时，调整后的同频高频时钟信号发给对应高速DAC 4作为输入时钟，直至所有路高速DAC 4同步完成。
进一步的，每个时钟延时模块3包括信号转换模块31和可调延时芯片32。信号转换模块31接收FPGA芯片2的数字控制信号，并转换为模拟控制信号，用以驱动可调延时芯片3。可调延时芯片32在控制信号的控制下，对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
进一步的，对于包括驱动器的系统，上述调试方法还包括：所有路高速DAC 4同步完成之后，FPGA芯片2产生并行的数据信号并经过调制后，直接发送给每一路高速DAC 4，高速DAC 4接收到数字的数据信号后转换成模拟的数据信号，通过正向输出端输出给驱动器5。
上述步骤S2中，同步每路高速DAC 4内部的多比特并行数据，具体包括：
FPGA芯片2将反馈信号和原始发送的测试码型按位进行逻辑与操作，并判断反馈信号中生成码型是否与原始发送的测试码型相同，若是，会得到一个与原始发送的测试码型相同位长且全为1的序列，实现两比特数据位的同步；若否，会得到一个与发送的测试码相同位长、但含有一个或多个0的序列，此时需要在FPGA芯片2内部对第1比特数据位或第2比特数据位进行延时操作，具体为测试码型的按比特位进行移位延时操作，直至生成码型与测试码型相同，即可实现比特数据位的同步。
当实现两比特数据位的同步后，依次增加后面一个比特数据位，按照上述方式再次进行同步校验，直至FPGA芯片2内部的所有比特位同步完成。FPGA芯片2记录好高速DAC 4内多比特之间的不同延时，以后发送给高速DAC 4测试码型时，都插入这个固定延时，一个高速DAC 4内所有比特数据位同步完成。
在每个高速DAC 4内所有比特数据位同步完成后，上述步骤S3中，FPGA芯片2通过相同的测试码型判断不同路高速DAC 4是否同步，包括：
FPGA芯片2继续循环发送相同的测试码型给至少两路路高速DAC 4，测试码型通过高速DAC 4的负向端反馈到FPGA芯片2。FPGA芯片2将其中两二路高速DAC 4的反馈信号每一位逐次进行逻辑与操作，再将逻辑与操作后生成的数据，循环与原始发送的测试码型的每一位数据进行逻辑与操作，得到结果。
判断该结果是否与原始发送的测试码型一致，如果是，会得到一个与原始发送的测试码型序列比特数一致且全为1的序列，说明实现了两路高速DAC 4同步。如果否，会得到一个与原始发送的测试码型序列比特数一致但含有一个或多个0的序列，此时需要FPGA芯片2调整对应可调延时芯片32的延时，且每调整一次延时，重复上面不同路高速DAC 4的同步校验一次，直至实现两路高速DAC同步。
当有多路高速DAC 4时，逐一增加高速DAC 4，并重复上面不同路高速DAC 4的同步校验过程，直至所有路高速DAC 4的同步完成。
以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。

Claims (6)

1.一种高速DAC同步调试系统，其特征在于，包括时钟模块、FPGA芯片、至少两个时钟延时模块、以及与时钟延时模块一一对应的高速DAC；
时钟模块，用于产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号；
FPGA芯片，接收所述FPGA系统时钟信号和同源参考时钟信号，用于同步每路高速DAC内部的多比特并行数据，在多比特并行数据同步完成后，还用于通过相同的测试码型判断不同路高速DAC是否同步，若否，产生至少两路调节延时的控制信号分别发送给时钟延时模块；
时钟延时模块，用于接收同频高频时钟信号，还用于根据控制信号调整同频高频时钟信号的延时，将调整延时后的同频高频时钟信号发给对应的高速DAC作为输入时钟；
每次时钟延时模块调整延时后，FPGA芯片重新通过相同的测试码型判断不同路高速DAC是否同步，直至所有高速DAC同步；
所述FPGA芯片同步每路高速DAC内部的多比特并行数据包括：
对于每一路高速DAC内部，FPGA芯片依次向第1比特数据和第2比特数据循环发送相同的测试码型，并接收该高速DAC的反馈信号；将反馈信号和原始发送的测试码型按位进行逻辑与操作，判断生成码型是否与测试码型相同，若是，实现两比特数据位的同步；若否，在FPGA芯片内部对第1比特数据或第2比特数据进行延时操作，直至生成码型与测试码型相同；
当实现两比特数据位的同步后，依次增加后面一个比特数据再次进行同步校验，直至FPGA芯片内部的所有比特数据位同步完成；
每个时钟延时模块包括可调延时芯片，所述通过相同的测试码型判断不同路高速DAC是否同步，包括：
FPGA芯片发送相同的测试码型给至少两路高速DAC，将其中两路高速DAC的反馈信号每一位逐次进行逻辑与操作，再将生成的数据循环与原始发送的测试码型的每一位数据进行逻辑与操作，得到结果，判断结果是否与原始发送的测试码型一致，若是，实现两路高速DAC同步，若否，调整对应可调延时芯片的延时大小，且每调整一次延时大小，重复同步校验一次，直至实现两路高速DAC同步；
当有多路高速DAC时，逐一增加并进行同步校验；
FPGA芯片记录好高速DAC内多比特之间的不同延时，以后发送给高速DAC测试码型时，都插入这个固定延时，一个高速DAC内所有比特数据位同步完成。
2.如权利要求1所述的高速DAC同步调试系统，其特征在于，每个时钟延时模块还包括：信号转换模块，用于接收FPGA芯片的数字控制信号并转换为模拟控制信号；
所述可调延时芯片，用于在控制信号的控制下，对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
3.如权利要求2所述的高速DAC同步调试系统，其特征在于，所述系统还包括驱动器，所述FPGA芯片还用于在所有高速DAC同步后，产生并行的数据信号发送给每一路高速DAC，每一路高速DAC收到数据信号并转换为模拟信号后发送给驱动器，驱动器用于驱动IQ调制器。
4.一种基于权利要求1所述高速DAC同步调试系统的调试方法，其特征在于，包括步骤：
S1. 时钟模块产生FPGA系统时钟信号、同源参考时钟信号以及同频高频时钟信号；
S2. FPGA芯片接收FPGA系统时钟信号和同源参考时钟信号，同步每路高速DAC内部的多比特并行数据；
S3. FPGA芯片通过相同的测试码型逐步对不同路高速DAC进行同步操作，每次不同步时，FPGA芯片产生至少两路调节延时的控制信号分别发送给时钟延时模块，时钟延时模块接收同频高频时钟信号，并根据控制信号调整同频高频时钟信号的延时，调整后的同频高频时钟信号发给对应高速DAC作为输入时钟，直至所有路高速DAC同步完成。
5.如权利要求4所述的高速DAC同步调试系统的调试方法，其特征在于，每个时钟延时模块包括信号转换模块和可调延时芯片，信号转换模块接收FPGA芯片的数字控制信号并转换为模拟控制信号，控制可调延时芯片对同频高频时钟信号实现0-360度的相移，同频高频时钟信号的频率范围为8GHz到18GHz。
6.如权利要求4所述的高速DAC同步调试系统的调试方法，其特征在于，所述判断结果是否与原始发送的测试码型一致，若是，得到一个与原始测试码型序列比特数一致且全为1的序列；若否，得到一个与原始测试码型序列比特数一致但含有一个或多个0的序列。
CN202111671648.8A 2021-12-31 2021-12-31 一种高速dac同步调试系统及调试方法 Active CN114326525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111671648.8A CN114326525B (zh) 2021-12-31 2021-12-31 一种高速dac同步调试系统及调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111671648.8A CN114326525B (zh) 2021-12-31 2021-12-31 一种高速dac同步调试系统及调试方法

Publications (2)

Publication Number Publication Date
CN114326525A CN114326525A (zh) 2022-04-12
CN114326525B true CN114326525B (zh) 2023-06-16

Family

ID=81021347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111671648.8A Active CN114326525B (zh) 2021-12-31 2021-12-31 一种高速dac同步调试系统及调试方法

Country Status (1)

Country Link
CN (1) CN114326525B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2741760A1 (de) * 1977-09-16 1979-03-29 Esg Elektronik System Gmbh Verfahren und schaltungsanordnung zur sende- und empfangsseitigen wortsynchronisierung von insbesondere zyklischen codewoertern
US8065597B1 (en) * 2007-07-06 2011-11-22 Oracle America, Inc. Self test of plesiochronous interconnect
CN102833203A (zh) * 2012-08-20 2012-12-19 武汉邮电科学研究院 发送端iq调制信号自适应同步对齐的系统及方法
CN204883707U (zh) * 2015-09-08 2015-12-16 四川鸿创电子科技有限公司 一种基于fpga控制的新型多路高速dac同步电路
CN106301378A (zh) * 2016-08-10 2017-01-04 航天恒星科技有限公司 一种高速dac同步方法及电路
CN109525323A (zh) * 2018-12-24 2019-03-26 武汉邮电科学研究院有限公司 一种发送端自适应同步方法及系统
CN110798211A (zh) * 2019-09-30 2020-02-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 并行adc采样系统传输路径延时误差的通用校准方法
CN112260689A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 自适应延时补偿串行adc采样系统采样校准方法
CN113708764A (zh) * 2021-07-30 2021-11-26 西安空间无线电技术研究所 一种基于fpga的多片高速dac同步系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2741760A1 (de) * 1977-09-16 1979-03-29 Esg Elektronik System Gmbh Verfahren und schaltungsanordnung zur sende- und empfangsseitigen wortsynchronisierung von insbesondere zyklischen codewoertern
US8065597B1 (en) * 2007-07-06 2011-11-22 Oracle America, Inc. Self test of plesiochronous interconnect
CN102833203A (zh) * 2012-08-20 2012-12-19 武汉邮电科学研究院 发送端iq调制信号自适应同步对齐的系统及方法
CN204883707U (zh) * 2015-09-08 2015-12-16 四川鸿创电子科技有限公司 一种基于fpga控制的新型多路高速dac同步电路
CN106301378A (zh) * 2016-08-10 2017-01-04 航天恒星科技有限公司 一种高速dac同步方法及电路
CN109525323A (zh) * 2018-12-24 2019-03-26 武汉邮电科学研究院有限公司 一种发送端自适应同步方法及系统
CN110798211A (zh) * 2019-09-30 2020-02-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 并行adc采样系统传输路径延时误差的通用校准方法
CN112260689A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 自适应延时补偿串行adc采样系统采样校准方法
CN113708764A (zh) * 2021-07-30 2021-11-26 西安空间无线电技术研究所 一种基于fpga的多片高速dac同步系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Method of Synchronization Between High-Speed DAC Chips;Liu Guoman et al.;The 1st International Conference on Information Science and Engineering (ICISE2009);第451-453页 *
High-speed Real-time Multi-channel Data-acquisition Unit: Challenges and Results;Zhenqiang Su et al.;The 11th Annual IEEE CCNC- Mobile Device, Platform and Communication;第105-112页 *
PCM串行数据流同步时钟提取设计;王煜;文开章;汪为伟;魏媛;;现代电子技术(第23期);第192-194页 *
无线通信接收机位同步时钟提取电路设计;林彬彬;施隆照;陆培民;;电子技术(第04期);第36-39页 *

Also Published As

Publication number Publication date
CN114326525A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US7515832B2 (en) Optical transmission equipment and integrated circuit
CN106797355B (zh) 基站与中继器之间的多通道i/q接口
US7920796B2 (en) DQPSK transmitter with parallel precoder and high-speed DQPSK data stream realignment
CN101651474B (zh) 多天线零中频发射机及其校准方法
US10133301B2 (en) Method and apparatus for exchanging data between devices operating at different clock rates
Fettweis et al. Entering the path towards terabit/s wireless links
US6931074B1 (en) Transmitter having programmable transmission parameters temporally aligned with payload and method therefor
CN108254769B (zh) 一种时分体制的导航信号生成方法
CN112236944A (zh) 高速数字比特生成器
Li et al. Novel digital radio over fiber (DRoF) system with data compression for neutral-host fronthaul applications
CN114326525B (zh) 一种高速dac同步调试系统及调试方法
CN106953825A (zh) 基于加权分数傅立叶变换的多用户多址通信发射和接收方法
CN116155430A (zh) 一种光纤双向信号传输时延误差消除方法及时频系统
CN114124278B (zh) 一种用于数字同时多波束发射的数字同步电路及方法
US8754631B2 (en) Test apparatus for digital modulated signal
KR100509949B1 (ko) 수신측의 전송 특성에 따라 적응화된 등화 및프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법
CN109525323B (zh) 一种发送端自适应同步方法及系统
US8456170B2 (en) Test apparatus for digital modulated signal
CN115967479A (zh) 基于数字回环的时钟恢复校正系统及方法
CN113708764B (zh) 一种基于fpga的多片高速dac同步系统
EP3382908B1 (en) Method and apparatus for processing data with multiple rates
CN113541719A (zh) 一种基于zynq的开放式多通道数字收发组件和方法
CN112737591A (zh) 一种基于功率检测的多通道信号同步方法及系统
US20030025970A1 (en) Method for dispersion compensation regulation
Wang et al. Real-time Bidirectional Transmission of up to 1.25-Gbps 16-PPM over a Free-Space Optical link

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant