CN114291424A - 卷带封装的储放构造及其载盘 - Google Patents

卷带封装的储放构造及其载盘 Download PDF

Info

Publication number
CN114291424A
CN114291424A CN202011204216.1A CN202011204216A CN114291424A CN 114291424 A CN114291424 A CN 114291424A CN 202011204216 A CN202011204216 A CN 202011204216A CN 114291424 A CN114291424 A CN 114291424A
Authority
CN
China
Prior art keywords
groove
base
tape
storage structure
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011204216.1A
Other languages
English (en)
Other versions
CN114291424B (zh
Inventor
张世杰
黄惠愈
彭智明
李俊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN114291424A publication Critical patent/CN114291424A/zh
Application granted granted Critical
Publication of CN114291424B publication Critical patent/CN114291424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061—Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • H05K13/0069—Holders for printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)

Abstract

一种卷带封装的储放构造及其载盘。该卷带封装的储放构造，其用以储放多个具有电子元件部及分别翘起于该电子元件部二侧的二导线部的卷带封装，以及用以压迫翘起的各该导线部，该储放构造包含第一载盘及第二载盘，该第一载盘具有多个第一容置单元，各该第一容置单元用以放置各该卷带封装，该第二载盘叠设于该第一载盘上，该第二载盘具有第一触压部及第二触压部，该第一触压部及该第二触压部用以分别触压朝该第二载盘翘起的各该导线部，以改变各该导线部的翘曲弧度，以使各该导线部较为平整。

Description

卷带封装的储放构造及其载盘
技术领域
本发明是关于一种卷带封装的储放构造及其载盘，尤其是一种用以压迫卷带封装的导线部的储放构造及其载盘。
背景技术
现有习知的卷带封装制程，是将多个晶片设置于挠性基板上，并在制程的最后进行切割，以形成多个具有一电子元件部及导线部的卷带封装，然而由于各该挠性基板是由聚酰亚胺(Polyimide,PI)等材质制成，因此在切割步骤之后，各该卷带封装的该导线部会发生翘曲，而发生导线部翘曲的各该卷带封装，将不利于被结合至另一电子元件。
发明内容
本发明的主要目的是在储放多个卷带封装时，借由储放构造触压各该卷带封装翘起的导线部，以改变各该导线部的翘曲弧度，以达到使各该导线部较为平整的目的。
本发明的一种卷带封装的储放构造，其用以储放多个具有电子元件部及分别翘起于该电子元件部二侧的二导线部的卷带封装，该载盘构造包含第一载盘及第二载盘，该第一载盘具有多个第一容置单元，各该第一容置单元用以容置各该卷带封装，各该第一容置单元具有第一底座、多个第一支撑肋及第一容置槽，所述第一支撑肋围绕该第一容置槽，且该第一底座位于该第一容置槽的底部，该第一底座具有第一承载部、第一让位槽及第二让位槽，该第一让位槽及该第二让位槽分别凹设于该第一底座的上表面，且该第一让位槽及该第二让位槽分别位于该第一承载部的二侧，该第一承载部用以承载该卷带封装的该电子元件部，且使分别翘起于该电子元件部的二侧的各该导线部位于该第一让位槽及该第二让位槽上方，该第二载盘叠设于该第一载盘上，该第二载盘具有多个第二容置单元，各该第二容置单元具有第二底座、多个第二支撑肋及第二容置槽，所述第二支撑肋围绕该第二容置槽，且该第二底座位于该第二容置槽的底部，该第二底座具有第一触压部及第二触压部，该第一触压部及该第二触压部分别凸设于该第二底座的下表面，且该第一触压部及该第二触压部分别位于该第一让位槽及该第二让位槽上方，各该第一支撑肋分别嵌入于各该第二支撑肋的限位凹槽中，使该第一触压部与该第一让位槽之间具有第一容置空间，及使该第二触压部与该第二让位槽之间具有第二容置空间，该第一容置空间及该第二容置空间用以容置分别翘起于该电子元件部二侧的各该导线部，该第一触压部及该第二触压部用以分别触压朝该第二载盘翘起的各该导线部，以改变各该导线部的翘曲弧度。
较佳地，其中该第一触压部的第一抵触面为弧面。
较佳地，其中该第二触压部的第二抵触面为弧面。
较佳地，其中该第一底座具有第一侧承载部及第二侧承载部，该第一让位槽位于该第一侧承载部及该第一承载部之间，该第二让位槽位于该第二侧承载部及该第一承载部之间，使各该导线部的导接端位于该第一侧承载部及该第二侧承载部上方。
较佳地，其中该第一侧承载部及该第二侧承载部分别用以承载被各该第一触压部及该第二触压部触压的各该导接端。
较佳地，其中该第一触压部的第一抵触面至该第一底座的该上表面之间具有第一间距，该卷带封装的各该导线部具有厚度，该第一间距不小于该厚度。
较佳地，其中该第二触压部的第二抵触面至该第一底座的该上表面之间具有第二间距，该第二间距不小于各该导线部的该厚度。
较佳地，其中该第二底座具有第二承载部、第三让位槽、第四让位槽、第三侧承载部及第四侧承载部，该第三让位槽及该第四让位槽分别凹设于该第二底座的上表面，且该第三让位槽及该第四让位槽分别位于该第二承载部的二侧，该三让位槽位于该第三侧承载部及该第二承载部之间，该第四让位槽位于该第四侧承载部及该第二承载部之间，该第三侧承载部位于该第一侧承载部上方，且该第三侧承载部至该第一侧承载部之间具有第一防压间距，该第一防压间距大于该第一间距。
较佳地，其中该第四侧承载部位于该第二侧承载部上方，该第四侧承载部至该第二侧承载部之间具有第二防压间距，该第二防压间距大于该第二间距。
较佳地，其中该卷带封装的该电子元件部投影至该第一承载部的投影面积小于该第一承载部的面积。
较佳地，其中该第一底座具有第三触压部及第四触压部，该第三触压部及该第四触压部分别凸设于该第一底座的下表面，该第三触压部位于该第一让位槽下方，该第四触压部位于该第二让位槽下方，且该第一载盘与该第二载盘的外观相同。
本发明的一种卷带封装的储放构造的载盘，其用以承载多个具有电子元件部及分别翘起于该电子元件部二侧的二导线部的卷带封装，该载盘具有多个容置单元，其特征在于：各该容置单元具有底座、多个支撑肋及容置槽，所述支撑肋围绕该容置槽，且该底座位于该容置槽的底部，该底座具有承载部、第一让位槽及第二让位槽，该第一让位槽及该第二让位槽分别凹设于该底座的上表面，且该第一让位槽及该第二让位槽分别位于该承载部的二侧，该第一承载部用以承载该卷带封装的该的电子元件部，且使分别翘起于该电子元件部的二侧的各该导线部分别位于该第一让位槽及该第二让位槽上方。
较佳地，其中该底座具有第一侧承载部及第二侧承载部，该第一让位槽位于该第一侧承载部及该承载部之间，该第二让位槽位于该第二侧承载部及该承载部之间，该第一侧承载部及该第二侧承载部分别用以承载各该卷带封装的各该导线部。
较佳地，该底座具有第三触压部及第四触压部，该第三触压部及该第四触压部分别凸设于该底座的下表面，该第三触压部位于该第一让位槽下方，该第四触压部位于该第二让位槽下方。
较佳地，其中该第三触压部具有第三抵触面，该第三抵触面为弧面。
较佳地，其中该第四触压部具有第四抵触面，该第四抵触面为弧面。
本发明借由叠设于该第一载盘上的该第二载盘的该第一触压部及该第二触压部分别触压朝该第二载盘方向翘起的各该导线部，以改变各该导线部的翘曲弧度，以使各该导线部较为平整。
附图说明
图1：本发明的卷带封装的储放构造的第一载盘的俯视图。
图2：本发明的卷带封装的储放构造的第二载盘的俯视图。
图3：本发明的卷带封装的储放构造的剖视图。
图4：本发明的卷带封装的储放构造的第一载盘的剖视图。
图5：本发明的卷带封装的储放构造的第二载盘的剖视图。
图6：本发明的卷带封装的储放构造的局部剖视图。
图7：本发明的卷带封装的储放构造的局部剖视图。
图8：本发明的卷带封装的储放构造的剖视图。
【主要元件符号说明】
10:卷带封装 11:电子元件部
12:导线部 12a:导接端
100:卷带封装的储放构造 110:第一载盘
110a:第一容置单元 111:第一底座
111a:上表面 111b:下表面
112:第一支撑肋 113:第一容置槽
114:第一承载部 115:第一让位槽
116:第二让位槽 117:第三触压部
117a:第三抵触面 118:第四触压部
118a:第四抵触面 119a:第一侧承载部
119b:第二侧承载部 120:第二载盘
120a:第二容置单元 121:第二底座
121a:上表面 121b:下表面
122:第二支撑肋 122a:限位凹槽
123:第二容置槽 124:第二承载部
125:第三让位槽 126:第四让位槽
127:第一触压部 127a:第一抵触面
128:第二触压部 128a:第二抵触面
129a:第三侧承载部 129b:第四侧承载部
A:第一容置空间 B:第二容置空间
D:厚度 D1:第一间距
D2:第二间距 D3:第一防压间距
D4:第二防压间距 X:面积
X1:投影面积
具体实施方式
请参阅图1、图2及图3，本发明的一种卷带封装的储放构造100，其用以储放多个具有电子元件部11及分别翘起于该电子元件部11二侧的二导线部12的卷带封装10(请参阅图8)，该载盘构造100至少包含第一载盘110及第二载盘120，该第二载盘120叠设于该第一载盘110上，所述卷带封装10被放置于该第一载盘110及该第二载盘120之间(请参阅图7)。
请参阅图1、图3及图4，该第一载盘110具有多个第一容置单元110a，各该第一容置单元110a用以容置各该卷带封装10，在本实施例中，各该第一容置单元110a具有第一底座111、多个第一支撑肋112及第一容置槽113，所述第一支撑肋112围绕该第一容置槽113，且该第一底座111位于该第一容置槽113的底部。
请参阅图3及图4，该第一底座111具有第一承载部114、第一让位槽115及第二让位槽116，该第一让位槽115及该第二让位槽116分别凹设于该第一底座111的上表面111a，且该第一让位槽115及该第二让位槽116分别位于该第一承载部114的二侧，该第一承载部114用以承载该卷带封装12的该电子元件部11，请参阅图6，当该卷带封装12放置于该第一容置单元110a时，该卷带封装10的该电子元件部11投影至该第一承载部114的投影面积X1小于该第一承载部的面积X，且分别翘起于该电子元件部11的二侧的各该导线部12分别位于该第一让位槽115及该第二让位槽116上方。
请参阅图3及图4，较佳地，该第一底座111具有第一侧承载部119a及第二侧承载部119b，该第一让位槽115位于该第一侧承载部119a及该第一承载部114之间，该第二让位槽116位于该第二侧承载部119b及该第一承载部114之间，请参阅图6，当各该卷带封装12被放置于各该第一容置单元110a时，各该导线部12的导接端12a位于该第一侧承载部119a及该第二侧承载部119b上方，较佳地，该第一侧承载部119a及该第二侧承载部119b可承载被各该第一触压部127及该第二触压部128触压的各该导接端12a。
请参阅图4，在本实施例中，该第一底座111具有第三触压部117及第四触压部118，该第三触压部117及该第四触压部118分别凸设于该第一底座111的下表面111b，该第三触压部117位于该第一让位槽115下方，该第四触压部118位于该第二让位槽116下方，该第三触压部117具有第三抵触面117a，该第四触压部118具有第四抵触面118a，较佳地，该第三抵触面117a及该第四抵触面118a为弧面。
请参阅图2、图3及图5，该第二载盘120具有多个第二容置单元120a，各该第二容置单元120a具有第二底座121、多个第二支撑肋122、第二容置槽123、第一触压部127及第二触压部128，所述第二支撑肋122围绕该第二容置槽123，且该第二底座121位于该第二容置槽123的底部。
请参阅图5及图7，该第一触压部127及该第二触压部128分别凸设于该第二底座121的下表面121b，且该第一触压部127及该第二触压部128分别位于该第一让位槽115及该第二让位槽116上方。
请参阅图3及图5，在本实施例中，该第二底座121另具有第二承载部124、第三让位槽125、第四让位槽126、第三侧承载部129a及第四侧承载部129b，该第三让位槽125及该第四让位槽126分别凹设于该第二底座121的上表面121a，且该第三让位槽125及该第四让位槽126分别位于该第二承载部124的二侧，该三让位槽125位于该第三侧承载部129a及该第二承载部124之间，该第四让位槽126位于该第四侧承载部129b及该第二承载部124之间，较佳地，该第一载盘110与该第二载盘120的外观相同。
请参阅图3，当该第二载盘120叠设于该第一载盘110上方时，在本实施例中，各该第一支撑肋112分别嵌入于各该第二支撑肋122的限位凹槽122a中，使该第一触压部127与该第一让位槽115之间具有第一容置空间A，以及使该第二触压部128与该第二让位槽116之间具有第二容置空间B，请参阅图3、图6及图7，该第一容置空间A及该第二容置空间B用以容置分别翘起于该电子元件部11二侧的各该导线部12，该第一触压部127及该第二触压部128用以分别触压朝该第二载盘120翘起的各该导线部12，较佳地，该第一触压部127的第一抵触面127为弧面，该第二触压部128的第二抵触面128a为弧面，该第一抵触面127及该第二抵触面128a。
请参阅图3、图6及图7，当该第二载盘120叠设于该第一载盘110时，该第三侧承载部129a位于该第一侧承载部119a上方，该第四侧承载部129b位于该第二侧承载部119b上方，该第一触压部127的第一抵触面127a至该第一底座111的该上表面111a之间具有第一间距D1，该第二触压部128的第二抵触面128a至该第一底座111的该上表面111a之间具有第二间距D2，该第三侧承载部129a至该第一侧承载部119a之间具有第一防压间距D3，该第四侧承载部129b至该第二侧承载部119b之间具有第二防压间距D4。
请参阅图3、图6及图7，该卷带封装10的各该导线部12具有厚度D，该第一间距D1及该第二间距D2不小于该厚度D，且该第一防压间距D3大于该第一间距D1，该第二防压间距D4大于该第二间距D2。
请参阅图6及图7，在该卷带封装10放置于该第一载盘110的该第一容置单元110a后，将该第二载盘120叠设于该第一载盘110上，并以该第一触压部127及该第二触压部128迫压向朝该第二载盘120方向翘起的各该导线部12，以改变各该导线部12的翘曲弧度，以使各该导线部12较为平整，且由于该导线部12是由挠性基板(图未绘出)及金属线(图未绘出)所组成，因此当该第一触压部127及该第二触压部128分别触压朝该第二载盘120翘起的各该导线部12时，可改变各该导线部12的翘曲弧度。
请参阅图3、图6及图7，由于该第一间距D1及该第二间距D2不小于该厚度D，且该第一抵触面127及第二抵触面128a为弧面，因此在该第一触压部127及该第二触压部128触压各该导线部12时，不会造成该导线部12形成压痕或弯折，此外，由于该第一防压间距D3大于该第一间距D1，该第二防压间距D4大于该第二间距D2，因此可避免该第三侧承载部129a及该第四侧承载部129b触压该导线部12的该导接端12a，而造成该导接端12a磨损。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (16)

1.一种卷带封装的储放构造，其用以储放多个具有电子元件部及分别翘起于该电子元件部二侧的二导线部的卷带封装，其特征在于，该载盘构造包含：
第一载盘，具有多个第一容置单元，各该第一容置单元用以容置各该卷带封装，各该第一容置单元具有第一底座、多个第一支撑肋及第一容置槽，所述第一支撑肋围绕该第一容置槽，且该第一底座位于该第一容置槽的底部，该第一底座具有第一承载部、第一让位槽及第二让位槽，该第一让位槽及该第二让位槽分别凹设于该第一底座的上表面，且该第一让位槽及该第二让位槽分别位于该第一承载部的二侧，该第一承载部用以承载该卷带封装的该电子元件部，且使分别翘起于该电子元件部的二侧的各该导线部位于该第一让位槽及该第二让位槽上方；以及
第二载盘，叠设于该第一载盘上，该第二载盘具有多个第二容置单元，各该第二容置单元具有第二底座、多个第二支撑肋及第二容置槽，所述第二支撑肋围绕该第二容置槽，且该第二底座位于该第二容置槽的底部，该第二底座具有第一触压部及第二触压部，该第一触压部及该第二触压部分别凸设于该第二底座的下表面，且该第一触压部及该第二触压部分别位于该第一让位槽及该第二让位槽上方，各该第一支撑肋分别嵌入于各该第二支撑肋的限位凹槽中，使该第一触压部与该第一让位槽之间具有第一容置空间，及使该第二触压部与该第二让位槽之间具有第二容置空间，该第一容置空间及该第二容置空间用以容置分别翘起于该电子元件部二侧的各该导线部，该第一触压部及该第二触压部用以分别触压朝该第二载盘翘起的各该导线部，以改变各该导线部的翘曲弧度。
2.根据权利要求1所述的卷带封装的储放构造，其特征在于，其中该第一触压部的第一抵触面为弧面。
3.根据权利要求2所述的卷带封装的储放构造，其特征在于，其中该第二触压部的第二抵触面为弧面。
4.根据权利要求1所述的卷带封装的储放构造，其特征在于，其中该第一底座具有第一侧承载部及第二侧承载部，该第一让位槽位于该第一侧承载部及该第一承载部之间，该第二让位槽位于该第二侧承载部及该第一承载部之间，使各该导线部的导接端位于该第一侧承载部及该第二侧承载部上方。
5.根据权利要求4所述的卷带封装的储放构造，其特征在于，其中该第一侧承载部及该第二侧承载部分别用以承载被各该第一触压部及该第二触压部触压的各该导接端。
6.根据权利要求4所述的卷带封装的储放构造，其特征在于，其中该第一触压部的第一抵触面至该第一底座的该上表面之间具有第一间距，该卷带封装的各该导线部具有厚度，该第一间距不小于该厚度。
7.根据权利要求6所述的卷带封装的储放构造，其特征在于，其中该第二触压部的第二抵触面至该第一底座的该上表面之间具有第二间距，该第二间距不小于各该导线部的该厚度。
8.根据权利要求7所述的卷带封装的储放构造，其特征在于，其中该第二底座具有第二承载部、第三让位槽、第四让位槽、第三侧承载部及第四侧承载部，该第三让位槽及该第四让位槽分别凹设于该第二底座的上表面，且该第三让位槽及该第四让位槽分别位于该第二承载部的二侧，该三让位槽位于该第三侧承载部及该第二承载部之间，该第四让位槽位于该第四侧承载部及该第二承载部之间，该第三侧承载部位于该第一侧承载部上方，且该第三侧承载部至该第一侧承载部之间具有第一防压间距，该第一防压间距大于该第一间距。
9.根据权利要求8所述的卷带封装的储放构造，其特征在于，其中该第四侧承载部位于该第二侧承载部上方，该第四侧承载部至该第二侧承载部之间具有第二防压间距，该第二防压间距大于该第二间距。
10.根据权利要求1所述的卷带封装的储放构造，其特征在于，其中该卷带封装的该电子元件部投影至该第一承载部的投影面积小于该第一承载部的面积。
11.根据权利要求8所述的卷带封装的储放构造，其特征在于，其中该第一底座具有第三触压部及第四触压部，该第三触压部及该第四触压部分别凸设于该第一底座的下表面，该第三触压部位于该第一让位槽下方，该第四触压部位于该第二让位槽下方，且该第一载盘与该第二载盘的外观相同。
12.一种卷带封装的储放构造的载盘，其用以承载多个具有电子元件部及分别翘起于该电子元件部二侧的二导线部的卷带封装，该载盘具有多个容置单元，其特征在于：各该容置单元具有底座、多个支撑肋及容置槽，所述支撑肋围绕该容置槽，且该底座位于该容置槽的底部，该底座具有承载部、第一让位槽及第二让位槽，该第一让位槽及该第二让位槽分别凹设于该底座的上表面，且该第一让位槽及该第二让位槽分别位于该承载部的二侧，该第一承载部用以承载该卷带封装的该的电子元件部，且使分别翘起于该电子元件部的二侧的各该导线部分别位于该第一让位槽及该第二让位槽上方。
13.根据权利要求12所述的卷带封装的储放构造的载盘，其特征在于，其中该底座具有第一侧承载部及第二侧承载部，该第一让位槽位于该第一侧承载部及该承载部之间，该第二让位槽位于该第二侧承载部及该承载部之间，该第一侧承载部及该第二侧承载部分别用以承载各该卷带封装的各该导线部。
14.根据权利要求13所述的卷带封装的储放构造的载盘，其特征在于，该底座具有第三触压部及第四触压部，该第三触压部及该第四触压部分别凸设于该底座的下表面，该第三触压部位于该第一让位槽下方，该第四触压部位于该第二让位槽下方。
15.根据权利要求14所述的卷带封装的储放构造的载盘，其特征在于，其中该第三触压部具有第三抵触面，该第三抵触面为弧面。
16.根据权利要求15所述的卷带封装的储放构造的载盘，其特征在于，其中该第四触压部具有第四抵触面，该第四抵触面为弧面。
CN202011204216.1A 2020-10-07 2020-11-02 卷带封装的储放构造及其载盘 Active CN114291424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109134779A TWI728922B (zh) 2020-10-07 2020-10-07 捲帶封裝的儲放構造及其載盤
TW109134779 2020-10-07

Publications (2)

Publication Number Publication Date
CN114291424A true CN114291424A (zh) 2022-04-08
CN114291424B CN114291424B (zh) 2023-09-01

Family

ID=77036510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011204216.1A Active CN114291424B (zh) 2020-10-07 2020-11-02 卷带封装的储放构造及其载盘

Country Status (5)

Country Link
US (1) US11792923B2 (zh)
JP (1) JP7208320B2 (zh)
KR (1) KR102533510B1 (zh)
CN (1) CN114291424B (zh)
TW (1) TWI728922B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156674U (zh) * 1985-03-20 1986-09-29
JPS633977U (zh) * 1986-06-27 1988-01-12
CN101431067A (zh) * 2007-11-06 2009-05-13 南茂科技股份有限公司 多芯片堆叠的封装结构
CN103253426A (zh) * 2012-02-15 2013-08-21 Nlt科技股份有限公司 运送托盘及采用该运送托盘的运送包装组件和方法
CN103681524A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
JP2017069444A (ja) * 2015-09-30 2017-04-06 東京応化工業株式会社 基板ケース、収納部、及び、基板搬送器
CN206203064U (zh) * 2016-11-30 2017-05-31 京东方科技集团股份有限公司 包装托盘结构及基板包装结构
US20190148173A1 (en) * 2017-11-10 2019-05-16 Ablic Inc. Resin encapsulating mold and method of manufacturing semiconductor device
CN211520398U (zh) * 2019-12-28 2020-09-18 东莞市天励电子有限公司 一种夹层式载带

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633977A (ja) * 1986-06-24 1988-01-08 Canon Inc プリンタの排紙装置
US5418692A (en) * 1994-08-22 1995-05-23 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
US7161238B2 (en) * 2002-12-31 2007-01-09 Intel Corporation Structural reinforcement for electronic substrate
JP4500348B2 (ja) * 2005-02-15 2010-07-14 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
US20080173569A1 (en) * 2007-01-23 2008-07-24 Illinois Tool Works Inc. Pedestal pocket tray containment system for integrated circuit chips
US10136568B2 (en) * 2014-10-29 2018-11-20 3M Innovative Properties Company Carrier tape and carrier tape assembly
JP2016150789A (ja) * 2015-02-19 2016-08-22 アルプス電気株式会社 トレイおよび収納容器
US10872874B2 (en) * 2018-02-26 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding apparatus and method of bonding substrates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156674U (zh) * 1985-03-20 1986-09-29
JPS633977U (zh) * 1986-06-27 1988-01-12
CN101431067A (zh) * 2007-11-06 2009-05-13 南茂科技股份有限公司 多芯片堆叠的封装结构
CN103253426A (zh) * 2012-02-15 2013-08-21 Nlt科技股份有限公司 运送托盘及采用该运送托盘的运送包装组件和方法
CN103681524A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
JP2017069444A (ja) * 2015-09-30 2017-04-06 東京応化工業株式会社 基板ケース、収納部、及び、基板搬送器
CN206203064U (zh) * 2016-11-30 2017-05-31 京东方科技集团股份有限公司 包装托盘结构及基板包装结构
US20190148173A1 (en) * 2017-11-10 2019-05-16 Ablic Inc. Resin encapsulating mold and method of manufacturing semiconductor device
CN211520398U (zh) * 2019-12-28 2020-09-18 东莞市天励电子有限公司 一种夹层式载带

Also Published As

Publication number Publication date
KR102533510B1 (ko) 2023-05-16
TW202215615A (zh) 2022-04-16
TWI728922B (zh) 2021-05-21
CN114291424B (zh) 2023-09-01
US11792923B2 (en) 2023-10-17
JP2022061949A (ja) 2022-04-19
KR20220046466A (ko) 2022-04-14
US20220110209A1 (en) 2022-04-07
JP7208320B2 (ja) 2023-01-18

Similar Documents

Publication Publication Date Title
US10587066B2 (en) Electrical connector
CN114291424A (zh) 卷带封装的储放构造及其载盘
US7883345B2 (en) Socket assembly with pick up cap
US20190045657A1 (en) Resilient contact terminal
EP2393142A1 (en) Battery storage tray
US4679871A (en) IC package connector
US20100159732A1 (en) Socket connector having metallic positioning member securing electronic device therein
US20070197077A1 (en) Land grid array connector with reinforcement stiffener
US10629870B1 (en) Circuit board and battery holder thereof
JP5846642B2 (ja) 押釦スイッチ
US6830471B2 (en) Electrical contact with arcuate contact portion
CN211520398U (zh) 一种夹层式载带
TW202130236A (zh) 配線電路基板、容器及基板收容組
JPH04162554A (ja) 電力用半導体装置
CN215496774U (zh) 一种可防止导电体翘起的led晶片封装壳
JP7180911B2 (ja) 半導体集積回路用トレー
CN211088232U (zh) 晶圆运送盒
CN218967554U (zh) 一种产品包装用吸塑托盘结构
JP2019502247A (ja) ＣｏＢ−ＬＥＤを受容するためのＬＥＤソケット、および、そのようなＬＥＤソケット用のベース
CN217049516U (zh) 晶圆包装盒
CN210805867U (zh) 一种纽扣电池座
CN217239787U (zh) 带侦测功能的卡座
TWM594803U (zh) 晶圓運送盒
CN115298100A (zh) 承载盘及承载盘堆叠组件
KR200157452Y1 (ko) 반도체 칩 저장용 트레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant