CN114285426A - 一种SerDes发送器输出摆幅控制装置及方法 - Google Patents
一种SerDes发送器输出摆幅控制装置及方法 Download PDFInfo
- Publication number
- CN114285426A CN114285426A CN202111415923.XA CN202111415923A CN114285426A CN 114285426 A CN114285426 A CN 114285426A CN 202111415923 A CN202111415923 A CN 202111415923A CN 114285426 A CN114285426 A CN 114285426A
- Authority
- CN
- China
- Prior art keywords
- swing
- current mirror
- resistor
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000002441 reversible effect Effects 0.000 claims abstract description 4
- 238000004364 calculation method Methods 0.000 claims description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种SerDes发送器输出摆幅控制装置，应用于集成电路技术领域。本发明提供的装置包括：摆幅增强电流镜驱动模块，包括摆幅输出端、电流镜逻辑驱动电路和电流镜增强电路；所述电流镜逻辑驱动电路的第一端接地，所述电流镜逻辑驱动电路的第二端连接所述电流镜增强电路的第一端，所述电流镜增强电路的第三端连接所述摆幅输出端的第一端；摆幅控制模块，包括运算放大器、摆幅信号检测电路和参考电压电路；所述摆幅信号检测电路的第一端连接所述摆幅输出端，所述摆幅信号检测电路的第二端连接所述运算放大器的正向输入端，所述参考电压电路的第一端连接所述运算放大器的反向输入端，所述运算放大器的输出端连接所述电流镜增强电路的第二端。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种SerDes发送器输出摆幅控制装置及方法。
背景技术
SerDes发送器在不同的工作场景下需要兼容不同工作协议，此时需要SerDes发送器输出的摆幅信号足够大，同时为了保证芯片的良率和稳定性也需要保证所述摆幅信号在PVT条件下偏差小；传统SerDes发送器在低电源电压下的尾电流管易进入线性区而导致输出摆幅降低，也有提出的改进方法是在传统SerDes发送器的输出端增加两路高电源电压域的上拉电流镜提升输出节点的共模，保证尾电流管工作在包河区，但是不能控制所述上拉电流镜的输出电流导致PVT条件下所述摆幅信号偏差大，无法精准控制，即传统SerDes发送器在不同PVT条件下输出摆幅出现较大偏差，无法精准控制。
发明内容
本发明实施例提供一种SerDes发送器输出摆幅控制装置及方法，以解决传统技术中SerDes发送器在不同PVT条件下摆幅出现较大偏差的问题。
一种SerDes发送器输出摆幅控制装置，包括：
摆幅增强电流镜驱动模块，包括摆幅输出端、电流镜逻辑驱动电路和电流镜增强电路；所述电流镜逻辑驱动电路的第一端接地，所述电流镜逻辑驱动电路的第二端连接所述电流镜增强电路的第一端，所述电流镜逻辑驱动电路的第三端接收外部一对差分信号Vip和Vin，所述电流镜增强电路的第二端连接摆幅控制模块，所述电流镜增强电路的第三端连接所述摆幅输出端的第一端，所述摆幅输出端的第二端向外部输出摆幅信号Von和Vop；
摆幅控制模块，包括运算放大器OPA、摆幅信号检测电路和参考电压电路；所述摆幅信号检测电路的第一端连接所述摆幅增强电流镜驱动模块的所述摆幅输出端的第二端，所述摆幅信号检测电路的第二端连接所述运算放大器OPA的正向输入端，所述参考电压电路的第一端连接所述运算放大器OPA的反向输入端，所述运算放大器OPA的输出端连接所述摆幅增强电流镜驱动模块的所述电流镜增强电路的第二端。
一种SerDes发送器输出摆幅控制方法，包括：
通过电流镜逻辑驱动电路的第一MOS管MN1和第二MOS管MN2接收外部输入的一对差分信号Vip和Vin，所述差分信号Vip和Vin经过电流镜增强电路的第一上拉电流镜MP1和第二上拉电流镜MP2处理后通过摆幅输出端输出摆幅信号Von和Vop；
通过摆幅信号检测电路从所述摆幅输出端获取所述摆幅信号Von和Vop，使用通过所述摆幅信号检测电路第一电阻Ron和第二电阻Rop对所述摆幅信号Von和Vop进行共模处理后得到共模信号Vcm，并将所述共模信号Vcm输出至运算放大器OPA的正向输入端；
通过参考电压电路接收外部电压信号和第一恒流源I1的信号，经过所述参考电压电路的第三MOS管MN3处理后输出第二控制信号Vref至所述运算放大器OPA的负向输入端；
所述运算放大器OPA接收所述共模信号Vcm和所述第二控制信号Vref进行处理后，输出第二一控制信号至所述第一上拉电流镜MP1和第二上拉电流镜MP2，对所述摆幅信号Von和Vop的摆幅进行控制。
上述SerDes发送器输出摆幅控制装置及方法，通过在传统的SerDes发送器输出摆幅装置上增加电流镜逻辑驱动电路、电流镜增强电路和摆幅控制模块，使用所述摆幅控制模块的摆幅信号检测电路检测输出的摆幅信号，经过所述摆幅控制模块的参考电压电路和运算放大器OPA处理后输出控制信号至所述电流镜增强电路对所述电流镜逻辑驱动电路处理过的摆幅信号进一步进行增强控制，缩小了输出摆幅与目标摆幅的偏差。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中SerDes发送器输出摆幅控制装置的结构示意图；
图2是本发明一实施例中SerDes发送器输出摆幅控制装置的另一结构示意图；
图3是本发明一实施例中SerDes发送器输出摆幅控制方法的流程图；
图4是本发明一实施例中SerDes发送器输出摆幅控制装置的一摆幅输出信号的波形仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在一实施例中，如图1所示，提供一种SerDes发送器输出摆幅控制装置，包括：
摆幅增强电流镜驱动模块，包括摆幅输出端、电流镜逻辑驱动电路和电流镜增强电路；所述电流镜逻辑驱动电路的第一端接地，所述电流镜逻辑驱动电路的第二端连接所述电流镜增强电路的第一端，所述电流镜逻辑驱动电路的第三端接收外部一对差分信号Vip和Vin，所述电流镜增强电路的第二端连接摆幅控制模块，所述电流镜增强电路的第三端连接所述摆幅输出端的第一端，所述摆幅输出端的第二端向外部输出摆幅信号Von和Vop；
摆幅控制模块，包括运算放大器OPA、摆幅信号检测电路和参考电压电路；所述摆幅信号检测电路的第一端连接所述摆幅增强电流镜驱动模块的所述摆幅输出端的第二端，所述摆幅信号检测电路的第二端连接所述运算放大器OPA的正向输入端，所述参考电压电路的第一端连接所述运算放大器OPA的反向输入端，所述运算放大器OPA的输出端连接所述摆幅增强电流镜驱动模块的所述电流镜增强电路的第二端。
其中，如图1所示，所述电流镜逻辑驱动电路接收一对差分信号Vip和Vin，所述差分信号Vip和Vin经过所述电流镜增强电路处理后通过所述摆幅输出端输出所述摆幅信号Von和Vop，所述摆幅信号检测电路从所述摆幅输出端获取所述摆幅信号Von和Vop，经过处理后产生新信号输入所述运算放大器OPA的正向输入端，所述参考电压电路产生信号输入所述云端放大器的负向输入端，所述运算放大器OPA从所述正向输入端和所述负向输入端接收信号进行处理输出放大后的信号Vc输出至所述电流镜增强电路，达到对所述输出摆幅控制的目的。
进一步地，如图2所示，所述电流镜增强电路包括：第一上拉电流镜MP1和第二上拉电流镜MP2，所述第一上拉电流镜MP1的D极和所述第二上拉电流镜MP2的D极接收外部输入电压VDD2；所述第一上拉电流镜MP1的G极和所述第二上拉电流镜MP2的G极接收所述摆幅控制模块输出的所述第一控制信号；所述第一上拉电流镜MP1的S极和所述第二上拉电流镜MP2的S极连接所述摆幅输出端。
其中，所述第一上拉电流镜MP1和所述第二上拉电流镜MP2接收所述运算放大器OPA输出的放大后的信号Vc，提升了所述摆幅输出端的共模，保证了尾管电流工作在饱和区域，进而增大了所述输出端的输出摆幅。
进一步地，如图2所示，所述电流镜逻辑驱动电路包括：第一MOS管MN1和第二MOS管MN2，所述第一MOS管MN1的D极连接所述第一上拉电流镜MP1的S极；所述第二MOS管MN2的D极连接所述第二上拉电流镜MP2的S极；所述第一MOS管MN1的G极和所述第二MOS管MN2的G极接收所述差分信号Vip和Vin；所述第一MOS管MN1的S极和所述第二MOS管MN2的S极同时连接一匹配电流镜I2的正极；所述匹配电流镜I2的负极接地。
进一步地，如图2所示，所述摆幅信号检测电路包括：第一电阻Ron和第二电阻Rop，所述第一电阻Ron和第二电阻Rop并联；所述第一电阻Ron的正极和所述第二电阻Rop的正极连接所述摆幅增强电流镜驱动模块的所述摆幅输出端；所述第一电阻Ron的负极和所述第二电阻Rop的负极连接所述运算放大器OPA的正向输入端，所述摆幅信号Von和Vop从所述第一电阻Ron和所述第二电阻Rop的正极输入，经过所述第一电阻Ron和所述第二电阻Rop后产生共模信号Vcm，所述共模信号Vcm从所述第一电阻Ron和所述第二电阻Rop的负极输出。
其中，所述摆幅信号检测电路通过检测所述摆幅输出端输出的所述摆幅信号Von和Vop，与目标摆幅信号进行比较后，调整所述第一电阻Ron和所述第二电阻Rop的电阻值，进而影响所述运算放大器OPA的输出信号Vc的大小，最终影响所述电流镜增强电路对所述摆幅信号的增强作用，形成了负反馈控制回路。
进一步地，如图2所示，所述参考电压电路包括：
第三电阻R3和第四电阻R4，所述第三电阻R3和所述第四电阻R4组成分压器对电源电压进行分压；所述第三电阻R3的正极连接电源VDD1，所述第三电阻R3的负极连接所述第四电阻R4的正极和第三MOS管MN3的G极；所述第四电阻R4的负极接地；
第三MOS管MN3，所述第三MOS管MN3的S极接地；所述第三MOS管MN3的D极连接第六电阻R6的正极；
第一恒流源I1，所述第一恒流源I1的输出端连接第五电阻R5的正极；
第五电阻R5和第六电阻R6，所述第五电阻R5的负极和所述第六电阻R6的负极连接于第一节点，所述第一节点连接所述运算放大器OPA的负向输入端，所述参考电压电路产生的第二控制信号Vref从所述第一节点输出至所述运算放大器OPA的负向输入端。
进一步地，所述参考电压电路包含了PVT信息，即通过所述PVT信息调整所述第三MOS管MN3的工艺偏差、和/或工作电压、和/或工作温度得到不同的所述第二控制信号Vref。
其中，所述PVT信息包括工艺(Process)、电压(Voltage)温度(Temperature)，众所周知所述PVT信息会对所述摆幅输出信号产生影响，则通过所述PVT信息调整所述第三MOS管MN3的PVT信息得到不同的所述第二控制信号Vref，最终影响到所述摆幅输出信号，通过调整所述PVT信息观察所述摆幅输出信号与目标摆幅信号的误差来确定合适的所述PVT信息。
其中，所述参考电压电路还包含工艺角(Process Corner)信息，即所述第三MOS管MN3的工艺角信息，所述工艺角包含TT(NMOS-Typical Corner&PMOS-Typical Corner)、FF(NMOS-Fast Corner&PMOS-Fast Corner)、SS(NMOS-Slow Corner&PMOS-Slow Corner)、FS(NMOS-Fast Corner&PMOS-Slow Corner)、SF(NMOS-Slow Corner&PMOS-Fast Corner)，NMOS表示NMOS晶体管，PMOS表示PMOS晶体管，Typical表示晶体管驱动电流；Fast表示晶体管驱动电流最大值；Slow表示晶体管驱动电流最小值。
其中，图4是SerDes发送器输出摆幅控制装置的一摆幅输出信号的波形仿真图，VT(“/op”)和VT(“/on”)表示摆幅输出信号，VDD1为1V，VDD2为1.8V,设计的SerDes发送器输出速率为16Gbps，摆幅输出信号的摆幅为1.12V。在工艺角为SS、FF、TT，温度为-40～120℃，电源电压±5％的PVT条件下，仿真得到的差分输出波形图，不同PVT条件下的摆幅偏差只有26mV，从仿真结果可以看出所述SerDes发送器输出摆幅控制装置可以对摆幅输出信号的输出摆幅精确控制。
本实施例提出一种SerDes发送器输出摆幅控制装置，通过在传统的SerDes发送器中增加电流镜增强电路和摆幅控制模块，通过所述摆幅控制模块的摆幅信号检测电路检测摆幅输出端的摆幅信号，并接收所述摆幅信号经过处理后与所述摆幅控制模块的参考电压电路产生的控制信号输入到运算放大器，所述运算放大器输出经过放大的信号输出至所述增强电流镜电路，通过一对上拉电流镜对所述摆幅信号进一步增强；同时所述摆幅信号检测电路还能将接收到的所述摆幅信号与目标摆幅信号进行比较后不断调整内部第一电阻和第二电阻的电阻值达到调整所述摆幅信号不断缩小与目标信号的摆幅的差距的效果，实现了对所述摆幅信号的精确控制，并且所述参考电压电路还包含PVT信息，进一步缩小了PVT信息对所述摆幅信号的摆幅的影响。
在一实施例中，如图3所示，提供一种SerDes发送器输出摆幅控制方法，以该方法应用在所述SerDes发送器输出摆幅控制装置为例进行说明，包括如下步骤：
S101、通过电流镜逻辑驱动电路的第一MOS管MN1和第二MOS管MN2接收外部输入的一对差分信号Vip和Vin，所述差分信号Vip和Vin经过电流镜增强电路的第一上拉电流镜MP1和第二上拉电流镜MP2处理后通过摆幅输出端输出摆幅信号Von和Vop；
S102、通过摆幅信号检测电路从所述摆幅输出端获取所述摆幅信号Von和Vop，通过所述摆幅信号检测电路对所述摆幅信号Von和Vop进行共模处理后得到共模信号Vcm，并将所述共模信号Vcm输出至运算放大器OPA的正向输入端；
S103、通过参考电压电路接收外部电压信号和第一恒流源I1的信号，经过所述参考电压电路的第三MOS管MN3处理后输出第二控制信号Vref至所述运算放大器OPA的负向输入端；
S104、所述运算放大器OPA接收所述共模信号Vcm和所述第二控制信号Vref进行处理后，输出第一控制信号至所述第一上拉电流镜MP1和第二上拉电流镜MP2，对所述摆幅信号Von和Vop的摆幅进行控制。
进一步地，根据如下公式计算所述第二控制信号：
其中，Vref表示所述第二控制信号，I1表示所述第一恒流源I1的输出电流，R3表示所述第三电阻R3的电阻值，μn表示所述第三MOS管MN3的载流子迁移率，Cox表示所述第三MOS管MN3的单位面积电容，W表示所述第三MOS管MN3的栅宽，L表示所述第三MOS管MN3的栅长，Vgmn3表示所述第三MOS管MN3的G极驱动电压，Vth表示所述第三MOS管MN3的阈值电压。
进一步地，在所述运算放大器OPA接收所述共模信号Vcm和所述第二控制信号Vref进行处理后，输出第一控制信号至所述第一上拉电流镜MP1和第二上拉电流镜MP2，对所述摆幅信号Von和Vop的摆幅进行控制的步骤之后，还包括：
所述摆幅信号检测电路将检测到的所述摆幅信号Von和Vop与目标摆幅信号误差范围进行比较计算后，根据比较计算的结果调节更换所述摆幅信号检测电路中所述第一电阻Ron和所述第二电阻Rop后的阻值，将调节阻值后输出的新的所述共模信号Vcm发送至所述运算放大器OPA；
循环所述摆幅信号检测电路将检测到的所述摆幅信号Von和Vop与目标摆幅信号进行比较计算后，根据比较计算的结果调节更换所述摆幅信号检测电路中第一电阻Ron和第二电阻Rop的阻值，将调节阻值后后，输出的新的所述共模信号Vcm发送至所述运算放大器OPA的步骤，直至所述摆幅信号Von和Vop在所述目标摆幅信号误差范围内。
进一步地，在所述通过电流镜逻辑驱动电路的第一MOS管MN1和第二MOS管MN2接收外部输入的一对差分信号Vip和Vin的步骤之前还包括：
根据所述目标摆幅信号的PVT信息条件，确定所述第三MOS管MN3对应属性和型号。
本实施例提出一种SerDes发送器输出摆幅控制方法，应用于所述SerDes发送器输出摆幅控制装置，通过在传统的SerDes发送器中增加电流镜增强电路和摆幅控制模块，通过所述摆幅控制模块的摆幅信号检测电路检测摆幅输出端的摆幅信号，并接收所述摆幅信号经过处理后与所述摆幅控制模块的参考电压电路产生的控制信号输入到运算放大器，所述运算放大器输出经过放大的信号输出至所述增强电流镜电路，通过一对上拉电流镜对所述摆幅信号进一步增强；同时所述摆幅信号检测电路还能将接收到的所述摆幅信号与目标摆幅信号进行比较后不断调整内部第一电阻和第二电阻的电阻值达到调整所述摆幅信号不断缩小与目标信号的摆幅的差距的效果，实现了对所述摆幅信号的精确控制，并且所述参考电压电路还包含PVT信息，进一步缩小了PVT信息对所述摆幅信号的摆幅的影响。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块，本申请中所出现的模块的划分，仅仅是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中SerDes发送器输出摆幅控制方法的步骤，例如图3所示的步骤S101至步骤S104及该方法的其它扩展和相关步骤的延伸。或者，计算机程序被处理器执行时实现上述实施例中SerDes发送器输出摆幅控制装置的各模块/单元的功能，例如图1所示摆幅增强电流镜驱动模块和摆幅控制模块的功能。为避免重复，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SerDes发送器输出摆幅控制装置，其特征在于，包括：
摆幅增强电流镜驱动模块，包括摆幅输出端、电流镜逻辑驱动电路和电流镜增强电路；所述电流镜逻辑驱动电路的第一端接地，所述电流镜逻辑驱动电路的第二端连接所述电流镜增强电路的第一端，所述电流镜逻辑驱动电路的第三端接收外部一对差分信号Vip和Vin，所述电流镜增强电路的第二端连接摆幅控制模块，所述电流镜增强电路的第三端连接所述摆幅输出端的第一端，所述摆幅输出端的第二端向外部输出摆幅信号Von和Vop；
摆幅控制模块，包括运算放大器OPA、摆幅信号检测电路和参考电压电路；所述摆幅信号检测电路的第一端连接所述摆幅增强电流镜驱动模块的所述摆幅输出端的第二端，所述摆幅信号检测电路的第二端连接所述运算放大器OPA的正向输入端，所述参考电压电路的第一端连接所述运算放大器OPA的反向输入端，所述运算放大器OPA的输出端连接所述摆幅增强电流镜驱动模块的所述电流镜增强电路的第二端。
2.根据权利要求1所述的SerDes发送器输出摆幅控制装置，其特征在于，所述电流镜增强电路包括：
第一上拉电流镜MP1和第二上拉电流镜MP2，所述第一上拉电流镜MP1的D极和所述第二上拉电流镜MP2的D极接收外部输入电压VDD2；所述第一上拉电流镜MP1的G极和所述第二上拉电流镜MP2的G极接收所述摆幅控制模块输出的所述第一控制信号；所述第一上拉电流镜MP1的S极和所述第二上拉电流镜MP2的S极连接所述摆幅输出端。
3.根据权利要求1所述的SerDes发送器输出摆幅控制装置，其特征在于，所述电流镜逻辑驱动电路包括：
第一MOS管MN1和第二MOS管MN2，所述第一MOS管MN1的D极连接所述第一上拉电流镜MP1的S极；所述第二MOS管MN2的D极连接所述第二上拉电流镜MP2的S极；所述第一MOS管MN1的G极和所述第二MOS管MN2的G极接收所述差分信号Vip和Vin；所述第一MOS管MN1的S极和所述第二MOS管MN2的S极同时连接一匹配电流镜I2的正极；所述匹配电流镜I2的负极接地。
4.根据权利要求2所述的SerDes发送器输出摆幅控制装置，其特征在于，所述摆幅信号检测电路包括：
第一电阻Ron和第二电阻Rop，所述第一电阻Ron和第二电阻Rop并联；所述第一电阻Ron的正极和所述第二电阻Rop的正极连接所述摆幅增强电流镜驱动模块的所述摆幅输出端；所述第一电阻Ron的负极和所述第二电阻Rop的负极连接所述运算放大器OPA的正向输入端，所述摆幅信号Von和Vop从所述第一电阻Ron和所述第二电阻Rop的正极输入，经过所述第一电阻Ron和所述第二电阻Rop后产生共模信号Vcm，所述共模信号Vcm从所述第一电阻Ron和所述第二电阻Rop的负极输出。
5.根据权利要求2所述的SerDes发送器输出摆幅控制装置，其特征在于，所述参考电压电路包括：
第三电阻R3和第四电阻R4，所述第三电阻R3和所述第四电阻R4组成分压器对电源电压进行分压；所述第三电阻R3的正极连接电源VDD1，所述第三电阻R3的负极连接所述第四电阻R4的正极和第三MOS管MN3的G极；所述第四电阻R4的负极接地；
第三MOS管MN3，所述第三MOS管MN3的S极接地；所述第三MOS管MN3的D极连接第六电阻R6的正极；
第一恒流源I1，所述第一恒流源I1的输出端连接第五电阻R5的正极；
第五电阻R5和第六电阻R6，所述第五电阻R5的负极和所述第六电阻R6的负极连接于第一节点，所述第一节点连接所述运算放大器OPA的负向输入端，所述参考电压电路产生的第二控制信号Vref从所述第一节点输出至所述运算放大器OPA的负向输入端。
6.根据权利要求5所述的SerDes发送器输出摆幅控制装置，其特征在于，所述参考参考电压电路包含了PVT信息，通过所述PVT信息调整所述第三MOS管MN3的工艺偏差、和/或工作电压、和/或工作温度得到不同的所述第二控制信号Vref。
7.一种SerDes发送器输出摆幅控制方法，其特征在于，应用于SerDes发送器输出摆幅装置，包括：
通过电流镜逻辑驱动电路的第一MOS管MN1和第二MOS管MN2接收外部输入的一对差分信号Vip和Vin，所述差分信号Vip和Vin经过电流镜增强电路的第一上拉电流镜MP1和第二上拉电流镜MP2处理后通过摆幅输出端输出摆幅信号Von和Vop；
通过摆幅信号检测电路从所述摆幅输出端获取所述摆幅信号Von和Vop，通过所述摆幅信号检测电路对所述摆幅信号Von和Vop进行共模处理后得到共模信号Vcm，并将所述共模信号Vcm输出至运算放大器OPA的正向输入端；
通过参考电压电路接收外部电压信号和第一恒流源I1的信号，经过所述参考电压电路的第三MOS管MN3处理后输出第二控制信号Vref至所述运算放大器OPA的负向输入端；
所述运算放大器OPA接收所述共模信号Vcm和所述第二控制信号Vref进行处理后，输出第一控制信号至所述第一上拉电流镜MP1和第二上拉电流镜MP2，对所述摆幅信号Von和Vop的摆幅进行控制。
8.根据权利要求7所述的SerDes发送器输出摆幅控制方法，其特征在于，根据如下公式计算所述第二控制信号：
其中，Vref表示所述第二控制信号，I1表示所述第一恒流源I1的输出电流，R3表示所述第三电阻R3的电阻值，μn表示所述第三MOS管MN3的载流子迁移率，Cox表示所述第三MOS管MN3的单位面积电容，W表示所述第三MOS管MN3的栅宽，L表示所述第三MOS管MN3的栅长，Vgmn3表示所述第三MOS管MN3的G极驱动电压，Vth表示所述第三MOS管MN3的阈值电压。
9.根据权利要求7所述的SerDes发送器输出摆幅控制方法，其特征在于，在所述运算放大器OPA接收所述共模信号Vcm和所述第二控制信号Vref进行处理后，输出第一控制信号至所述第一上拉电流镜MP1和第二上拉电流镜MP2，对所述摆幅信号Von和Vop的摆幅进行控制的步骤之后，还包括：
所述摆幅信号检测电路将检测到的所述摆幅信号Von和Vop与目标摆幅信号误差范围进行比较计算，根据比较计算的结果调节所述摆幅信号检测电路中所述第一电阻Ron和所述第二电阻Rop的阻值，将调节阻值后输出的新的共模信号Vcm发送至所述运算放大器OPA；
循环所述摆幅信号检测电路将检测到的所述摆幅信号Von和Vop与目标摆幅信号进行比较计算，根据比较计算的结果调节所述摆幅信号检测电路中第一电阻Ron和第二电阻Rop的阻值，将调节阻值后输出的新的共模信号Vcm发送至所述运算放大器OPA的步骤，直至所述摆幅信号Von和Vop在所述目标摆幅信号误差范围内。
10.根据权利要求9所述的SerDes发送器输出摆幅控制方法，其特征在于，在所述通过电流镜逻辑驱动电路的第一MOS管MN1和第二MOS管MN2接收外部输入的一对差分信号Vip和Vin的步骤之前还包括：
根据所述目标摆幅信号的PVT信息条件，确定所述第三MOS管MN3对应属性和型号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111415923.XA CN114285426B (zh) | 2021-11-25 | 2021-11-25 | 一种SerDes发送器输出摆幅控制装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111415923.XA CN114285426B (zh) | 2021-11-25 | 2021-11-25 | 一种SerDes发送器输出摆幅控制装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114285426A true CN114285426A (zh) | 2022-04-05 |
| CN114285426B CN114285426B (zh) | 2023-12-12 |
Family
ID=80870354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111415923.XA Active CN114285426B (zh) | 2021-11-25 | 2021-11-25 | 一种SerDes发送器输出摆幅控制装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114285426B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696894B1 (en) * | 2002-06-12 | 2004-02-24 | Analog Devices, Inc. | Operational amplifier with independent input offset trim for high and low common mode input voltages |
| US20050032488A1 (en) * | 2001-03-21 | 2005-02-10 | Pehlke David R. | System and method for current-mode amplitude modulation |
| US20060226893A1 (en) * | 2005-04-12 | 2006-10-12 | Abel Christopher J | Bias circuit for high-swing cascode current mirrors |
| US20070126500A1 (en) * | 2005-12-02 | 2007-06-07 | Sven Mattisson | Modulation method and apparatus |
| US20070184793A1 (en) * | 2006-02-03 | 2007-08-09 | Quantance, Inc. | RF Power Amplifier Controller Circuit With Compensation For Output Impedance Mismatch |
| CN101124723A (zh) * | 2004-11-29 | 2008-02-13 | 皇家飞利浦电子股份有限公司 | Rf功率放大器的电流限制电路 |
| US8432219B1 (en) * | 2010-10-07 | 2013-04-30 | Passif Semiconductor Corp. | Amplitude control system and method for communication systems |
| US20160118970A1 (en) * | 2014-10-28 | 2016-04-28 | Electronics And Telecommunications Research Institute | Peak detector using charge pump and burst-mode transimpedance amplifier |
| US20190132428A1 (en) * | 2017-10-26 | 2019-05-02 | Invecas, Inc. | Multi-Protocol Receiver |
| CN109889211A (zh) * | 2018-12-24 | 2019-06-14 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道射频直采和产生电路 |
| US10613570B1 (en) * | 2018-12-17 | 2020-04-07 | Inphi Corporation | Bandgap circuits with voltage calibration |
| CN111095799A (zh) * | 2017-09-29 | 2020-05-01 | 英特尔公司 | 具有电源抑制的发射器 |
| CN111464139A (zh) * | 2020-04-24 | 2020-07-28 | 电子科技大学 | 一种适用于宽摆幅全差分运算放大器的共模反馈电路 |
| CN112636751A (zh) * | 2020-12-18 | 2021-04-09 | 深圳市紫光同创电子有限公司 | SerDes模块时钟网络架构 |
-
2021
- 2021-11-25 CN CN202111415923.XA patent/CN114285426B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050032488A1 (en) * | 2001-03-21 | 2005-02-10 | Pehlke David R. | System and method for current-mode amplitude modulation |
| US6696894B1 (en) * | 2002-06-12 | 2004-02-24 | Analog Devices, Inc. | Operational amplifier with independent input offset trim for high and low common mode input voltages |
| CN101124723A (zh) * | 2004-11-29 | 2008-02-13 | 皇家飞利浦电子股份有限公司 | Rf功率放大器的电流限制电路 |
| US20060226893A1 (en) * | 2005-04-12 | 2006-10-12 | Abel Christopher J | Bias circuit for high-swing cascode current mirrors |
| US20070126500A1 (en) * | 2005-12-02 | 2007-06-07 | Sven Mattisson | Modulation method and apparatus |
| US20070184793A1 (en) * | 2006-02-03 | 2007-08-09 | Quantance, Inc. | RF Power Amplifier Controller Circuit With Compensation For Output Impedance Mismatch |
| US8432219B1 (en) * | 2010-10-07 | 2013-04-30 | Passif Semiconductor Corp. | Amplitude control system and method for communication systems |
| US20160118970A1 (en) * | 2014-10-28 | 2016-04-28 | Electronics And Telecommunications Research Institute | Peak detector using charge pump and burst-mode transimpedance amplifier |
| CN111095799A (zh) * | 2017-09-29 | 2020-05-01 | 英特尔公司 | 具有电源抑制的发射器 |
| US20190132428A1 (en) * | 2017-10-26 | 2019-05-02 | Invecas, Inc. | Multi-Protocol Receiver |
| US10613570B1 (en) * | 2018-12-17 | 2020-04-07 | Inphi Corporation | Bandgap circuits with voltage calibration |
| CN109889211A (zh) * | 2018-12-24 | 2019-06-14 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道射频直采和产生电路 |
| CN111464139A (zh) * | 2020-04-24 | 2020-07-28 | 电子科技大学 | 一种适用于宽摆幅全差分运算放大器的共模反馈电路 |
| CN112636751A (zh) * | 2020-12-18 | 2021-04-09 | 深圳市紫光同创电子有限公司 | SerDes模块时钟网络架构 |
Non-Patent Citations (2)
| Title |
|---|
| 李江龙;: "全摆幅运算放大器的设计", 信息通信, no. 02 * |
| 谢长焱;何怡刚;: "低电压全摆幅恒跨导CMOS运算放大器的设计", 吉首大学学报(自然科学版), no. 05 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114285426B (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9800156B2 (en) | Amplifier circuit and voltage regulator | |
| EP1721386B1 (en) | Differential stage voltage offset trim circuitry | |
| US9628028B2 (en) | Common-mode feedback circuit, corresponding signal processing circuit and method | |
| US20130241649A1 (en) | Regulator with Low Dropout Voltage and Improved Stability | |
| US11528020B2 (en) | Control circuit and delay circuit | |
| KR20110027584A (ko) | 차동 증폭기 입력 회로들을 위한 적응식 공통 모드 바이어스 | |
| CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
| US9998099B2 (en) | Feed-forward bias circuit | |
| JP2007116497A (ja) | オペアンプ | |
| Akbari et al. | An ultra-low voltage, ultra-low power fully recycling folded cascode amplifier | |
| KR20150111301A (ko) | 전압 레귤레이터 | |
| CN110568896B (zh) | 比较器、集成电路和方法 | |
| KR20090028282A (ko) | 저전압 강하 레귤레이터 | |
| KR101580183B1 (ko) | 부스트 연산 증폭기 | |
| JP2005244276A (ja) | 差動増幅回路 | |
| KR20090054253A (ko) | 최대 전압 선택회로 | |
| CN109375700B (zh) | 电流镜电路 | |
| JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
| JP2006338434A (ja) | 基準電圧発生回路 | |
| US8064622B1 (en) | Self-biased amplifier device for an electrecret microphone | |
| CN114285426B (zh) | 一种SerDes发送器输出摆幅控制装置及方法 | |
| US8928409B1 (en) | Trans-capacitance amplifier with picoAmperes input biasing and large output swing | |
| CN115360891A (zh) | 一种线性可调死区时间产生电路 | |
| JP6510165B2 (ja) | オペアンプ | |
| CN110635790B (zh) | 一种电压型迟滞比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |